KR100571484B1

KR100571484B1 - Semiconductor device manufacturing method

Info

Publication number: KR100571484B1
Application number: KR1020030100963A
Authority: KR
Inventors: 하승철
Original assignee: 동부아남반도체 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2006-04-14
Anticipated expiration: 2023-12-30
Also published as: KR20050070762A

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로서, 반도체 기판 상에 질화막을 형성하는 단계와, 터팔러지가 형성되도록 상기 질화막을 식각하는 단계와, 상기 질화막과 기판의 필드 영역을 소정의 깊이 만큼 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 내부와 상기 질화막의 상부에 산화막을 형성하는 단계와, 상기 산화막과 상기 질화막을 식각하는 단계로 제작된다. 이런 반도체 소자 제조방법에 따르면, 산화막의 채움시에 형성되는 보이드(void)가 질화막 보다 높게 형성되도록 하여 CMP공정시에 질화막과 함께 보이드를 연마하여 제거함으로써, 딤플(dimple)의 발생원인을 원천적으로 제거함으로써, 딤플발생을 방지한다.The present invention relates to a method of manufacturing a semiconductor device, comprising: forming a nitride film on a semiconductor substrate, etching the nitride film to form a trough, and etching the field region of the nitride film and the substrate by a predetermined depth. Forming an oxide film, forming an oxide film on the inside of the trench and on the nitride film, and etching the oxide film and the nitride film. According to such a semiconductor device manufacturing method, the voids formed during the filling of the oxide film is formed higher than the nitride film, and the voids are polished and removed together with the nitride film during the CMP process, thereby causing the cause of dimples. By removing, dimples are prevented.

반도체 소자, 트렌치, 터팔러지, 보이드, 딤플Semiconductor Device, Trench, Trapeur, Void, Dimple

Description

Semiconductor Device Fabrication Method

도 1a 내지 도 1e는 종래의 기술에 따른 트렌치 절연막 형성과정을 나타낸 공정도이고,1A to 1E are process charts illustrating a process of forming a trench insulating film according to the related art.

도 2a 내지 도 2h는 본 발명의 한 실시예에 따른 트렌치 절연막 형성과정을 나타낸 공정도이다.2A to 2H are flowcharts illustrating a process of forming a trench insulating layer according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

10, 110 : 기판 30, 130 : 질화막 10, 110: substrate 30, 130: nitride film

50, 150 : 트렌치 151 : 터팔러지(Topology)50, 150: trench 151: topology

60, 160 : STI 필링용 산화막 70, 170 : 보이드(void)60, 160: STI peeling oxide film 70, 170: void

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히, 트렌치 절연막을 형성하는 과정 중에 딤플(dimple)이 발생하는 것을 방지하기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and particularly, to prevent dimples from occurring during a process of forming a trench insulating film.

일반적으로, 반도체 소자의 아이솔레이션(Isolation) 기술로는 질화막을 이용한 LOCOS(Local Oxidation of Silicon) 기술이 사용되어 왔다. LOCOS 기술의 단 점을 보완하기 위한 새로운 아이솔레이션 기술들이 활발하게 개발되어 왔고, 그 중에서 PBL(Poly Buffer LOCOS), R-LOCOS(Recessed LOCOS) 등의 기술이 널리 사용되어 왔다. 이들 기술들은 공정이 복잡하고 소자분리막에 의한 채널 영역의 잠식(Bird`s Beak)을 근본적으로 감소시킬 수 없어 반도체 소자의 고집적화에 한계가 있으며 소자 형성 부분과의 단차가 심하게 발생되어 이를 후속 공정에서 평탄화할 필요가 있다.In general, LOCOS (Local Oxidation of Silicon) technology using a nitride film has been used as an isolation technology of a semiconductor device. New isolation technologies have been actively developed to complement the shortcomings of the LOCOS technology. Among them, PBL (Poly Buffer LOCOS) and R-LOCOS (Recessed LOCOS) have been widely used. These techniques have a limitation in high integration of semiconductor devices due to complex process and inherently not able to reduce the bird's beak caused by the device isolation film, and have a high level of difference from the device formation part. It is necessary to planarize.

최근에 들어, 기존의 아이솔레이션 기술의 문제점들을 개선한 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation, STI) 공정이 도입되기 시작하였다. 샐로우 트렌치 아이솔레이션 공정은 기존의 아이솔레이션 기술에 비하여 소자분리 특성이 우수하고 점유 면적도 작기 때문에 반도체 소자의 고집적화에 매우 적합하다.In recent years, shallow trench isolation (STI) processes have been introduced that improve upon the problems of existing isolation technologies. The shallow trench isolation process is well suited for high integration of semiconductor devices because of its superior device isolation and small footprint compared to conventional isolation technologies.

샐로우 트렌치 아이솔레이션 공정은 반도체 기판의 필드 영역에 트렌치를 형성하고 갭 필링(gap filling) 공정에 의해 트렌치 내에 산화막과 같은 절연막을 갭 필링한 후 산화막을 화학기계적연마(Chemical Mechanical Polishing, CMP) 공정에 의해 연마함으로써 트렌치 내의 산화막과 반도체 기판을 평탄화한다. 이에 따라, 반도체 기판의 필드 영역에 소자분리막이 형성된다.The shallow trench isolation process forms a trench in the field region of the semiconductor substrate, gap fills an insulating film such as an oxide film in the trench by a gap filling process, and then converts the oxide film into a chemical mechanical polishing (CMP) process. The polishing is performed to planarize the oxide film and the semiconductor substrate in the trench. As a result, the device isolation film is formed in the field region of the semiconductor substrate.

트렌치를 갭 필링하는 산화막으로는 갭 필링 특성과 평탄화 특성이 양호한 O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmosphere Pressure Chemical Vapor Deposition, APCVD) 산화막, 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 산화막이 주로 사용되고 있다.Oxide gap-filling oxides include O3-TEOS (Tetra-Ethyl-Ortho-Silicate) Atmospheric Pressure Chemical Vapor Deposition (APCVD) oxide films with high gap filling and planarization characteristics, and high density plasma chemical vapor deposition (High). Density Plasma Chemical Vapor Deposition (HDP CVD) oxide film is mainly used.

종래의 샐로우 트렌치 아이솔레이션 공정은 도 1a 내지 도 1c에 도시된 바와 같이 이루어진다. 먼저, 도 1a에 도시한 바와 같이 단결정 실리콘 기판과 같은 반도체 기판(10) 상에 희생막으로서 산화막(20)을 형성하고, 그 위에 하드 마스크층으로서 질화막(30)을 적층한 후에, 패터닝한다. Conventional shallow trench isolation processes are performed as shown in FIGS. 1A-1C. First, as shown in FIG. 1A, the oxide film 20 is formed as a sacrificial film on a semiconductor substrate 10 such as a single crystal silicon substrate, and the nitride film 30 is laminated as a hard mask layer thereon, followed by patterning.

그리고 도 1b에 보이듯이, 상기 반도체 기판(10)의 필드 영역에 해당하는 상기 질화막(30) 및 상기 산화막(20)의 일부분에 소정의 폭을 갖는 개구부를 건식 식각공정을 통해 형성한다. 이어서, 상기 질화막(30)을 식각 마스크층으로 이용하여 상기 반도체 기판(10)을 트렌치(50)를 위한 깊이만큼 식각함으로써 상기 반도체 기판(10)의 필드 영역에 트렌치(50)를 형성한다.As shown in FIG. 1B, an opening having a predetermined width is formed in a portion of the nitride film 30 and the oxide film 20 corresponding to the field region of the semiconductor substrate 10 through a dry etching process. Next, the trench 50 is formed in the field region of the semiconductor substrate 10 by etching the semiconductor substrate 10 to the depth for the trench 50 by using the nitride film 30 as an etching mask layer.

그런 다음 도 1c에 도시된 바와 같이, 열산화 공정을 이용하여 상기 트렌치(50) 내의 노출된 반도체 기판(10)의 식각면에 열산화막(40)을 성장하고 이어, 도 1d에 보이듯이, 상기 트렌치(50) 내에 STI 필링용 산화막(60)을 충분히 채운다. 이때 상기 열산화막(40)을 형성하는 이유는 상기 반도체 기판(10)의 식각을 통해 트렌치(50)를 형성하는 과정에서 손상된 트렌치(50) 내의 반도체 기판(10) 표면을 치유하기 위함이다.Then, as shown in FIG. 1C, a thermal oxide film 40 is grown on an etching surface of the exposed semiconductor substrate 10 in the trench 50 using a thermal oxidation process, and as shown in FIG. 1D. The trench 50 is sufficiently filled with the STI filling oxide film 60. At this time, the reason for forming the thermal oxide film 40 is to cure the surface of the semiconductor substrate 10 in the trench 50 damaged in the process of forming the trench 50 by etching the semiconductor substrate 10.

그런 다음, 도 1e에 도시한 바와 같이, 상기 STI 필링용 산화막(60)을 화학기계적연마 공정에 의해 평탄화함으로써, 상기 STI 필링용 산화막(60)을 상기 트렌치(50)에만 남기고 나서 고온 열처리 공정에 의해 상기 트렌치(50) 내의 산화막(60)을 치밀화 한다. 이후, 상기 질화막(30) 및 산화막(20)을 불산 용액 등을 이용하여 식각 제거하면 통상의 샐로우 트렌치(50) 아이솔레이션 공정이 완료된 다.Then, as shown in FIG. 1E, the STI peeling oxide film 60 is planarized by a chemical mechanical polishing process, thereby leaving the STI peeling oxide film 60 only in the trench 50 and then in a high temperature heat treatment process. As a result, the oxide film 60 in the trench 50 is densified. Subsequently, when the nitride layer 30 and the oxide layer 20 are etched away using a hydrofluoric acid solution or the like, the normal shallow trench 50 isolation process is completed.

하지만, 도 1d 및 도 1e에 도시된 바와 같이, STI 필링용 산화막(60)을 채울때에 내부에 보이드(void)(70) 형식의 공간이 형성되고, 최종 STI 형성후에는 이런 보이드(70)가 산화막(60) 상부에 노출되어 딤플을 형성한다.However, as shown in FIGS. 1D and 1E, a void 70 type space is formed inside the STI filling oxide layer 60, and after the final STI is formed, the void 70 is formed. Is exposed on the oxide film 60 to form dimples.

이와 같이 형성된 딤플은 디바이스 작동시에 쇼트 등의 문제를 야기한다.The dimple thus formed causes a problem such as a short when the device is operated.

본 발명은 앞서 설명한 바와 같은 종래 기술의 문제점을 해결하기 위하여 발명된 것으로서, 트렌치 산화막의 형성과정 중에 딤플 형성을 방지하는 반도체 소자 제조방법을 제공하는 데 그 목적이 있다.The present invention has been invented to solve the problems of the prior art as described above, and an object thereof is to provide a method of manufacturing a semiconductor device for preventing dimple formation during the formation of a trench oxide film.

상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상에 질화막을 형성하는 단계와, 터팔러지가 형성되도록 상기 질화막을 식각하는 단계와, 상기 질화막과 기판의 필드 영역을 소정의 깊이 만큼 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 내부와 상기 질화막의 상부에 산화막을 형성하는 단계와, 상기 산화막과 상기 질화막을 식각하는 단계를 포함하여 구성된 것을 기술적 특징으로 한다.The present invention for achieving the above object is a step of forming a nitride film on a semiconductor substrate, etching the nitride film so as to form a turbulence, and etching the field region of the nitride film and the substrate by a predetermined depth trench And forming an oxide film on the inside of the trench and on the nitride film, and etching the oxide film and the nitride film.

또한, 본 발명의 상기 산화막을 형성하는 단계에서 보이드는 상기 질화막보다 높은 위치에 형성된다.Further, in the step of forming the oxide film of the present invention, the voids are formed at a position higher than the nitride film.

아래에서, 본 발명에 따른 반도체 소자 제조방법의 양호한 실시예를 첨부한 도면을 참조로 하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of a semiconductor device manufacturing method according to the present invention will be described in detail.

도면에서, 도 2a 내지 도 2h는 본 발명의 한 실시예에 따른 트렌치 절연막 형성과정을 나타낸 공정도이다.2A to 2H are flowcharts illustrating a process of forming a trench insulating film according to an exemplary embodiment of the present invention.

도 2a에 도시한 바와 같이 단결정 실리콘 기판과 같은 반도체 기판(110) 상에 희생막으로서 산화막(120)을 형성하고, 그 위에 하드 마스크층으로서 질화막(130)을 적층한 후에, 터팔러지(Topology)가 형성되도록 패터닝한다.After forming an oxide film 120 as a sacrificial film on a semiconductor substrate 110 such as a single crystal silicon substrate and stacking the nitride film 130 as a hard mask layer thereon, as shown in FIG. ) To form.

그리고 도 2b에 보이듯이, 건식 식각공정을 통해 상기 반도체 기판(110)의 필드 영역에 해당하는 상기 질화막(130)을 식각하여 터팔러지(Topology)(151)를 형성한다.As shown in FIG. 2B, the nitride film 130 corresponding to the field region of the semiconductor substrate 110 is etched through a dry etching process to form a topology 151.

다음으로 도 2c에 보이듯이 2차 패터닝 한 후에, 식각하여 도 2d에 보이듯이, 상기 반도체 기판(110)의 필드 영역에 터팔러지가 형성된 트렌치(150)를 형성한다. 그리고 도 2e 및 도 2f 에 도시된 바와 같이, 반도체 기판(110)의 식각면에 열산화막(140)을 성장시키고, STI 필링용 산화막(160)을 소정의 두께로 증착하면 산화막(160)은 터팔러지(151)의 형상과 유사한 형상 즉, 트렌치(150)의 저면에 안쪽으로 돌출부가 형성된 형상으로 트렌치(150)를 점차 채운다. 이와 같이 산화막(160)이 점차 채워지면서 형성되는 보이드(170)는 종래의 기술에 설명한 보이드(70) 보다 높은 위치 즉 질화막(130) 보다 상부에 형성된다. 이와 같이 보이드(170)가 상대적으로 상부에 형성된 이유는 트렌치(150)에 형성된 터팔러지(151) 때문이다.Next, after the second patterning, as shown in FIG. 2C, the trench 150 is formed in the field region of the semiconductor substrate 110 by etching, as shown in FIG. 2D. 2E and 2F, when the thermal oxide film 140 is grown on the etching surface of the semiconductor substrate 110, and the STI filling oxide film 160 is deposited to a predetermined thickness, the oxide film 160 may be damaged. The trench 150 is gradually filled in a shape similar to that of the parchment 151, that is, a protrusion formed inwardly on the bottom surface of the trench 150. As such, the voids 170 formed by gradually filling the oxide film 160 are formed at a position higher than the voids 70 described in the related art, that is, above the nitride film 130. The reason why the voids 170 are formed on the upper portion is because of the turbulence 151 formed in the trench 150.

이와 같이, 산화막(160)을 형성된 상태에서 도 2g에 보이듯이 CMP공정을 통해 질화막(130)이 노출될 때까지 연마한다. 이때 보이드(170)는 질화막(130)보다 높은 위치에 형성되어 있기 때문에, 연마공정에서 산화막(160)과 함께 제거된다.As such, in the state where the oxide film 160 is formed, as shown in FIG. 2G, the nitride film 130 is polished through the CMP process until the nitride film 130 is exposed. At this time, since the void 170 is formed at a position higher than the nitride film 130, the void 170 is removed together with the oxide film 160 in the polishing process.

이런 상태에서 도 2h에 보이듯이, 기판(110)의 상면에 형성된 질화막(130)과 희생막인 산화막(120)을 식각한다.In this state, as shown in FIG. 2H, the nitride film 130 formed on the upper surface of the substrate 110 and the oxide film 120 serving as the sacrificial film are etched.

앞서 상세히 설명한 바와 같이, 본 발명의 반도체 소자 제조방법은 트렌치에 터팔러지를 형성하여 산화막의 채움시에 형성되는 보이드가 질화막 보다 높게 형성되도록 하여 CMP공정시에 질화막과 함께 보이드를 연마하여 제거함으로써, 딤플의 발생원인을 원천적으로 제거함으로써, 딤플발생을 방지한다. 따라서, 디바이스 작동시에 딤플에 의해 발생할 수 있는 쇼트의 문제를 해결한다.As described in detail above, in the method of manufacturing a semiconductor device of the present invention, by forming a trough in the trench so that the voids formed during the filling of the oxide film are formed higher than the nitride film, the voids are polished and removed together with the nitride film in the CMP process, By eliminating the cause of dimples at the source, dimples are prevented. Thus, the problem of shorts that may be caused by dimples in device operation is solved.

이상에서 본 발명의 반도체 소자 제조방법에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다.Although the technical idea of the method for manufacturing a semiconductor device of the present invention has been described with the accompanying drawings, this is for illustratively describing the best embodiments of the present invention and not for limiting the present invention.

Claims

Forming a nitride film on the semiconductor substrate,

Etching the nitride film to form a trough;

Etching the field region of the nitride film and the substrate to a predetermined depth to form a trench;

Forming an oxide film on the inside of the trench and on the nitride film;

And etching the oxide film and the nitride film.

The method of claim 1,

And forming the oxide film at a position higher than that of the nitride film.