KR100324812B1 - Method for fabricating semiconductor memory device - Google Patents

Method for fabricating semiconductor memory device Download PDF

Info

Publication number
KR100324812B1
KR100324812B1 KR1019940011007A KR19940011007A KR100324812B1 KR 100324812 B1 KR100324812 B1 KR 100324812B1 KR 1019940011007 A KR1019940011007 A KR 1019940011007A KR 19940011007 A KR19940011007 A KR 19940011007A KR 100324812 B1 KR100324812 B1 KR 100324812B1
Authority
KR
South Korea
Prior art keywords
storage electrode
metal layer
silicon
forming
polysilicon film
Prior art date
Application number
KR1019940011007A
Other languages
Korean (ko)
Other versions
KR950034744A (en
Inventor
정진기
설여송
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019940011007A priority Critical patent/KR100324812B1/en
Publication of KR950034744A publication Critical patent/KR950034744A/en
Application granted granted Critical
Publication of KR100324812B1 publication Critical patent/KR100324812B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for fabricating a semiconductor memory device is provided to increase a surface area of a storage electrode and guarantee large capacitance by forming hemispherical grain(HSG) silicon on the storage electrode. CONSTITUTION: A lower insulation layer(2) having a contact hole is formed on a semiconductor substrate(1). A polycrystalline silicon layer for the storage electrode is formed on the resultant structure. A silicon-containing metal layer is formed on the polycrystalline silicon layer for the storage electrode wherein silicon is formed on an interface between the polycrystalline silicon layer for the storage electrode and the metal layer. The metal layer and the polycrystalline silicon layer are sequentially and selectively etched to form a metal layer pattern and a polycrystalline silicon layer pattern(14) for the storage electrode. The metal layer pattern is etched to make the HSG silicon left on the polycrystalline silicon layer pattern for the storage electrode so that the surface area of the storage electrode is expanded.

Description

반도체 기억장치 제조방법Semiconductor Memory Manufacturing Method

본 발명은 반도체 기억장치 제조방법에 관한 것으로, 저장전극 상부에 실리콘 덩어리를 형성하여 고축전용량의 반도체 기억장치를 형성함으로써, 소자의 신뢰성을 향상시킬 수 있는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor memory device, and is a technique capable of improving the reliability of a device by forming a silicon mass on a storage electrode to form a high capacity semiconductor memory device.

범용의 반도체 메모리 소자인 디램의 집적화와 관련해 중요한 요인으로는 셀의 면적 감소와 이에 따른 전하보존 용량 확보의 한계를 들 수 있다. 그러나, 반도체 집적회로의 고집적화를 달성하기 위해서 칩과 셀의 단위 면적의 감소는 필연적이고 이에 따라 고도의 공정기술의 개발과 함께 소자의 신뢰성 확보와 셀의 전하보존 용량 확보는 절실한 해결과제가 되고 있다.An important factor related to the integration of DRAM, a general-purpose semiconductor memory device, is the reduction of the cell area and consequently the limitation of securing the charge storage capacity. However, in order to achieve high integration of semiconductor integrated circuits, the reduction of the unit area of chips and cells is inevitable. Therefore, with the development of advanced process technology, securing the reliability of the device and securing the charge storage capacity of the cell are urgent challenges. .

종래기술은 반구형 그레인 ( HSG : Hemisperical Grain, 이하에서 HSG 라 함 ) 실리콘을 사용하여 반도체 기억장치를 형성하고 있다.The prior art uses a semi-spherical grain (HSG: Hemisperical Grain, hereinafter referred to as HSG) silicon to form a semiconductor memory device.

그러나, 상기 HSG 실리콘은 사용시 누설전류가 크고, 균일도가 좋지 못하고, 상기 HSG 실리콘 성장이 일정온도 범위에서만 형성 가능하다. 그리고, 상기 HSG 실리콘의 모양이 반구형이 아니고 완구형으로 형성될 수도 있어 작은 충격에도 손실될 수 있는 문제점이 발생된다.However, the HSG silicon has a large leakage current in use, poor uniformity, and the HSG silicon can be formed only in a certain temperature range. In addition, the shape of the HSG silicon may be formed in a toy shape instead of a hemispherical shape, which may cause loss of a small impact.

따라서, 본 발명은 종래기술에서 형성한 저장전극 상부에 반구형 실리콘 덩어리를 형성함으로써 저장전극의 표면적을 증가시켜 많은 축전용량을 확보할 수 있는 반도체 기억장치 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor memory device capable of securing a large storage capacity by increasing the surface area of a storage electrode by forming a hemispherical silicon mass on the storage electrode formed in the prior art.

이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 하부절연층을 형성하고 상기 하부절연층 상부에 콘택마스크를 이용하여 콘택홀을 형성하는 공정과, 저장전극용 다결정실리콘막을 증착하여 상기 콘택홀을 통하여 상기 반도체기판에 저장전극용 다결정실리콘막이 접속되도록 하는 공정과, 상기 저장전극용 다결정실리콘막 상부에 실리콘이 함유된 금속층을 증착하고 상기 금속층 상부에상기 금속층 상부에 저장전극 마스크를 형성하는 공정과, 상기 저장전극 마스크를 이용하여 상기 금속층과 저장전극용 다결정실리콘막을 순차적으로 식각하여 금속층패턴과 저장전극용 다결정실리콘막패턴을 형성하고 상기 저장전극 마스크를 제거하는 공정과, 상기 금속층을 습식방법으로 제거하여 상기 금속층 증착공정시 상기 저장전극용 다결정실리콘막 상부에 반구형 실리콘 덩어리가 남아 표면적이 확대된 저장전극을 형성하는 공정을 포함하는데 있다.A feature of the present invention for achieving the above object is the step of forming a lower insulating layer on the semiconductor substrate and a contact hole on the lower insulating layer using a contact mask, and depositing a polysilicon film for the storage electrode Connecting the polysilicon film for the storage electrode to the semiconductor substrate through a contact hole; depositing a metal layer containing silicon on the polycrystalline silicon film for the storage electrode; and forming a storage electrode mask over the metal layer on the metal layer. And etching the metal layer and the polysilicon film for the storage electrode sequentially using the storage electrode mask to form a metal layer pattern and the polysilicon film pattern for the storage electrode, and removing the storage electrode mask. Removed by a wet method for the storage electrode during the metal layer deposition process It is to include a process for forming a storage electrode having an enlarged surface area remains a hemispherical silicon lump on top of the crystalline silicon film.

이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 반도체기판 상부에 하부절연층을 형성하고 상기 하부절연층 상부에 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 이용하여 상기 반도체기판을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 저장전극용 다결정실리콘막으로 상기 콘택홀을 매립하한 다음, 그 상부에 저장전극 마스크를 형성하는 공정과, 상기 저장전극 마스크를 사용하여 상기 저장전극용 다결정실리콘막을 식각하여 저장전극용 다결정실리콘막패턴을 형성하고 상기 저장전극 마스크를 제거하는 공정과, 전체구조상부에 금속층을 일정두께 증착하는 공정과, 상기 금속층 증착시 저장전극용 다결정실리콘막패턴의 측벽과 상부에 접하는 상기 금속층에 형성된 실리콘 덩어리를 남기고 상기 금속층을 습식방법으로 제거하는 공정을 포함하는데 있다.Another aspect of the present invention for achieving the above object is a step of forming a lower insulating layer on the upper surface of the semiconductor substrate and forming a contact mask on the lower insulating layer, and a contact for exposing the semiconductor substrate using the contact mask Forming a hole and filling the contact hole with a polysilicon film for a storage electrode to be connected to the semiconductor substrate through the contact hole, and then forming a storage electrode mask thereon; and using the storage electrode mask Etching the storage electrode polycrystalline silicon film to form a polysilicon film pattern for the storage electrode and removing the storage electrode mask; depositing a metal layer on the entire structure to a predetermined thickness; and depositing the polycrystalline silicon for the storage electrode when the metal layer is deposited. Leaving a silicon lump formed on the metal layer in contact with the sidewalls and top of the film pattern. It includes a step of removing the base metal layer by a wet method.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1A도 내지 제1E도는 본 발명의 제1실시예로서 반도체 기억장치 제조공정을 도시한 단면도이다.1A to 1E are sectional views showing the semiconductor memory device manufacturing process as the first embodiment of the present invention.

제1A도는 반도체기판(1) 상부에 하부절연층(2)을 도포한 다음, 감광막을 이용하여 콘택마스크(3)를 형성한 것을 도시한 단면도로서, 반도체기판(1) 상부에 형성하는 소자분리산화막, 비트라인 및 워드라인 등은 편의상 생략한 것이다.FIG. 1A is a cross-sectional view illustrating the formation of the contact mask 3 using the photoresist film after applying the lower insulating layer 2 on the semiconductor substrate 1. The device isolation layer is formed on the semiconductor substrate 1. Oxide films, bit lines, word lines, and the like are omitted for convenience.

제1B도는 상기 콘택마스크(3)를 이용하여 상기 하부절연층(2)을 식각하여 상기 반도체기판(1)을 노출시키는 콘택홀(10)을 형성하고 상기 콘택마스크(3)을 제거한 다음, 저장전극용 다결정실리콘막(4)을 증착함으로써 상기 콘택홀(10)을 통하여 상기 반도체기판(1)에 접속시키도록 상기 콘택홀(10)을 매립한 것을 도시한 단면도이다.FIG. 1B shows a contact hole 10 exposing the semiconductor substrate 1 by etching the lower insulating layer 2 using the contact mask 3, removing the contact mask 3, and then storing the contact hole 3. A cross-sectional view showing the filling of the contact hole 10 so as to be connected to the semiconductor substrate 1 through the contact hole 10 by depositing an electrode polycrystalline silicon film 4.

제1C도는 상기 저장전극용 다결정실리콘막(4) 상부에 실리콘이 함유된 금속층(6)을 증착하고, 그 상부에 감광막을 이용하여 저장전극 마스크(7)를 형성한 것을 도시한 단면도로서, 상기 금속층(6) 증착시 상기 저장전극용 다결정실리콘막(4) 상부에 상기 금속층(6)을 증착할 때 금속층(6)의 실리콘 성분이 확산하여 상기 금속층(6) 저부면에 반구형 실리콘 덩어리(5)가 형성된 것을 도시한다. 여기서, 상기 실리콘 덩어리(5)는 상기 금속층(6) 증착시 증착온도가 높으면 형성되는 상기 실리콘 덩어리(5)의 크기가 커지고 숫자가 적게 형성되며, 증착온도가 낮은 경우는 상기 실리콘 덩어리(5)의 크기가 적어지고 숫자가 많아져 형성되는 실리콘 덩어리(5)의 표면적이 확대된다. 본 발명에서의 상기 증착온도는 100 ℃ - 200 ℃ 이하로 낮은 경우에 해당된다.FIG. 1C is a cross-sectional view of depositing a metal layer 6 containing silicon on the polysilicon film 4 for the storage electrode and forming a storage electrode mask 7 using the photosensitive film thereon. When the metal layer 6 is deposited, when the metal layer 6 is deposited on the polysilicon film 4 for the storage electrode, the silicon component of the metal layer 6 diffuses and the hemispherical silicon agglomerate 5 is formed on the bottom surface of the metal layer 6. ) Is formed. Here, the silicon agglomerate 5 is formed when the deposition temperature is high when the metal layer 6 is deposited, the size of the silicon agglomerate 5 is increased and the number is formed less. When the deposition temperature is low, the silicon agglomerate 5 is formed. The surface area of the silicon agglomerate 5 formed by decreasing the size and increasing the number of is increased. The deposition temperature in the present invention corresponds to a case where the temperature is lower than 100 ° C-200 ° C or less.

제1D도는 상기 저장전극 마스크(7)를 이용한 마스크 공정으로 상기 금속층(6)과 저장전극용 다결정실리콘막(4)을 순차적으로 식각하여 금속층패턴(16)과 저장전극용 다결정실리콘막패턴(14)을 형성한 다음, 상기 저장전극 마스크(7)를제거한 것을 도시한 단면도로서, 상기 금속층패턴(16) 저부면에 상기 실리콘 덩어리(5)가 잔존하는 것을 도시한다.1D is a mask process using the storage electrode mask 7 to sequentially etch the metal layer 6 and the polysilicon film 4 for the storage electrode to sequentially etch the metal layer pattern 16 and the polysilicon film pattern 14 for the storage electrode. ) Is a cross-sectional view showing that the storage electrode mask 7 is removed, and the silicon lump 5 remains on the bottom surface of the metal layer pattern 16.

제1E도는 상기 금속층패턴(16)을 습식방법으로 상기 실리콘 덩어리(5)를 남기고 제거한 것을 도시한 단면도로서, 상기 실리콘 덩어리(5)는 상기 저장전극용 다결정실리콘막패턴(14) 상부에 잔존하여 상기 저장전극용 다결정실리콘막패턴(14)과 함께 저장전극으로 사용됨으로써 저장전극의 표면적을 확대할 수 있어 전하축전용량이 증가된 반도체 기억장치를 형성할 수 있다. 여기서, 상기 습식방법 대신에 다결정실리콘에 대하여 선택비가 높은 가스를 이용하여 건식식각할 수도 있다.FIG. 1E is a cross-sectional view of the metal layer pattern 16 leaving the silicon agglomerate 5 by a wet method. The silicon agglomerate 5 remains on the polysilicon film pattern 14 for the storage electrode. By being used as the storage electrode together with the polysilicon film pattern 14 for the storage electrode, the surface area of the storage electrode can be enlarged to form a semiconductor memory device having an increased charge storage capacity. Here, instead of the wet method, dry etching may be performed using a gas having a high selectivity with respect to polycrystalline silicon.

제2A도 내지 제2D도는 본 발명의 제2실시예로서 반도체 기억장치 제조공정을 도시한 단면도이다.2A to 2D are sectional views showing the semiconductor memory device manufacturing process as the second embodiment of the present invention.

제2A도는 상기 제1실시예의 제1B도의 공정후, 상기 저장전극용 다결정실리콘막(4) 상부에 감광막을 이용하여 저장전극 마스크(7)를 형성한 것을 도시한 단면도이다.FIG. 2A is a cross-sectional view showing the formation of the storage electrode mask 7 using the photoresist film on the storage polycrystalline silicon film 4 after the process of FIG. 1B of the first embodiment.

제2B도는 상기 저장전극 마스크(7)를 이용하여 상기 저장전극용 다결정실리콘막을 식각하여 저장전극용 다결정실리콘막패턴(14)을 형성한 다음, 상기 저장전극 마스크(7)를 제거한 것을 도시한 단면도이다.2B is a cross-sectional view showing that the polysilicon film pattern 14 for the storage electrode is etched by using the storage electrode mask 7 to form the polysilicon film pattern 14 for the storage electrode, and then the storage electrode mask 7 is removed. to be.

제2C도는 전체구조상부에 실리콘이 함유된 금속층(6)을 일정두께 증착한 것을 도시한 단면도로서, 상기 저장전극용 다결정실리콘막패턴(14)과 상기 금속층(6)이 접하는 부분에 상기 금속층(6)의 실리콘 성분이 확산하여 실리콘 덩어리(5)를 형성한 것을 도시한 것이다. 여기서, 상기 금속층(6)은 알루미늄과 실리콘의 합금으로 형성한다.FIG. 2C is a cross-sectional view showing a predetermined thickness of depositing a metal layer 6 containing silicon on the entire structure, wherein the metal layer 6 is in contact with the polysilicon film pattern 14 for storage electrodes and the metal layer 6. The silicon component of 6) diffused to form the silicon lump 5 is shown. Here, the metal layer 6 is formed of an alloy of aluminum and silicon.

제2D도는 상기 저장전극용 다결정실리콘막패턴(14)의 측벽과 상부에 형성된 실리콘 덩어리(5)을 남기고 상기 금속층(6)을 제거한 것을 도시한 단면도로서, 표면적이 확대된 저장전극이 형성된 것을 도시한다.FIG. 2D is a cross-sectional view illustrating the removal of the metal layer 6 while leaving the silicon lump 5 formed on the sidewalls and the upper portion of the polysilicon layer pattern 14 for the storage electrode, wherein the storage electrode having an enlarged surface area is formed. do.

상기한 본 발명에 의하면, 종래기술에서 HSG 실리콘을 사용함으로써 발생되는 문제점을 해결할 수 있으며 저장전극의 표면적을 확대하여 전하축전용량을 최대화할 수 있어 반도체소자의 신뢰성을 향상시킬 수 있다.According to the present invention, it is possible to solve the problem caused by using the HSG silicon in the prior art and to maximize the charge storage capacity by increasing the surface area of the storage electrode can improve the reliability of the semiconductor device.

제 1A 도 내지 제 1E 도는 본 발명의 제1실시예로서 반도체 기억장치 제조공정을 도시한 단면도.1A to 1E are cross-sectional views showing a semiconductor memory device manufacturing process as the first embodiment of the present invention.

제 2A 도 내지 제 2D 도는 본 발명의 제2실시예로서 반도체 기억장치 제조공정을 도시한 단면도.2A to 2D are cross-sectional views showing a semiconductor memory device manufacturing process as a second embodiment of the present invention.

◈ 도면의 주요부분에 대한 부호의 설명◈ Explanation of symbols for the main parts of the drawings

1 : 반도체기판 2 : 하부절연층1: semiconductor substrate 2: lower insulating layer

3 : 콘택마스크 4 : 저장전극용 다결정실리콘막3: contact mask 4: polysilicon film for storage electrode

5 : 실리콘 덩어리 6 : 금속층5: silicon lump 6: metal layer

7 : 저장전극 마스크 10 : 콘택홀7: storage electrode mask 10: contact hole

14 : 저장전극용 다결정실리콘막패턴14 polysilicon film pattern for storage electrode

16 : 금속층패턴16: metal layer pattern

Claims (4)

반도체 기억장치 제조방법에 있어서,In the semiconductor memory device manufacturing method, 반도체기판상에 콘택홀을 갖는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a contact hole on the semiconductor substrate; 상기 구조물상에 저장전극용 다결정실리콘막을 형성하는 공정과,Forming a polysilicon film for a storage electrode on the structure; 상기 저장전극용 다결정실리콘막 상에 실리콘이 함유된 금속층을 형성하되, 상기 저장전극용 다결정실리콘막과 금속층의 계면에 실리콘 덩어리가 형성되는 공정과,Forming a metal layer containing silicon on the polysilicon film for the storage electrode, wherein a silicon lump is formed at an interface between the polysilicon film for the storage electrode and the metal layer; 상기 금속층과 저장전극용 다결정실리콘막을 순차적으로 선택 식각하여 금속층패턴과 저장전극용 다결정실리콘막패턴을 형성하는 공정과,Forming a metal layer pattern and a polysilicon layer pattern for a storage electrode by sequentially etching the metal layer and the polysilicon layer for a storage electrode; 상기 금속층패턴을 식각하여 상기 저장전극용 다결정실리콘막패턴 상부에 반구형 실리콘 덩어리를 남김으로써 표면적이 확대된 저장전극을 형성하는 공정을 포함하는 반도체 기억장치 제조방법.Forming a storage electrode having an enlarged surface area by etching the metal layer pattern to leave a hemispherical silicon mass on the polycrystalline silicon film pattern for the storage electrode. 제 1 항에 있어서,The method of claim 1, 상기 금속층은 습식식각하거나 또는 다결정실리콘에 대하여 선택비가 높은 가스를 사용하여 건식식각하는 것을 특징으로 하는 반도체 기억장치 제조방법.And the metal layer is wet etched or dry etched using a gas having a high selectivity to polycrystalline silicon. 제 1 항에 있어서,The method of claim 1, 상기 금속층 증착공정은 100 ℃ - 200 ℃ 이하에서 실시하는 것을 특징으로하는 반도체 기억장치 제조방법.And depositing the metal layer at 100 ° C.-200 ° C. or less. 반도체 기억장치 제조방법에 있어서,In the semiconductor memory device manufacturing method, 반도체기판 상부에 저장전극용 콘택홀이 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact hole on the semiconductor substrate; 상기 저장전극용 콘택홀을 통하여 상기 반도체기판에 접속되는 저장전극용 다결정실리콘막을 전체표면 상부에 형성하는 공정과,Forming a polysilicon film for a storage electrode connected to the semiconductor substrate through the storage electrode contact hole on an entire surface thereof; 저장전극 마스크를 사용하여 상기 저장전극용 다결정실리콘막을 패터닝함으로써 저장전극을 형성하는 공정과,Forming a storage electrode by patterning the polysilicon film for the storage electrode using a storage electrode mask; 전체구조상부에 실리콘이 함유된 금속층을 일정두께 증착하되, 저장전극과 금속층의 계면에 실리콘 덩어리가 형성되도록 실시 하는 공정과,Depositing a metal layer containing silicon on the entire structure to a predetermined thickness, and forming a silicon mass at an interface between the storage electrode and the metal layer; 상기 금속층을 습식방법으로 제거하여 상부 및 측벽에 실리콘 덩어리가 형성된 저장전극을 얻는 공정을 포함하는 반도체 기억장치 제조방법.Removing the metal layer by a wet method to obtain a storage electrode having silicon lumps formed on top and sidewalls.
KR1019940011007A 1994-05-20 1994-05-20 Method for fabricating semiconductor memory device KR100324812B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940011007A KR100324812B1 (en) 1994-05-20 1994-05-20 Method for fabricating semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011007A KR100324812B1 (en) 1994-05-20 1994-05-20 Method for fabricating semiconductor memory device

Publications (2)

Publication Number Publication Date
KR950034744A KR950034744A (en) 1995-12-28
KR100324812B1 true KR100324812B1 (en) 2002-09-04

Family

ID=37478115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011007A KR100324812B1 (en) 1994-05-20 1994-05-20 Method for fabricating semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100324812B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252162A (en) * 1990-02-28 1991-11-11 Mitsubishi Electric Corp Semiconductor device
JPH04242970A (en) * 1991-01-01 1992-08-31 Tadahiro Omi Dynamic semiconductor memory
JPH0536576A (en) * 1991-07-30 1993-02-12 Nippon Steel Corp Expansion method of active surface area of alloy material to which intermetallic compound has been dispersed uniformly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252162A (en) * 1990-02-28 1991-11-11 Mitsubishi Electric Corp Semiconductor device
JPH04242970A (en) * 1991-01-01 1992-08-31 Tadahiro Omi Dynamic semiconductor memory
JPH0536576A (en) * 1991-07-30 1993-02-12 Nippon Steel Corp Expansion method of active surface area of alloy material to which intermetallic compound has been dispersed uniformly

Also Published As

Publication number Publication date
KR950034744A (en) 1995-12-28

Similar Documents

Publication Publication Date Title
JPH05217815A (en) Manufacture and structure of memory cell capacitor
KR0165496B1 (en) Capacitor fabrication method of high integrated semiconductor device
US20010023956A1 (en) Process of manufacturing a dram cell capacitor having increased trench capacitance
KR100207462B1 (en) Capacitor fabrication method of semiconductor device
KR100324812B1 (en) Method for fabricating semiconductor memory device
CN114823540A (en) Manufacturing method of semiconductor structure and semiconductor structure
KR20030052760A (en) Method for orming storage node
KR100537204B1 (en) Method of manufacturing capacitor for semiconductor device
US6107132A (en) Method of manufacturing a DRAM capacitor
KR100347543B1 (en) Method of manufacturing a capacitor in a semiconductor device
US20220254782A1 (en) Method for manufacturing memory and memory
KR20010064054A (en) A method of forming inner capacitor for preventing metal wire shortage in net die near wafer edge areas
US20010009786A1 (en) Contact in semiconductor memory device and method of forming the same
KR100250741B1 (en) The manufacturing method of semiconductor device
KR100419748B1 (en) Method for fabricating semiconductor device
KR0130454B1 (en) Fabrication method of capacitor
KR100228359B1 (en) Method for manufacturing a capacitor in semiconductor device
KR0172285B1 (en) Capacitor fabrication method of semiconductor device
KR100218308B1 (en) Fabricating method for capacitor in high density semiconductor device
KR100646930B1 (en) Method for forming capacitor of Semiconductor device
KR100475045B1 (en) Method for manufacturing metal layer for capacitor electrode of semiconductor device
KR20000004545A (en) Method for forming contact of semiconductor device
KR100286336B1 (en) Manufacturing method for capacitor
KR940009617B1 (en) Method of manufacturing capacitor of semiconductor memory device
KR20030002849A (en) A method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee