KR100323761B1 - 셀반복기 - Google Patents
셀반복기 Download PDFInfo
- Publication number
- KR100323761B1 KR100323761B1 KR1019980057881A KR19980057881A KR100323761B1 KR 100323761 B1 KR100323761 B1 KR 100323761B1 KR 1019980057881 A KR1019980057881 A KR 1019980057881A KR 19980057881 A KR19980057881 A KR 19980057881A KR 100323761 B1 KR100323761 B1 KR 100323761B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- output
- buffer
- block
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 입력 포트와 출력 포트가 각각 2개만 있으면 충분한 단순한 구조를 갖는 셀 삽입 블럭과 셀 필터링 블록을 이용하여 단순한 구조를 갖는 셀 반복기에 관한 것이다.
이와 같은 본 발명에 따른 셀 반복기는 데이터를 저장하고 필요에 따라 리드 또는 라이트 하는 출력버퍼와, 상기 출력버퍼의 리드 또는 라이트 동작을 제어하는 제어기로 구성되어, 정해진 셀 헤더 정보를 가진 셀들을 추출해내는 셀 필터링 블록과, 상기 셀 필터링 블록과 연계되고, 상기 셀 필터링 블록에서 출력되는 셀 데이터를 저장하고 필요에 따라 리드 또는 라이트하는 입력버퍼와, 상기 입력버퍼와 상기 셀 필터링 블록에서 출력되는 셀 데이터를 미리 설정된 우선순위로 다중화처리하여 출력하는 다중화기와, 상기 다중화기의 출력신호를 저장하고, 리드 또는 라이트하며 상기 셀 반복기에 연결된 물리계층으로 출력하는 출력버퍼와, 상기 입력 버퍼에 셀 존재 여부와 상기 출력버퍼의 데이터량의 상태를 확인하며 다중화기의 동작을 제어하는 제어기를 포함하는 셀 삽입 블록으로 구성된다.
Description
본 발명은 B-ISDN의 에이티엠(Asynchronous Transfer Mode : ATM) 스위칭 장치에 관한 것으로서, 특히 ATM 계층의 셀 다중화기/역다중화기(Cell Mux/Demux) 및 셀 스위치(Cell Switch) 기능을 수행하기에 적당하도록 한 셀 반복기에 관한 것이다.
에이티엠(Asynchronous Transfer Mode : ATM) 프로토콜 표준모델(Protocol Reference Model;PRM)에는 여러 계층(Layer)으로 이루어진 프로토콜 스택이 제공되며, 이중 ATM 계층에는 셀 다중화기/역다중화기(Cell Mux/Demux), 셀 스위치(Cell Switch) 기능이 제공된다.
도 1은 일반적인 셀 다중화기의 블록 구성도이다. 도 1을 참조하면, 셀 다중화기(Cell Mux)는 입력포트마다 구비된 버퍼(10a-10n)와, 각 입력포트에 할당된 우선순위(Priority)와 각 버퍼(10a-10n)내의 셀 존재 유무에 따라 허여(Grant) 신호를 발생하는 입력 제어기(20)와, 선택된 입력포트의 버퍼(10a-10n)로부터 53 바이트(Byte)의 셀을 읽어서 물리계층(Rhysical Layer)(40)으로 출력하는 다중화기 (30)로 구성된다.
이와 같이 구성된 일반적인 셀 다중화기는 다음과 같이 동작한다. 입력 제어 기(20)는 각 입력포트의 버퍼(10a-10n)에서 출력되는 상태신호(Bs-1 - Bs-n)를 통해 각 버퍼(10a-10n)내에 셀 존재 유무를 판단한다.
동시에 물리계층(40)에 속해 있는 버퍼의 상태신호(FS-out)를 통해 버퍼의 풀(Full) 상태 여부를 검사한다. 만약, 물리계층(40)에 속해 있는 버퍼가 풀 상태가 아니고, 입력포트의 버퍼(10a-10n)들 중에 셀이 있다면, 입력 제어기(20)는 입력포트별 우선순위에 따라 해당 버퍼들 중에서 하나를 선택하고 리드(Read)신호를 보낸다. 동시에 입력 제어기(20)는 다중화기(30)로 입력포트 선택신호(/SEL)를 보내며, 물리계층(40)에 속해 있는 버퍼쪽으로는 라이트(Write) 신호를 보낸다.
그리고, 입력 제어기(20)로부터 선택신호를 받은 다중화기(30)는 선택된 입력포트로부터 입력된 데이터를 물리계층(40)에 속해 있는 버퍼로 전송한다. 이렇게 해서 셀 다중화기는 여러 개의 입력포트를 통해 입력된 데이터들을 하나의 통로를 통해 물리계층(40)으로 전송한다.
도 2는 일반적인 셀 역다중화기의 블록 구성도이다.
도 2를 참조하면, 셀 역다중화기(Cell Demux)는 물리계층(40)으로부터 입력 되는 셀의 헤더(Header) 값에 따라 그 셀이 출력될 출력포트를 결정하는 출력 제어 기(50)와 물리계층(40)로부터 53 셀(Byte) 셀을 읽어서 선택된 출력포트로 출력하는 역다중화기(60)로 구성된다. 또한, 필요에 따라 출력포트에 버퍼를 구비시켜 사용할 수도 있다.
이와 같이 구성된 일반적인 셀 역 다중화기는 다음과 같은 동작한다.
출력 제어기(50)는 물리계층(40)에 속해 있는 버퍼의 상태신호(FS-in)를 통해 버퍼의 엠프티(Empty) 상태 여부를 검사한다. 만약, 버퍼의 상태가 엠프티가 아니면 버퍼로부터 셀을 읽어 들이는데, 우선 셀 헤더를 읽어들여 출력 제어기(50)내 에 있는 헤더 검사 블록(Header Checking Block)(50a)으로 전달한다. 셀 헤더를 입력받은 헤더 검사 블록(50a)은 검사된 셀 헤더 값에 따라 출력포트를 선택한다.
그리고, 만약 출력포트에 버퍼(70a-70n)를 구비하고 있는 경우에는 그 출력 포트의 버퍼(70a-70n) 상태신호를 통해 버퍼(70a-70n)의 풀 상태여부를 검사하고, 버퍼(70a-70n)가 풀이 아니면 물리계층(40)에 속해 있는 버퍼쪽으로 리드 신호를 내보낸다. 동시에 출력포트 쪽으로는 라이트 신호(/WR)를 내보내며 역다중화기 (60)로는 출력포트 선택신호(SEL)를 보낸다. 그리고, 출력포트 선택신호를 입력받은 역다중화기(60)는 물리계층(40)에 속해 있는 버퍼의 출력 데이터를 해당 출력포트로 전송한다. 이러한 방법으로 물리계층(40)으로부터 하나의 통로를 통해 입력 된 셀은 셀 헤더 값에 따른 출력포트로 전송된다.
또한, 셀 스위치는 현재 다양한 방식이 사용되고 있다. 도 3a 내지 3e는 대표적인 셀 스위치의 구조를 나타낸다.
우선, 도 3a에 도시된 바와 같이 Batcher Banyan 방식의 스위치는 2×2 교환 소자(SE1-SEn)를 일정한 규칙에 따라 여러단 배열하여 구성하며, 이는 다시 각 단의 연결 방식에 따라 반얀망, 베이스 라인망, 뒤섞기 교환망, 플립망등으로 분류된다.
이러한 Batcher Bamyan 방식의 스위치에서 셀 헤더 앞에 라우팅(Routing) 정보를 함께 실어 보내면, 2×2 교환 소자(SE1-SEn)를 통해 자체-라우팅 (self-Routing) 방식으로 동작을 한다. 예를 들어, 라우팅 정보 비트(bit)가 '0' 이면 2×2 교환 소자(SE1)에서 첫 번째 출력(S1)으로 스위칭되고, 반면 라우팅 정보 비트가 '1'이면 두 번째 출력(S2)으로 스위칭된다. 이러한 방식으로 여러 단의 2×2 교환 소자(SE1-SEn)를 거치면서 각각에 해당하는 라우팅 정보에 의해 최종 출력신호까지 경로를 형성하여 셀을 전송하게 된다.
둘째로, Crossbar 방식의 스위치는 도 3b에 도시된 바와 같이(포트수)2에 해당하는 교환 소자(SE11-SEmn)를 그물 형태로 엮어 구성하며, 입력으로부터 출력 까지 필요한 모든 경로를 개별적으로 제공한다.
이와 같은 Crossbar 방식의 스위치는 각각의 입력 셀이 출력포트로 출력될 수 있도록 교차점들을 그때그때 연결한다. Crossbar 스위치는 서로 다른 입력포트를 통해 입력된 셀이 같은 출력포트를 선택하지만 않으면 비-블록킹 경로(Non-blocking Path)를 제공한다.
셋째로, Shared Medium 방식의 스위치는 도 3c에 도시된 바와 같이 Shared Medium(혹은 공통 버스)과 시분할(time Shaning)에 필요한 신호를 생성하는 타이밍 제어기(Timing Controller)(80), 타이밍 제어기(80)로부터 인가(Enable) 신호를 받아 Shared Medium에 데이터를 출력하는 입력포트 버퍼(81a-81n)와, Shared Medium으로부터 데이터를 입력받아 셀 헤더를 검사한 후 자신에게 할당된 헤더를 가지고 있는 셀들을 골라내어 여과시키는 필터(82a-82n)로 구성된다.
이와 같은 Shared Medium 방식의 스위치는 각각의 입력포트 버퍼(81a-81n)에 저장되어 있는 셀들이 타이밍 제어기(80)에서 생성한 타이밍 신호에 따라 시분할 (Time Sharing) 방식으로 출력된다. 이때, 출력포트쪽에 있는 필터(82a-82n)는 타이밍 제어기(80)에서 제공하는 셀 헤더 검사 시간 신호에 따라 Shared Medium으로부터 셀 헤더 정보를 입력받아 검사를 하고, 각각의 출력포트마다 허가된 셀 헤더 값을 가진 셀만을 통과시킨다. 이러한 Shared Medium 방식의 스위치는 비-블럭킹(Non-blocking)일 뿐만 아니라, 셀 복사가 용이하다.
넷째로, 공동 메모리(Shared Memory) 방식의 스위치는 도 3d에 도시된 바와 같이 공통 메모리와 시분할에 필요한 신호와 다중화기(91)로부터 출력된 셀을 메모리(92)에 저장하기 위해 필요한 신호, 메모리(92)로부터 셀을 읽기 위해 필요한 신호, 셀 헤더에 따라 출력포트를 선택하는 신호를 생성하는 제어기(94)와, 입력 데이터를 시다중화(Time Multiplexing)처리하여 메모리(92)로 보내는 다중화기(91)와, 메모리(92)로부터 읽혀진 데이터를 제어기(94)에서 발생한 출력포트 선택신호에 따라 해당 출력포트로 출력하는 역다중화기(93)로 구성된다.
이와 같은 공통 메모리(Shared Memory)방식의 스위치는 우선 다중화기(91)를 통해, 제어기(94)에서 생성하는 타이밍 신호에 따라 시분할(Time Sharing) 방식으로 각 입력포트로 입력되는 셀들을 다중화하고, 다중화된 셀들의 헤더 값을 제어기 (94)로 보낸다. 그리고, 제어기(94)는 입력된 셀 헤더 값에 따라 셀이 출력될 출력포트와 현재 입력되는 셀의 저장 위치를 연계시키는 링크 테이블(Link Table)을 작성한다. 제어기(94)는 또한 다중화기(91)로부터 출력되는 셀들을 메모리(92)의 적절한 위치에 저장을 한다. 이렇게 메모리(92)에 저장된 셀들은 다시 제어기(94)에 의해 링크 테이블의 내용에 따라 해당 출력포트로 출력된다.
Knockout 방식의 스위치는 도 3e에 도시된 바와 같이 모든 출력포트에 모든 입력포트와 연결된 역중화기(95a-95n)가 구비되고, 이 역다중화기(95a-95n)에서 자신의 포트로 출력될 셀을 결정한다.
그러나 이와 같은 일반적인 셀 다중화기는 입력포트별 우선순위와 셀 존재 유무에 의한 선택신호 생성 과정을 한 곳에서 모두 처리하고 있기 때문에 복잡한 로직 구조를 갖는다. 또한, 셀 역다중화기도 역시 셀 헤더 값을 검사하여 출력포트를 선택하는 과정을 한 곳에서 모두 처리하고 있기 때문에 복잡한 로직 구조를 갖는다.
또한, 일반적인 셀 스위치들 또한 중앙 집중적인 구조를 갖추고 있기 때문에 멀티미디어 통신 환경하에서 요구를 충족시키기 위하여 증가되는 포트 수에 비례하여 스위치의 구조가 복잡해지며, 또한 스위치를 구현하는데 여러 가지 어려움이 따른다.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 입력포트와 출력포트가 각각 2개만 있으면 단순한 구조를 갖는 셀 삽입 블럭과 셀 필터링 블록을 이용하여 단순한 구조를 갖는 셀 반복기를 제공하기 위한것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 데이터를 저장하고 필요에 따라 리드 또는 라이트 하는 출력버퍼와, 상기 출력버퍼의 리드 또는 라이트 동작을 제어하는 제어기로 구성되어, 정해진 셀 헤더 정보를 가진 셀들을 추출해내는 셀 필터링 블록과, 상기 셀 필터링 블록과 연계되고, 상기 셀 필터링 블록에서 출력되는 셀 데이터를 저장하고 필요에 따라 리드 또는 라이트하는 입력 버퍼와, 상기 입력버퍼와 상기 셀 필터링 블록에서 출력되는 셀 데이터를 미리 설정된 우선순위로 다중화처리하여 출력하는 다중화기와, 상기 다중화기의 출력신호를 저장하고, 리드 또는 라이트하며, 상기 셀 반복기에 연결된 물리계층으로 출력 하는 출력버퍼와, 상기 입력버퍼에 셀 존재 여부와 상기 출력버퍼의 데이터량의 상태를 확인하며, 다중화기의 동작을 제어하는 제어기를 포함하는 셀 삽입 블록으로 구성된다.
도 1은 일반적인 셀 다중화기의 블록 구성도.
도 2는 일반적인 셀 역다중화기의 블록 구성도.
도 3a 내지 도 3e는 종래의 여러 가지 스위치의 블록 구성도.
도 4는 본 발명에 따른 셀 삽입 블록의 블록 구성도.
도 5는 본 발명에 따른 체인 형태로 연결된 셀 삽입 블록들의 블록 구성도.
도 6은 본 발명에 따른 셀 필터링 블록의 블록 구성도.
도 7은 본 발명에 따른 체인 형태로 연결된 셀 필터링 블록들의 블록 구성도.
도 8은 본 발명의 일 실시 예에 따른 셀 반복기의 블록 구성도.
도 9는 본 발명의 일 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도.
도 10은 본 발명의 다른 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도.
도면의 주요 부분에 대한 부호의 설명
100 : 셀 삽입 블록101, 101a-101n : 입력 버퍼
102, 102a-102n : 다중화기(MUX)103, 103a-103n : 제어기
104, 104a-104n : 출력버퍼105 : 버퍼
200 : 셀 필터링 블록201, 201a-201n : 필터링된 버퍼
202, 202a-202n : 출력버퍼203, 203a-203n : 제어기
204 : 입력버퍼300 : 물리계층
500, 500a-500n : 셀 반복기
이하, 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 셀 반복기는 도 8에 도시된 바와 같이 크게 셀 삽입 블럭 (Cell Insertion Block)과 셀 필터링 블럭(Cell Filtering Block)(200)으로 구성된 다.
도 4는 본 발명에 따른 셀 삽입 블록의 블록 구성도이다.
도 4를 참조하면 셀 삽입 블럭(100)은 입력버퍼(101)와, 다중화기(102)와,제어기(103)와, 그리고 출력버퍼(104)로 구성된다. 셀 삽입 블럭(100)을 셀 다중화기(Cell Mux)로서 활용하기 위해서는 도 5에 도시된 바와 같이 다수의 셀 삽입 블록을 체인 형태로 구성한다.
도 6은 본 발명에 따른 셀 필터링 블록의 블록 구성도이다.
도 6을 참조하면, 셀 필터링 블럭(200)은 2개의 출력버퍼(201,202)와 제어기 (203)로 구성된다. 셀 필터링 블럭(200)을 셀 역다중화기(Cell Demux)로서 활용하기 위해서는 도 7에 도시된 바와 같이 다수의 셀 필터링 블록을 체인 형태로 구성한다.
여기서, 셀 삽입 블럭(100)은 셀 다중화기와, 셀 필터링 블록은 셀 역다중화 기와 그 구조가 비슷하나 셀 삽입 블럭(100)과 셀 필터링 블럭(200)은 셀 다중화기 와 셀 역다중화기에 비해 입력포트와 출력포트가 각각 2개로 제한된다는 차이점이 있다.
셀 삽입 블럭(100)과 셀 필터링 블럭(200)을 활용하여 스위칭 장치의 기능을 구현하기 위해서는 도 8과 같은 셀 반복기(Cell Repeater)를 구성해야 한다.
셀 반복기는 도 8에 도시된 바와 같이 셀 필터링 블럭(200)과 셀 삽입 블럭 (100)을 연계해 놓은 것이다. 셀 필터링 블럭(200)의 출력포트 버퍼(202)를 셀 삽입 블럭(100)의 입력포트와 연결하고, 셀 필터링 블럭(200)의 입력포트와 셀 삽입 블럭(100)의 출력버퍼를 모두 물리계층(300)에 연결한다.
본 발명의 일 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도를 보인 도 9에서는 여러 개의 셀 반복기(500a-500n)를 이용하여 ATM링을 구성할 수 있다. 도 9에서는 여러 개의 셀 반복기(500a-500n)가 물리계층 (300)을 통해 하나의 연결 고리를 형성하는 것을 보여준다.
본 발명의 다른 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도를 보인 도 10에서는 물리계층(300)을 이용하지 않고 여러 개의 셀 반복기(500a-500n)를 하나의 베이스 보드 상에서 고리 형태로 연결한다. 이러한 구성은 기존의 일반적인 스위치들을 활용하기 않고서도 스위치 장치의 기능을 수행할 수 있다.
또한, 셀 삽입 블록(100)과 셀 필터링 블록(200)을 이용하여 체인을 형성하거나 두 블록(100,200)을 연계시키거나 물리계층(300)과 인터페이스하는 출력버퍼는 모든 블럭이 동일한 클릭으로 동작하거나 출력 블럭과 연결된 블럭이 더 빠른 클럭으로 동작하는 경우에는 스위치 장치의 로직 구성의 효율성을 위하여 셀 2개 저장할 용량만 갖추면 된다.
이하에서 첨부된 도면을 참조하여 본 발명에 따른 스위치 장치와 셀 반복기 의 동작을 설명한다.
우선, 셀 삽입 블럭(100)은 도 4에 도시된 입력포트(P1)와 입력버퍼(101)로부터 버퍼 상태신호 (BS-0, BS-1)를 통해 셀 존재 유무를 확인한다. 또한, 출력버퍼(104)의 상태신호(BS-out)를 통해 출력버퍼(104)의 풀 상태여부를 확인한다. 이 러한 확인 동작은 제어기(103)가 수행하며, 출력버퍼(104)가 풀이 아니고, 다중화 기(102) 또는 제어기(103)로부터 입력되는 두 입력신호중 한곳에 셀이 있거나, 두 곳 모두에 있으면 우선순위를 적용하여 하나를 선택한 후, 리드신호(/RD)를 내보낸다. 동시에 다중화기(102)에 선택신호(/SEL)를 보내고, 출력버퍼(104)에는 라이트 신호(/WR)를 보낸다. 다중화기(102)는 입력버퍼(101)와 이전 단의 출력버퍼(105)에서 제공되는 두 개의 입력 데이터 중 선택된 입력 데이터를 출력버퍼(104)로 출력한다.
한편, 여러 개의 셀 삽입 블럭들을 도 5에 도시된 바와 같이 체인 형태로 연결하였을 경우, 제어기(103a-103n)의 우선순위 적용에 따라 동작이 달라진다.
입력포트에 우선순위를 적용하는 경우 도 5에서 최우선 순위는 제 1단 셀 삽입 블럭에 주어진다. 그리고, 다음 단으로 우선 순위가 차례로 넘어간다. 결국, 마지막 단의 최하위 우선순위를 갖게 된다.
반면, 입력버퍼에 우선순위를 줄 경우 도 5에서 최우선 순위는 마지막 단에 주어지며, 최하위 우선순위는 제1 단에서 갖게 된다.
체인화된 셀 삽입 블럭들의 동작을 입력포트에 우선순위를 적용한 경우에 대해서 도 5를 참조하여 설명하면 다음과 같다.
셀 다중화기(102)와 비교하여 각 단의 입력버퍼(101a-101n)는 셀 다중화기 (102)의 입력포트(IPO-IPn) 버퍼와 동일하다. 그리고, 이상에서 언급한 것처럼 각 단은 입력버퍼에 우선순위를 주고 있다. 각 셀 삽입 블럭의 입력포트(IPO-IPn)를 출력버퍼(104a-104n)에 연결한 형상을 하고 있는데 이것은 전체적으로 볼 때 하나 의 경로를 형성한 것이라 할 수 있다. 따라서, 임의의 단에서 셀을 전송할 수 있는 경우는 이전 단, 즉, 우선순위가 높은 쪽에서 전송하려는 셀이 없는 경우이다. 이러한 동작은 셀 다중화기와 같은 기능을 수행하는 것이다.
셀 필터링 블럭(200)은 도 6에 도시된 바와 같이 입력포트(P2)로부터 이전 단 버퍼의 상태신호(Bs-in)를 통해 입력될 셀의 유무를 확이한다. 만약, 셀이 있으면 셀의 헤더 정보를 읽어들여 필터링 과정을 거친다. 이때, 필요에 따라 복사 과정을 수행할 수도 있다.
여기서, 필터링 과정이란 정해진 셀 헤더 정보를 가진 셀들을 추출해내는 과정을 의미한다. 이렇게 추출된 셀들은 필터링된 버퍼(201)에 저장된다. 이때, 정 해진 셀 헤더 정보를 가지고 있지 않은 셀들은 버퍼(201)를 통화(Pass)하여 출력버퍼(202)에 저장된다.
복사 과정은 셀 필터링 과정과 통과 과정이 하나의 셀에 대하여 모두 수행되는 것을 의미한다. 셀 필터링 블럭(200)의 제어기(203)는 셀 헤더 정보 검사를 마친 후 해당 버퍼(201,202)의 버퍼 상태신호(BS-O,BS-1)를 통해 풀 상태여부를 확인 한다.
만약, 해당 버퍼(201,202)가 풀 상태가 아니라면, 제어기(203)는 입력포트 (P2)에 리드신호(/RD)를 보내고, 해당 버퍼(201,202)에 입력된 셀 데이터와 라이트 신호(/WR_O)를 보낸다.
이와 같은 셀 필터링 블록(200)을 이용하여 셀 역다중화기(Cell Demux)와 같은 기능을 수행하게 하기 위해서는 도 7에 도시된 바와 같이 여러 개의 셀 필터링 블록들을 체인 형태로 구성해야한다.
도 7에서는 물리계층(300)으로부터 입력된 셀은 각 단을 거치면서 여과되는 데, 이는 셀 역다중화기의 기능과 동일하다. 셀 역다중화기와 비교하여 필터링 된버퍼는 출력버퍼에 해당한다.
도 8은 본 발명의 일 실시 예에 따른 셀 반복기의 블록 구성도이다. 도 8에 따르면, 셀 반복기는 셀 삽입 블럭(100)과 셀 필터링 블럭(200)을 접합함으로써 셀 입력과 출력을 모두 가능하게 한다.
우선, 물리계층(300)으로부터 입력된 셀은 셀 필터링 블럭(200)에 의해 여과 되고, 통과된 셀들은 다시 셀 삽입 블럭(100)에서 입력버퍼(201)에 있는 셀들과 먹스되어 출력버퍼(202)를 통해 물리계층(300)으로 보내진다.
즉, 셀 필터링 블럭(200)의 제어기(203)는 물리계층(300)쪽 버퍼의 상태신호 (BS-in)를 통해 버퍼 엠프티상태 여부를 검사한다.
만약, 검사 결과가 엠프티가 아니라면 즉, 셀이 있다면 셀의 헤더 정보를 읽어들여 필터링 과정, 패스 과정, 복사 과정 중 하나를 수행하게 된다.
그런데, 각 과정에 대하여 출력버퍼(202)의 상태신호(BS-O,BS-1)를 통해 버퍼의 풀 상태여부를 확인 후, 풀이 아닌 경우에만 실행한다.
필터링 과정을 거친 셀은 필터링된 버퍼(201)를 통해 해당 노드(Node)로 입력되며, 통과 과정을 거친 셀은 출력버퍼(202)를 통해 셀 삽입 블럭(100)으로 보내진다. 이때, 필요에 따라 복사 과정을 거친 셀은 필터링된 버퍼(201)를 통해 해당 노드로 입력될뿐더러 출력버퍼(202)를 통해 셀 삽입 블럭(100)으로 보내진다.
그러면, 셀 삽입 블럭(100)의 제어기(103)는 셀 필터링 블록(200)에 출력버퍼(202)에 우선순위를 준다. 따라서, 셀 필터링 블럭(200)의 출력버퍼(202)에 셀 이 있으면, 셀 삽입 블럭(100)의 입력버퍼(101)에 있는 셀에 앞서 처리가 된다. 셀삽입 블럭(100)은 처음에 출력버퍼(104)의 버퍼 상태신호 (BS_out)를 통해 풀 상태 여부를 확인한다. 이어, 확인 결과가 출력버퍼가 풀 상태가 아니고, 입력버퍼(101)나 셀 필터링 블록(200)의 출력버퍼(202)에 셀이 있으면 우선순위를 적용하여 하나를 선택한 후 선택된 곳에 리드신호(/RD)를 보낸다. 동시에 다중화기(102)에 선택신호(/SEL)를 보내고 출력버퍼(104)에는 라이트신호(/WR)를 보낸다. 이때, 제어기(103)로부터 선택신호(/SEL)를 받은 다중화기(102)는 선택된 입력 데이터를 출력버퍼(104)쪽으로 출력한다.
도 9는 본 발명의 일 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도이다.
도 9를 참조하면, 셀 반복기를 이용한 ATM 링은 노드 #0에서 노드 #3에 셀을 보내는 경우 노드 #0에서 셀이 입력되고, 그 입력된 셀은 노드 #1과 노드 #2에서 통과되며 노드 #3에서 필터링 된다. 그 사이에 노드 #1에서 노드 #2로 셀을 보내면 노드 #0에서 셀 삽입하는 순간을 피해서 필터링 된다.
만약, 물리계층(300)의 주파수 대역 폭이 각 노드별 입력 주파수 대역 폭의 합과 같거나 크다면, 셀 블로킹(Cell Blocking)은 발생하지 않을 것이다. 그러나, 작더라도 물리계층(300)의 주파수 대역 폭을 정적으로 이용할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 셀 반복기를 이용한 에이티엠 스위치 장치의 블록 구성도이다.
도 10에서는 물리계층(300) 대신에 베이스 보드(Base Board)상에서 장치 대장치로 연결을 하거나 여러개의 셀 반복기를 하나의 장치에 스위치로서 사용할 수있도록 구성하였다.
이상의 설명에서와 같은 본 발명에 따르면, 입력포트와 출력포트가 각각 2개 만 있으면 충분한 단순한 구조를 갖는 셀 삽입 블럭과 셀 필터링 블록을 이용하여 종래의 복잡한 구조를 갖는 다중화기/역다중화기를 대체 할 수 있고, 동작 클럭의 주파스룰 높일 수 있는 효과가 있다.
또한, 본 발명은 상기와 같은 다주개의 다중화기/역다중화기를 연결하여 단순한 구조를 갖는 셀 반복기 및 ATM 링을 제공한다. 따라서, 종래의 스위치들과 비교하여 볼 때 포인트 대 포인트로 연결을 시키는 스위칭 방식이므로 에러 발생률을 줄일 수 있다.
Claims (5)
- 데이터를 저장하고 필요에 따라 리드 또는 라이트 하는 출력버퍼와, 상기 출력버퍼의 리드 또는 라이트 동작을 제어하는 제어기로 구성되어, 정해진 셀헤더 정보를 가진 셀들을 추출해내는 셀 필터링 블록과,상기 셀 필터링 블록과 연계되고, 상기 셀 필터링 블록에서 출력되는 셀 데이터를 저장하고 필요에 따라 리드 또는 라이트하는 입력버퍼와, 상기 입력버퍼와 상기 셀 필터링 블록에서 출력되는 셀 데이터를 미리 설정된 우선순위로 다중화처리하여 출력하는 다중화기와, 상기 다중화기의 출력신호를 저장하고 리드 또는 라이트하며 상기 셀 반복기에 연결된 물리계층으로 출력하는 출력버퍼 및 상기 입력 버퍼에 셀 존재 여부와 상기 출력버퍼의 데이터량의 상태를 확인하며 다중화기의 동작을 제어하는 제어기를 포함하여 구성되는 셀 삽입 블록으로 구성된 것을 특징으로 하는 셀 반복기.
- 제 1 항에 있어서 상기 셀 필터링 블록 또는 삽입 블록이 하나 이상일 경우는 상기 다중화기는 입력포트 또는 입력버퍼에 대한 우선순위로 다중화처리하는 것을 특징으로 하는 셀 반복기.
- 제 1 항에 있어서, 상기 셀 필터링 블록 또는 셀 삽입 블록이 하나 이상일 경우는 상기 셀 필터링 블록 또는 셀 삽입 블록을 체이형태로 구성시키는 것을 특징으로 하는 셀 반복기.
- 제 1 항에 있어서, 상기 셀 필터링 블록은 셀 필터링 과정과 필터링되지 않고 통과되는 과정이 하나의 셀에 대하여 수행되는 복사과정을 추가적으로 수행하는 것을 특징으로 하는 셀 반복기.
- 제 1 항에 있어서, 상기 셀 필터링 블록과 상기 셀 삽입 블록을 포함하는 다수의 셀 반복기가 물리 계층 또는 베이스 보드를 통해 하나의 연결고리를 구성함을 특징으로 하는 셀 반복기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980057881A KR100323761B1 (ko) | 1998-12-23 | 1998-12-23 | 셀반복기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980057881A KR100323761B1 (ko) | 1998-12-23 | 1998-12-23 | 셀반복기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000041868A KR20000041868A (ko) | 2000-07-15 |
KR100323761B1 true KR100323761B1 (ko) | 2002-05-09 |
Family
ID=19565110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980057881A KR100323761B1 (ko) | 1998-12-23 | 1998-12-23 | 셀반복기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100323761B1 (ko) |
-
1998
- 1998-12-23 KR KR1019980057881A patent/KR100323761B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000041868A (ko) | 2000-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Garcia-Haro et al. | ATM shared-memory switching architectures | |
US6021128A (en) | Asynchronous transfer mode switching system | |
CA1254985A (en) | Broadcast packet switching network | |
US6327244B1 (en) | Packet handler | |
CA2069832C (en) | Cross-connection apparatus for b-isdn | |
US5258752A (en) | Broad band digital exchange | |
JPH04505843A (ja) | 非同期時分割多重セルのスイッチングのための多重路自己経路選択交換網 | |
JPH03149936A (ja) | 通信切替素子 | |
JP2000349789A (ja) | メモリー幅の非常に広いtdmスイッチシステム | |
AU708416B2 (en) | Network system for communication with plural channels, node device and concentrator for use therein, and communication method for said network system | |
KR100323761B1 (ko) | 셀반복기 | |
US5878025A (en) | ATM switch and method for switching path by ATM switch | |
KR100226540B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
US4402077A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
JP3124639B2 (ja) | Atmスイッチエレメント及びその自己監視方法 | |
AU661897B2 (en) | Broad band digital exchange | |
AU700954B2 (en) | ATM cell switching network | |
JP2757907B2 (ja) | Atmスイッチおよびその制御方法 | |
JP3079068B2 (ja) | Atmスイッチ | |
KR100228303B1 (ko) | 에이티엠 스위치장치 및 방법 | |
KR100200569B1 (ko) | 다단접속 atm교환기의 셀 순서 보장 시스템 | |
KR100365802B1 (ko) | 교환시스템의 스위칭장치 및 라우팅 방법 | |
JP2741110B2 (ja) | スイッチングシステム | |
JP3046118B2 (ja) | 時分割通話路方式 | |
JPH0311844A (ja) | スイッチ方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041227 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |