KR100323452B1 - Eletromagnetic Interference prevention circuit - Google Patents
Eletromagnetic Interference prevention circuit Download PDFInfo
- Publication number
- KR100323452B1 KR100323452B1 KR1019990066675A KR19990066675A KR100323452B1 KR 100323452 B1 KR100323452 B1 KR 100323452B1 KR 1019990066675 A KR1019990066675 A KR 1019990066675A KR 19990066675 A KR19990066675 A KR 19990066675A KR 100323452 B1 KR100323452 B1 KR 100323452B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- input
- electromagnetic
- emi
- prevention circuit
- Prior art date
Links
- 230000002265 prevention Effects 0.000 title abstract description 10
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 230000008054 signal transmission Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 230000005288 electromagnetic effect Effects 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 집적회로 내부로 외부신호의 전달시 외부 전자파 및 외부 전기적 잡음으로 인해 발생되는 전자기효과(EMI: Eletromagnetic Interference)를 제거하기 위해 사용하는 전자기효과 방지회로에 관한 것으로, 특히 외부신호가 전달되는 입력라인을 양분하여 배치한 후 상기 양분된 두 입력라인상에 각각 필터링수단을 구비하여 반감된 전류성 잡음을 재필터링에 의해 제거하도록 제어하므로써, 추가적인 공정과정 없이도 전자기효과에 대한 내성을 향상시켜 소자의 신뢰성을 확보하도록 한 전자기효과 방지회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electromagnetic effect prevention circuit used to remove electromagnetic interference (EMI) generated by external electromagnetic waves and external electrical noise when transmitting an external signal into a semiconductor integrated circuit. By dividing the input line and dividing the input line, the filtering means are provided on each of the divided input lines so as to control the half-reduced current noise by re-filtering to improve resistance to electromagnetic effects without additional processing. The present invention relates to an electromagnetic effect prevention circuit to ensure the reliability of the device.
Description
본 발명은 반도체 집적회로 내부로 외부신호의 전달시 외부 전자파 및 외부 전기적 잡음으로 인한 전자기효과를 제거하기 위해 사용하는 전자기효과 방지회로에 관한 것으로, 보다 상세하게는 외부신호가 전달되는 입력라인을 양분하고 양분된 두 입력라인상에 각각 필터링수단을 구비하여 반감된 전류성 잡음을 재필터링으로 제거하므로써, 추가적인 공정없이도 전자기효과에 대한 내성을 향상시켜 소자의 신뢰성을 확보하도록 한 전자기효과 방지회로에 관한 것이다.The present invention relates to an electromagnetic effect prevention circuit used to remove electromagnetic effects caused by external electromagnetic waves and external electrical noise when transmitting an external signal into a semiconductor integrated circuit, and more specifically, divides an input line through which an external signal is transmitted. And a filtering means on each of the two divided input lines to remove the half-reduced current noise by refiltering, thereby improving the immunity to electromagnetic effects without additional processing to secure the reliability of the device. will be.
일반적으로, 전자기효과(Eletromagnetic Interference: 이하, 'EMI'라 칭함.)란 외부의 전기적 잡음에 의해 집적회로가 오동작을 일으키는 것으로, 상기한 전기적 외부잡음이 집적회로 내부로 유입되는 경로는 다음의 2가지로 나누어 진다.In general, electromagnetic interference (hereinafter referred to as 'EMI') refers to an integrated circuit malfunctioning due to external electrical noise. The path through which the external electrical noise is introduced into the integrated circuit is as follows. It is divided into branches.
그 하나는 전파에 의하여 집적회로의 디바이스에 직접적으로 작용하게 되는 경우이며, 다른 하나는 외부와 연결되어 있는 즉 외부에서 집적회로 내부로의 신호전달을 담당하는 부분이나 전원단에서 발생하는 전기적 잡음에 의해 집적회로가 신호를 받은 것으로 인식하여 오동작을 일으키게 되는 경우이다.One is to act directly on the device of the integrated circuit by radio waves, and the other is to be connected to the outside, that is, the part that is responsible for signal transmission from the outside to the inside of the integrated circuit or the electrical noise generated from the power supply terminal. In this case, the integrated circuit recognizes that the signal is received and causes a malfunction.
정전기는 상기한 전자기효과(EMI)를 일으키는 주요 원인 중의 하나로, 패키지화된 반도체 장치의 데이타 입·출력핀(DQ pin)을 통해 인가되는 정전기는 반도체 장치내의 다이오드 또는 트랜지스터에 인가되어 이들 소자의 기능을 파괴시키게 된다. 즉, 다이오드의 P-N 접합 사이에 인가되어 접합 스파이크를 발생시키거나,트랜지스터의 게이트 절연막을 파괴시켜 게이트와 드레인 및 소오스를 단락시키므로써 소자의 신뢰성에 큰 영향을 미치게 된다.Static electricity is one of the main causes of the above-mentioned electromagnetic effects (EMI), and the static electricity applied through the data input / output pins (DQ pin) of a packaged semiconductor device is applied to a diode or a transistor in the semiconductor device and thus functions of these devices. Destroyed. That is, it is applied between the P-N junctions of the diodes to generate junction spikes or break the gate insulating film of the transistor to short-circuit the gate, drain, and source, thereby greatly affecting the reliability of the device.
최근들어, 반도체 장치가 초고집적화됨에 따라 반도체 소자의 두께는 점점 더 얇아지고 있는 실정이며, 이로 인하여 최근의 반도체 장치는 정전기 방전(eletro static discharge: ESD)에 의한 영향을 더욱 더 심하게 받고 있다.In recent years, as semiconductor devices become ultra-highly integrated, the thickness of semiconductor devices becomes thinner and thinner, and thus, semiconductor devices of recent years are more severely affected by electrostatic discharge (ESD).
이의 해결을 위해, 정전기 방전시 주입된 전하가 소자의 내부회로를 거쳐 빠져 나가기 전에 입력단에 주입된 전하를 곧바로 파워라인(Vcc, Vss)쪽으로 방전시키는 정전기 방지회로(ESD 회로)를 삽입하게 된다.In order to solve this problem, an antistatic circuit (ESD circuit) for discharging the injected charge directly to the power lines (Vcc, Vss) is inserted before the injected charge is discharged through the internal circuit of the device.
도 1 은 종래의 집적회로에서 입력 보호장치로 사용된 정전기 방지회로의 일 실시예를 도시한 회로 구성도로, 입력패드(1)의 출력단(N1)과 접지단 사이에 접속된 NPN형 바이폴라 트랜지스터(T1)와, 상기 노드(N1)와 내부회로(3)와의 연결부 사이에 접속된 저항(R1) 및, 상기 저항(R1)의 출력단(N2)과 접지단(Vss) 사이에 다이오드 형으로 접속된 NMOS 트랜지스터(T2)를 구비하여 구성된다.FIG. 1 is a circuit diagram illustrating an embodiment of an antistatic circuit used as an input protection device in a conventional integrated circuit, and includes an NPN type bipolar transistor connected between an output terminal N1 of the input pad 1 and a ground terminal. Diode-connected between T1, a resistor R1 connected between the node N1 and a connection between the internal circuit 3, and an output terminal N2 and a ground terminal Vss of the resistor R1. It is comprised with the NMOS transistor T2.
상기 구성을 갖는 정전기 방지회로에서는 기생 바이폴라 트랜지스터와 필드 플레이티드 다이오드(field plated diode)를 조합하여 사용하게 되므로써 전원전압(Vcc) 모드특성과 접지전압(Vss) 모드특성에서 상기 기생 바이폴라 트랜지스터가 접지단(Vss)과 연결이 되었는지, 또는 전원전압 인가단(Vcc)과 연결이 되었는지 여부에 따라 그 동작특성이 상대 모드특성에 대해서는 약해지게 되는 문제를 발생시킨다.In the antistatic circuit having the above structure, the parasitic bipolar transistor is grounded in a power supply voltage (Vcc) mode and a ground voltage (Vss) mode characteristic by using a combination of a parasitic bipolar transistor and a field plated diode. Depending on whether it is connected to (Vss) or to the power supply voltage supply terminal (Vcc), the operation characteristic becomes weak for the relative mode characteristic.
상기 문제를 해결하기 위해 클램프(clamp)구조를 갖는 즉, 기생 NPN형 바이폴라 트랜지스터와 기생 PNP형 바이폴라 트랜지스터를 이용해 전원전압(Vcc) 인가단과 접지단(Vss)에 둘다 연결하여 전원모드 및 접지모드에 대해 모두를 고려하게 되었으며, 이러한 구성을 도 2 에 도시하였다.In order to solve the above problem, a parasitic NPN-type bipolar transistor and a parasitic PNP-type bipolar transistor are used to connect the power supply voltage (Vcc) and the ground terminal (Vss) to the power mode and the ground mode. All have been considered, and this configuration is shown in FIG.
도 2 는 종래의 집적회로에서 입력 보호장치로 사용된 정전기 방지회로의 다른 실시예를 도시한 회로 구성도로, 상기 입력패드(1)의 출력단(N1)과 접지단 사이에 구비된 NPN형 바이폴라 트랜지스터(T1) 대신 전원전압 인가단과 접지단 사이에 구비되며, 상기 노드(N1)에 의해 상호 직렬접속된 PMOS 트랜지스터(T3) 및 NMOS 트랜지스터(T4)를 구비하여 구성되는 차이가 있다.FIG. 2 is a circuit diagram illustrating another embodiment of an antistatic circuit used as an input protection device in a conventional integrated circuit. An NPN type bipolar transistor provided between an output terminal N1 and a ground terminal of the input pad 1 is shown. The difference between the PMOS transistor T3 and the NMOS transistor T4 provided between the power supply voltage applying terminal and the ground terminal instead of T1 and connected in series by the node N1 is different.
상기 구성을 갖는 정전기 방지회로에 따르면, 입력 패드(1)에 고전압이 인가될 경우, 상기 노드(N1)의 전압은 상기 도 1 에 도시된 구성에서는 NPN형 바이폴라 트랜지스터(T1)를 통해, 그리고 도 2 에 도시된 구성에서는 NMOS 트랜지스터(T4)를 통해 접지단(Vss)으로 전류경로를 형성하게 되며, 상기 저항(R1)을 통해 전압강하 및 접합항복(junction break-down) 등을 일으켜 전류를 기판(substrate)으로 빠지게 한다.According to the antistatic circuit having the above configuration, when a high voltage is applied to the input pad 1, the voltage of the node N1 is through the NPN type bipolar transistor T1 in the configuration shown in FIG. In the configuration shown in Fig. 2, a current path is formed through the NMOS transistor T4 to the ground terminal Vss, and a voltage drop and a junction break-down are generated through the resistor R1 to generate a current. (substrate).
또한, 상기 노드(N2)의 전압은 상기 다이오드형으로 접속된 NMOS 트랜지스터(T2)가 펀치-스루(punch-through) 현상을 일으켜 접지단(Vss)에 고전류가 빠지도록 하게 된다.In addition, the voltage of the node N2 causes the diode-connected NMOS transistor T2 to cause a punch-through phenomenon so that a high current is lost to the ground terminal Vss.
상기 예로든 정전기 방지회로에서와 같이, 기존에 사용된 집적회로 장치는 그 내부 구성에 있어서 전자기효과(EMI)에 대한 고려를 충분히 하고 있지 않은 반면, 통상적으로 사용되는 전자장비의 오동작이 상기 EMI에 의존한다는 것이 각 국의 연구결과에 의해 속속 증명되어지면서 정밀 전자장비가 마련된 비행기 및 병원 등에서는 휴대폰과 같이 고주파수를 이용하는 전자장비의 사용을 엄격히 규제하고 있는 실정이다. 또한, 갑자기 발생되는 자동차의 오동작 또한 EMI의 한 형태라는 것이 많은 실험에 의해 판명되고 있는 실정이다.As in the above-mentioned antistatic circuit, the conventionally used integrated circuit device does not sufficiently consider the electromagnetic effect (EMI) in its internal configuration, whereas a malfunction of the commonly used electronic equipment is applied to the EMI. As dependence has been proved one after another by research in each country, airplanes and hospitals equipped with precision electronic equipment strictly regulate the use of high frequency electronic equipment such as mobile phones. In addition, many experiments have proved that sudden malfunction of the vehicle is also a form of EMI.
따라서, 각 전자장비에 EMI에 대한 방어를 위해 그 외부에 필터(filter) 및 보호기(shield)를 갖추어 이를 사용하여 왔으나, 집적회로 내부의 EMI에 대한 고려가 행해지지 않게 되면서 소자 자체의 결함이 아닌 동작상의 오류를 발생시켜 회로소자의 신뢰성을 저하시키게 되는 문제점이 여전히 남아있게 된다.Therefore, in order to defend against EMI in each electronic equipment, filters and shields have been used on the outside thereof, but the EMI of the integrated circuit is not considered and the device itself is not a defect. There remains a problem that causes an error in operation and degrades the reliability of the circuit element.
또한, 전파사용이 급증하고 있는 점을 감안할 때, 상기 EMI 방지책에 대한 요구가 더욱 심각하게 대두되고 있는 실정이다.In addition, in view of the rapid increase in the use of radio waves, the demand for the EMI protection measures are more serious.
본 발명은 상기 문제점의 해결 및 요구에 대응하기 위하여 이루어진 것으로, 본 발명의 목적은 집적회로 내부 자체적으로 EMI 방지를 위해 입력패드에 연결된 입력라인을 양분한 후 각각의 양분된 입력라인에 필터링수단을 구비하여 유기된 전류성 잡음을 반감시킨 후 재필터링하므로써, 추가적인 공정과정 없이도 전자기효과에 대한 내성을 키워 소자의 신뢰성을 향상시키도록 한 전자기효과 방지회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and needs, and an object of the present invention is to divide the input line connected to the input pad to prevent EMI in the integrated circuit itself, and then to filter the respective input lines. The present invention provides an electromagnetic effect prevention circuit that improves the reliability of the device by increasing the resistance to electromagnetic effects without additional processing by half-reducing and refiltering the induced current noise.
상기 목적을 달성하기 위하여, 본 발명에 의한 전자기효과 방지회로는 입력패드와 내부회로의 사이에 접속된 정전기 방지수단과,In order to achieve the above object, the electromagnetic effect prevention circuit according to the present invention includes an antistatic means connected between the input pad and the internal circuit;
상기 정전기 방지수단의 출력단과 내부회로의 입력단 사이에 접속되며 중간임의의 구간이 양분되어 나누어진 제1 및 제2 입력신호 전달라인 및,First and second input signal transmission lines connected between an output end of the antistatic means and an input end of an internal circuit, and divided into an arbitrarily divided interval;
상기 제1 및 제2 입력신호 전달라인 각각에 접속된 필터링수단을 구비하는 것을 특징으로 한다.And filtering means connected to each of the first and second input signal transmission lines.
도 1 은 종래의 집적회로에서 입력 보호장치로 사용된 정전기 방지회로의 일 실시예를 도시한 회로 구성도1 is a circuit diagram illustrating an embodiment of an antistatic circuit used as an input protection device in a conventional integrated circuit.
도 2 는 종래의 집적회로에서 입력 보호장치로 사용된 정전기 방지회로의 다른 실시예를 도시한 회로 구성도Figure 2 is a circuit diagram showing another embodiment of the antistatic circuit used as an input protection device in a conventional integrated circuit
도 3 은 본 발명에 따른 전자기효과 방지회로의 일실시예를 도시한 회로 구성도Figure 3 is a circuit diagram showing an embodiment of the electromagnetic effect prevention circuit according to the present invention
도 4 는 본 발명에 따른 전자기효과 방지회로의 다른 실시예를 도시한 회로 구성도Figure 4 is a circuit diagram showing another embodiment of the electromagnetic effect prevention circuit according to the present invention
도 5a 는 도 3 및 도 4 에 도시된 EMI 필터의 평면도5A is a plan view of the EMI filter shown in FIGS. 3 and 4.
도 5b 는 도 3 및 도 4 에 도시된 EMI 필터의 공정 단면도FIG. 5B is a process cross-sectional view of the EMI filter shown in FIGS. 3 and 4.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1: 입력 패드 3: 내부 회로1: input pad 3: internal circuit
5, 7: 정전기 방지 회로부 9: EMI 필터5, 7: anti-static circuit section 9: EMI filter
T1: NPN형 바이폴라 트랜지스터 T2: 다이오드형 NMOS 트랜지스터T1: NPN-type bipolar transistor T2: Diode-type NMOS transistor
T3: PMOS 트랜지스터 T4: NMOS 트랜지스터T3: PMOS transistor T4: NMOS transistor
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명에 따른 전자기효과 방지회로의 일 실시예를 도시한 회로 구성도로, 입력패드(1)와 내부회로(3)의 사이에 접속되어 입력 보호장치로 사용되는 정전기 방지회로부(5)와, 상기 정전기 방지회로부(75의 출력단과 내부회로(3)의 입력단 사이에 접속되며, 중간 임의의 구간이 양분되어 나누어진 제1 및 제2 입력신호 전달라인(N1, N2) 및, 상기 제1 및 제2 입력신호 전달라인(N1, N2) 각각에 접속된 EMI 필터(9)를 구비하여 구성된다.FIG. 3 is a circuit diagram showing an embodiment of the electromagnetic effect preventing circuit according to the present invention, which is connected between the input pad 1 and the internal circuit 3 and is used as an input protection device. And first and second input signal transmission lines N1 and N2 connected between an output end of the antistatic circuit part 75 and an input end of the internal circuit 3, wherein an arbitrary intermediate section is divided into two parts. And an EMI filter 9 connected to each of the first and second input signal transmission lines N1 and N2.
동 도면에서는 상기 정전기 방지회로부(5)가 도 1 에 도시된 회로 구성에서와 같이, 입력패드(1)의 출력단(N1)과 접지단 사이에 접속된 NPN형 바이폴라 트랜지스터(T1)와, 상기 노드(N1)와 내부회로(3)와의 연결부 사이에 접속된 저항(R1) 및, 상기 저항(R1)의 출력단(N2)과 접지단(Vss) 사이에 다이오드 형으로 접속된 NMOS 트랜지스터(T2)를 구비하여 구성된다.In the figure, as in the circuit configuration shown in Fig. 1, the antistatic circuit section 5 is connected to the NPN type bipolar transistor T1 connected between the output terminal N1 of the input pad 1 and the ground terminal, and the node. A resistor R1 connected between the connection portion between N1 and the internal circuit 3 and an NMOS transistor T2 connected in a diode form between the output terminal N2 and the ground terminal Vss of the resistor R1. It is provided with.
또한, 상기 바이폴라 트랜지스터(T1) 대신 필드 게이트 트랜지스터(field gate transistor)를 사용하여 구현할 수도 있으며, 상기 저항(R1)으로는폴리(poly), 웰(well), 알루미늄(Al), 텅스텐(W) 등을 사용하고, 그 크기는 1∼500Ω가 된다.In addition, a field gate transistor may be used instead of the bipolar transistor T1, and the resistor R1 may be made of poly, well, aluminum, tungsten (W), or the like. And the size is 1 to 500 Ω.
도 4 는 본 발명에 따른 전자기효과 방지회로의 다른 실시예를 도시한 회로 구성도로, 상기 도 3 에 도시된 실시예의 구성에서 상기 정전기 방지회로부(5)내 입력패드(1)의 출력단(N1)과 접지단 사이에 구비된 NPN형 바이폴라 트랜지스터(T1) 대신, 전원전압 인가단과 접지단 사이에 구비되며 상기 노드(N1)에 의해 상호 직렬접속된 PMOS 트랜지스터(T3) 및 NMOS 트랜지스터(T4)를 구비하여 구성되는 차이가 있으며, 기타 구성은 동일하다.4 is a circuit diagram showing another embodiment of the electromagnetic effect preventing circuit according to the present invention. In the configuration of the embodiment shown in FIG. 3, the output terminal N1 of the input pad 1 in the antistatic circuit part 5 is shown. Instead of the NPN type bipolar transistor T1 provided between the ground and the ground terminal, a PMOS transistor T3 and an NMOS transistor T4 provided between the power supply voltage applying terminal and the ground terminal and connected in series by the node N1 are provided. There is a difference that is configured, other configurations are the same.
도 5a 는 도 3 및 도 4 에 도시된 EMI 필터(9)의 평면도를, 도 5b 는 상기 EMI 필터(9)의 단면도를 각각 도시한 것이다.5A shows a plan view of the EMI filter 9 shown in FIGS. 3 and 4, and FIG. 5B shows a cross-sectional view of the EMI filter 9, respectively.
이하, 동 도면을 참조하며 본 발명에서 사용되는 EMI 필터(9)의 형성방법을 설명하기로 한다.Hereinafter, a method of forming the EMI filter 9 used in the present invention will be described with reference to the drawings.
우선, 폴리(Poly) 또는 (Silicide Poly)를 하부에 평판으로 형성한 후, 그 위에 제1 금속배선(M1)을 콘택(Contact)으로 서로 연결한다.First, poly (Silicide Poly) is formed as a flat plate at the bottom, and then the first metal wiring M1 is connected to each other by a contact thereon.
그런 다음, 상기 제1 금속배선(M1)의 상부에 제2 금속배선(M2)을 비아 콘택(Via-Contact)으로 형성하여 측벽을 형성하게 된다.Then, the sidewalls are formed by forming the second metal wire M2 as a via contact on the upper portion of the first metal wire M1.
이때, 하부층이 되는 폴리층과 상부층이 되는 제2 금속배선(M2)이 평판으로 되어 있어 통모양의 쉴드형(Shield Type) 필터가 형성되는 것이다.At this time, the poly layer serving as the lower layer and the second metal wiring M2 serving as the upper layer are formed as flat plates to form a cylindrical shield type filter.
또한, 도 5b 를 통해 알 수 있듯이, 상기 상부 평판층을 형성하는 제2 금속배선(M2)은 접지단(Vss)에 연결하여 EMI에 의한 전기적 잡음 유기시 이를 접지로흘려 필터링할 수 있도록 하게 된다.In addition, as can be seen through Figure 5b, the second metal wiring (M2) forming the upper plate layer is connected to the ground terminal (Vss) to be filtered by flowing it to the ground when the electrical noise induced by EMI. .
상기한 바와 같이 형성된 EMI 필터(9)를 형성하여 양분된 입력신호 전달라인(N1, N2)에 연결한 본 발명에 따른 전자기효과 방지회로는, 우선 입력패드(1)와 내부회로(3) 사이에 연결된 입력신호 전달라인이 2부분으로 나누어져 구성되는 관계로, 외부로부터 유기된 잡음이 상기 2부분으로 나누어진 입력신호 전달라인(N1, N2)에 분리되어 유입되게 된다.The electromagnetic effect prevention circuit according to the present invention, which forms the EMI filter 9 formed as described above and is connected to the divided input signal transmission lines N1 and N2, first, between the input pad 1 and the internal circuit 3. Since the input signal transmission line connected to is divided into two parts, the noise induced from the outside is introduced into the input signal transmission lines N1 and N2 divided into the two parts.
이때, 상기 입력신호 전달라인(N1, N2)을 거쳐 흐르는 전류량은 외부로부터 유입된 전류량의 반이 되며, 이로인해 전류성 잡음 또한 반으로 줄어들게 된다.In this case, the amount of current flowing through the input signal transmission lines N1 and N2 is half of the amount of current introduced from the outside, thereby reducing the current noise in half.
이렇게 반감된 전류성 잡음은 각각의 입력신호 전달라인(N1, N2)에 구비된 EMI 필터(9)를 거쳐 2차 필터링되어 제거되어지게 되며, 다시 하나의 라인으로 연결되어 내부회로(3)인 입력버퍼로 신호전달을 수행하게 된다. 이때, 내부회로(3)로 전달되는 입력신호는 EMI가 방지된 안정된 신호레벨이 된다.The half-reduced current noise is secondly filtered and removed through the EMI filter 9 provided in each of the input signal transmission lines N1 and N2. Signal transfer is performed to the input buffer. At this time, the input signal transmitted to the internal circuit (3) is a stable signal level is EMI prevented.
이상에서 설명한 바와같이 본 발명에 따른 전자기효과(EMI) 방지회로에 의하면, 별도의 추가적인 공정과정 없이도 입력회로의 EMI 내성을 향상시킬 수 있게 되어 소자 신뢰성을 확보할 수 있게 되는 매우 뛰어난 효과가 있다.As described above, according to the electromagnetic interference (EMI) prevention circuit according to the present invention, it is possible to improve the EMI resistance of the input circuit without a separate additional process, there is a very excellent effect that can secure the device reliability.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066675A KR100323452B1 (en) | 1999-12-30 | 1999-12-30 | Eletromagnetic Interference prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066675A KR100323452B1 (en) | 1999-12-30 | 1999-12-30 | Eletromagnetic Interference prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059283A KR20010059283A (en) | 2001-07-06 |
| KR100323452B1 true KR100323452B1 (en) | 2002-02-06 |
Family
ID=19633810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066675A KR100323452B1 (en) | 1999-12-30 | 1999-12-30 | Eletromagnetic Interference prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100323452B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661440A (en) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Integrated circuit device as well as method and apparatus for data processing of integrated circuit device |
| JPH0945855A (en) * | 1995-07-28 | 1997-02-14 | Denso Corp | Semiconductor device |
| JPH09167827A (en) * | 1995-12-14 | 1997-06-24 | Tokai Rika Co Ltd | Semiconductor device |
| JPH1098112A (en) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | Semiconductor integrated circuit |
| KR19980075802A (en) * | 1997-04-02 | 1998-11-16 | 윤종용 | Layout of Semiconductor Devices to Prevent EMI Noise |
| JPH11168181A (en) * | 1997-09-23 | 1999-06-22 | St Microelectron Srl | Protection circuit for static discharge, transistor having circuit thereof, and semiconductor element |
| KR20000015065A (en) * | 1998-08-27 | 2000-03-15 | 윤종용 | Power terminal protection circuit of integrated circuit |
-
1999
- 1999-12-30 KR KR1019990066675A patent/KR100323452B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661440A (en) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Integrated circuit device as well as method and apparatus for data processing of integrated circuit device |
| JPH0945855A (en) * | 1995-07-28 | 1997-02-14 | Denso Corp | Semiconductor device |
| JPH09167827A (en) * | 1995-12-14 | 1997-06-24 | Tokai Rika Co Ltd | Semiconductor device |
| JPH1098112A (en) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | Semiconductor integrated circuit |
| KR19980075802A (en) * | 1997-04-02 | 1998-11-16 | 윤종용 | Layout of Semiconductor Devices to Prevent EMI Noise |
| JPH11168181A (en) * | 1997-09-23 | 1999-06-22 | St Microelectron Srl | Protection circuit for static discharge, transistor having circuit thereof, and semiconductor element |
| KR20000015065A (en) * | 1998-08-27 | 2000-03-15 | 윤종용 | Power terminal protection circuit of integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010059283A (en) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5946175A (en) | Secondary ESD/EOS protection circuit | |
| US6433985B1 (en) | ESD network with capacitor blocking element | |
| CN107768369B (en) | Cross-domain ESD protection | |
| TWI525954B (en) | Esd protection circuits and method for esd protection | |
| TWI501499B (en) | A circuit and method for cross-domain esd protection scheme | |
| US20100252911A1 (en) | Semiconductor integrated circuit device | |
| JPH0522099A (en) | Semiconductor input protecting circuit | |
| US7312966B2 (en) | Electrostatic discharge protection circuit | |
| US7408754B1 (en) | Fast trigger ESD device for protection of integrated circuits | |
| US6934136B2 (en) | ESD protection of noise decoupling capacitors | |
| US6643109B1 (en) | Fully synthesisable and highly area efficient very large scale integration (VLSI) electrostatic discharge (ESD) protection circuit | |
| KR100313154B1 (en) | Electrostatic discharge protection circuit | |
| JP3899052B2 (en) | Integrated circuit | |
| KR100323452B1 (en) | Eletromagnetic Interference prevention circuit | |
| US20070257316A1 (en) | Semiconductor device | |
| US20050127444A1 (en) | Semiconductor integrated circuit | |
| CN109509748B (en) | Electrostatic discharge protection structure | |
| KR100631957B1 (en) | Electrostatic discharge protection circuit | |
| KR100327439B1 (en) | Esd protection circuit | |
| US5994943A (en) | Data output circuits having enhanced ESD resistance and related methods | |
| CN219181190U (en) | Chip ESD protection circuit and corresponding CMOS integrated circuit and chip | |
| KR100205099B1 (en) | Data output circuit and such method of memory device | |
| KR100313152B1 (en) | Input pad of semiconductor device | |
| KR19990061127A (en) | ESD protection circuit of semiconductor device | |
| KR20000027612A (en) | Electro static discharge protecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |