KR100323276B1

KR100323276B1 - N개의유닛중하나를무작위로선택하는방법및그장치

Info

Publication number: KR100323276B1
Application number: KR1019940034997A
Authority: KR
Inventors: 게르트 빌만; 마티아스 비펜벡
Original assignee: 알카텔 엔. 브이.
Priority date: 1993-12-21
Filing date: 1994-12-19
Publication date: 2002-08-14
Also published as: AU8151494A; EP0661898A3; AU687923B2; KR950023122A; DE4343588A1; CA2137427A1; CN1074228C; TW382869B; US5519696A; CN1127973A; EP0661898A2; JPH07254908A

Abstract

본 발명은 N개의 유닛 중 하나를 무작위로 선택하는 방법 및 그 장치, N개의 유닛(OUT0-OUT7) 중 하나를 임의로 선택하는 장치를 포함하는 스위칭 소자, 다수의 스위칭 스테이지 - 이 중 적어도 하나는 N개의 유닛(OUT0-OUT7)중 하나를 임의로 선택하는 장치가 적어도 하나는 설치된 분배 스테이지임 - 를 포함하는 스위칭 네트워크 및, N개의 유닛(OUT0-OUT7)중 하나를 임의로 선택하는 장치를 적어도 하나는 포함하는 교환기에 관한 것이다.

또한, 본 발명은 무작위 분배를 구현하기 위하여, 적어도 하나의 무작위 동작으로 할당 리스트의 요소를 주기적으로 쉬프팅 및 교환하는 것을 기본개념으로 삼고 있으며, 2개의 리스트 요소를 쉬프팅하고 무작위로 교환함으로써, 각 사이클이후에 변경되는 할당 리스트의 주기적인 처리에 기초하여 진입 셀들을 여러 출력으로 분배하는 스위칭 소자를 포함한다. 본 발명은 단순한 알고리즘을 제공하고, 하드웨어 구현 시에 적합하며, 모든 가능한 순열이 발생되고, 최소 및 최대 지연의 설정이 가능하며, 다른 영역의 문제점 해결에도 사용될 수 있는 장점을 갖는다.

Description

N개의 유닛 중 하나를 무작위로 선택하는 방법 및 그 장치

스위칭 네트워크에서 일부 내부 경로는 특히 무겁게 로드(load)되는 반면 그외 다른 내부 경로들은 단지 가볍게 로드될 수 있다. 이와 같은 결과는 스위칭 네트워크의 인렛(inlet)에서의 균일하지 않은 트래픽 로드, 트래픽 특성 또는 진입 트래픽의 상관 관계에 기인한다. 이러한 효과를 제거하는 한가지 방법은 우선 진입 트래픽을 혼합한 다음 이를 스위칭 네트워크 상에서 가능한 한 균일하게 분배하는 것이다.

본 발명은과 M.A. Henrion이 공동 저술한 "Das ATM- Koppelfeld von Alcatel und seine Eigenschaften"이란 제목의 전기 통신제도 제64권 No.2/3 (1990) 제156면∼제165면에 기재된 이같은 문제점에 대한 해결책에 기초를 두고 있다.

상기 논문에는 2개 이상의 스위칭 소자로 구성된 2개 이상의 스위칭 스테이지로 이루어진 ATM 스위칭 네트워크(ATM=비동기 전송 모드)에 관해 기술되어있다. 제1 스위칭 스테이지는 분배 스테이지를 나타낸다. 이들 스테이지의 스위칭 소자는 진입 셀을 자신들의 모든 출력으로 분배한다. 후속 스테이지에서 경로 탐색이 이루어진다. 여기서 다중 경로가 가능하다. 전체 스위칭 네트워크의 경우, 스테이지의 갯수에 따른 특정 형태의 라우팅 공정을 수행하는 자체 라우팅 다중 경로 스위칭 소자가 사용된다. 그러한 스위칭 소자의 입력 포트에 도달하는 셀들은 다중링크군으로 임의적으로 분배될 수 있다.

이 같은 링크군으로의 셀의 임의 분배 방법에 대해서는 상기 논문에 기술되어 있지 않다.

트래픽을 혼합하는 또다른 스위칭 네트워크에 관해서는 J.S. Turner가 저술한 논문 "Design of a Broadcast packet Network", IEE Infocom Conf., 1986, PP. 667-675에 기술되어 있다.

스위칭 네트워크는 분배 네트워크 및 후속 라우팅 네트워크로 구성된다. 분배 네트워크의 스위칭 소자들은 2개의 입력 포트와 2개의 출력 포트를 갖는다. 이들 포트는 진입 데이터 패킷을 하나의 출력 포트에서 다른 출력 포트로 번갈아 라우팅한다. 만약 하나 또는 두개의 출력 포트가 이용될 수 없을 경우, 가능한 첫 번째 포트가 사용된다.

진입 데이터 패킷을 두개의 출력라인에 분배하는 상기와 같은 방법은 사용되는 알고리즘이 결정론적인 성격을 띄는 단점을 지닌다. 이렇게 됨으로써 새로운 상관관계가 초래되어 데이터 패킷의 분배는 트래픽 관점에서 최적인 것은 아니다.

데이터 패킷을 다수의 출력 라인으로 분배하는 문제는 다수의 유닛으로부터 하나의 유닛을 선택하는 문제이다. 이같은 문제는 예컨대 다중처리 시스템에서 프로세스를 다수의 이용 가능한 처리기로 분배하는 것과 같은 다양한 다른 기술 분야에서도 발생한다. 본 해결 방안은 또한 상기분야에 적용될 수 있다. 그러나, 본 발명을 스위칭 기술분야에 중점을 두어 기술할 것이다.

수학자들은 의사 무작위 순열(pseudorandom permutation)을 계산함으로써 이러한 문제를 해결하게 된다. 그러나, 이에 필요한 알고리즘은 상당히 복잡하기 때문에 예컨대 고속 스위칭 네트워크에 필요한 것과 같은 하드웨어의 실행에는 적합하지 않다.

본 발명의 목적은 다수의 유닛으로부터 하나의 유닛을 무작위로 선택하는 데 있다.

본 발명의 기본 개념은 순환 시프트(cyclic shifting) 및 교환(swapping)에 의해 할당 리스트를 교체하는 것으로 이들 동작 중 적어도 한 동작은 무작위성 원리에 기초하여 제어된다. 이 과정에 의해 최초 할당 리스트의 요소들에 대한 무작위 순열이 발생한다.

할당 리스트는 주기적으로 처리된다. 할당 리스트의 각 요소는 다수의 유닛중 한 유닛을 가르킨다. 이들 유닛은 예컨대, 다중 처리 시스템에서 스위칭 소자의 입력단 또는 출력단이나 이용 가능한 처리기일 수도 있다.

본 발명의 또 다른 장점은 특허 청구 범위의 종속항에서 한정된다.

본 발명은 할당 리스트의 모든 가능한 순열이 무작위로 발생하는 장점을 갖는다. 이것으로 인해 특히 트래픽 흐름에 적합한 리스트를 작성할 수 있다.

본 발명의 다른 장점으로는 예컨대, 고속 스위칭 네트워크에 필요한 하드웨어의 실행에 적합하다는 것이다.

더우기, 파라미터를 적절히 선택함으로써 연속적인 유닛 선택을 위한 최소 및 최대 지연을 고정시킬수 있다. 이것은 입력 또는 출력의 연속 사용을 위한 시간조건이 존재하는 스위칭 소자의 경우에 특히 중요하다.

첨부 도면과 관련한 두가지 실시예 및 일사용예에 대한 이하의 설명으로 부터 본 발명이 보다 명확해질 것이다.

제1 실시예에서 트래픽 혼합기(traffic mixer)의 신규한 장치의 사용 및 신규한 방법의 적용에 관해 설명하기로 한다.

상기 신규한 장치는 또한 여러가지 다른 태스크에 이용될 수 있다. 그 예로서 하나이상의 채널, 수신기, 송신기, 프로세싱 유닛, 메모리 기억장소 또는 스위칭 소자의 선택을 들 수 있다.

제1도는 스위칭 소자(SW) 및 제어기(CONTR)를 나타낸 블록도이다. 이 스위칭 소자(SW)는 제어기(CONTR)로부터 제어 신호 (CON)를 수신한다.

스위칭 소자(SW)는 8개의 출력 (OUT0∼OUT7) 및 1개의 입력(IN)을 갖는다. 이 스위칭 소자는 예컨대 데이터 패킷 또는 데이터 셀로 구성된 입력(IN)에 나타나는 트래픽 흐름을 출력(OUT0∼OUT7)으로 분배한다. 이를 위해 스위칭 소자(SW)는 소정의 시간 간격, 예컨대 하나의 데이터 셀의 지속기간 동안 출력(OUT0∼OUT7)중 하나의 출력을 선택하여 입력(IN)으로부터의 트래픽 흐름을 그 선택된 출력으로 보낸다. 이같은 선택은 제어기(CONTR)의 제어 신호 (CON)에 응답하여 이루어진다.

출력(OUT0-OUT7) 또는 입력(IN)은 데이터 패킷 또는 데이터 셀을 위한 큐일 수도 있다. 스위칭 소자(SW)는 예컨대 출력 큐중 하나를 한번에 선택하여 입력 큐로부터의 데이터 패킷 또는 셀을 이 출력 큐에 기입한다.

스위칭 소자(SW)는 1개의 입력과 8개의 출력대신 8개의 입력과 1개의 출력을 가질수도 있다. 그러면 입력에 제공되는 트래픽 흐름을 하나의 트래픽 흐름으로 통합할 수 있게 된다. 상기와 마찬가지로 다수의 입력 또는 출력이 큐일 수도 있다.

제어기(CONTR)는 선택소자(CH), 메모리 소자(MEM) 및 스크램블러(RAN)을 포함한다.

상기 선택 소자(CH)는 제어 신호(CON)을 공급하고, 클록 신호(CL)을 수신하며, 메모리 소자(MEM)와 데이터를 교환한다. 스크램블러(RAN)은 메모리 소자(MEM)과 데이터를 교환하고 선택소자(CH)로부터 데이터를 수신한다.

메모리 소자 MEM은 8개의 할당 요소(allocation element)로 된 리스트를 포함한다. 이들 각각의 할당 요소는 이 리스트에서 주어진 위치를 점유하고 출력 (OUT0∼OUT7) 중 하나를 가리킨다.

메모리 소자(MEM) 내의 리스트는 또한 8개 이상의 할당 요소를 포함할 수 있고, 2 이상의 할당 요소가 출력(OUT0∼OUT7) 중 하나를 가리킬 수도 있다. 이것은 상이한 주파수에 따라 상이한 출력이 선택될 경우 유리할 수 있다.

출력(OUT0∼OUT7)에는 코드 번호 0∼7이 할당된다. 따라서 할당 요소는 이 할당 요소가 가르키는 출력의 코드 번호로 구성된다. 또한, 이 할당 요소는 출력 (OUT0∼OUT7) 중 하나를 식별하는 다른 데이터로 구성될 수 있다.

메모리 소자(MEM)는 각각의 코드 번호에 대해 각 위치가 지정된 8개의 위치를 갖는, 예컨대 RAM(랜덤 액세스 메모리)이다.

클록 신호(CL)는 제어기(CONTR)의 내부 클록 발생기에서 발생된다. 이 클록신호에 의해 제어기(CONTR)가 새로운 출력을 선택하는 데 필요한 속도가 결정된다. 클록신호(CL)은 외부 클록 발생기에 의해 발생될 수도 있다. 이것은 특히 상기 클록 발생기가 데이터 패킷이 입력(IN)에 도달하는 데 영향을 미칠 경우에 유리하다.

선택 소자(CH)는 클록 신호(CL)에 의해 결정된 속도로 메모리 소자(MEM)로부터 할당 요소들을 판독한다. 할당 요소가 메모리 소자(MEM)에 포함된 리스트에 저장되어 있는 순서대로 할당 요소들을 할당 사이클에 주기적으로 판독한다. 선택소자(CH)가 최종 할당 요소에 도달할 경우 이 선택 소자는 이 사실을 스크램블러 (RAN)에 알린다. 그리고 나서 선택 소자가 제1 할당 요소를 다시 판독함으로써 새로운 할당 사이클이 개시된다.

선택소자(CH)는 할당 요소가 리스트에 저장되어 있는 순서와는 상이한 순서로 메모리 소자(MEM)로부터 할당 요소들을 판독할 수도 있다.

스크램블러(RAN)는 순환 시프트 동작 및 무작위 교환 동작에 의해 2개의 할당 사이클사이에 할당 요소의 위치를 변경시킨다. 각 할당 사이클의 종료는 선택소자(CH)로부터의 대응 메시지에 의해 스크램블러(RAN)에 표시된다. 선택 소자(CH)가 새로운 할당 사이클을 개시하기 전에 스크램블러(RAN)는 그 동작을 중지한다.

동시에 사용되는 2 이상의 리스트를 메모리 소자(MEM)에 저장하는 것이 가능하다. 이들 리스트는 선택소자(CH) 및 스크램블러(RAN)에 의해 교대로 처리되어 지는데 예컨대, 두개의 리스트의 경우 할당 요소는 하나의 리스트로부터 판독되고 다른 리스트에 있는 할당 요소들은 이와 동시에 스크램블된다. 이렇게 함으로써 신규한 방법을 보다 신속하게 수행할 수 있다.

할당 요소의 위치를 변경시키기 위한 스크램블러(RAN)의 정확한 과정에 관해 제2도를 참조하여 이하에 상세히 설명하기로 한다.

제2도는 시간 I, II, III에서, 메모리 소자 MEM의 리스트의 8개 위치(P1∼P8)에 포함되어 있는 코드 번호를 나타낸 것이다.

시간 I에서 위치(P1∼P8)는 각각 코드 번호 7, 5, 3, 4, 6, 0, 2, 및 1을 포함한다. 제1 단계로서 스크램블러(RAN)는 5개의 위치만큼 순환 시프트를 수행한다. 다른 개수의 위치 만큼의 순환 시프트도 가능한다. 순환 시프트 동작은 할당 요소가 메모리 소자(MEM)에 저장된 순서와는 상이한 순서로 할당 요소를 시프트할 수도 있다.

시프트 동작의 경우, 예컨대 스크램블러(RAN)에는 모듈로-8 가산기가 장착된다. 선택소자(CH)는 리스트의 제1 할당 요소의 위치를 나타내는 포인터를 유지한다. 모듈로-8 가산기에 의해 이 포인터의 값에 3이 가산되고 모듈로-8 연산이 수행된다. 그 결과치는 0∼7의 범위 내에 존재하고(올림은 삭제) 새로운 포인터 값으로서 저장된다. 두번째 가능성은 변경된 순서로 메모리 소자 MEM에 후속하여 재입력되도록 하기 위해 메모리 소자 MEM로 부터의 할당 요소가 순차적으로 들어가는 버퍼를 스크램블러에 갖추는 것이다.

시프트 동작후 시간 II에서 메모리 소자 MEM의 리스트는 코드 번호 4, 6, 0, 2, 1, 7, 5, 3을 포함한다. 제2 단계로서 스크램블러 RAN은 교환 동작을 수행한다. 즉, 스크램블러는 위치 2 및 위치 4의 코드 번호를 무작위로 상호 교환하는데, 이렇게 상호 교환되는 코드 번호의 위치는 고정되고 교환 동작의 수행 여부는 우연성에 좌우된다.

이러한 무작위적인 교환 동작에 있어서, 스크램블러(RAN)에는 무작위 순서 (random sequence) 발생기가 장착된다. 이 발생기는 예컨대 공지된 바와 같이, 다중피드백이 되는 시프트 레지스터로 구성되고, 무작위로 1 또는 0의 비트를 제공하며 교환 회로를 구동시킨다. 이 교환 회로는 1을 인가할 경우 2 코드 번호를 교환하는 순차 논리 시스템으로 구현될 수 있다. 이를 수행하기 위해 교환 회로는 제1 코드 번호의 위치에 대응하는 제1 소정 주소를 메모리 소자(MEM)를 형성하는(RAM)의 어드레스 입력에 인가하고, 코드 번호를 판독하여 일시적으로 저장한다. 제2 의 미리 정해진 어드레스에 의해 결정된 위치를 갖는 코드 번호에 대해서 동일한 과정이 반복된다. 2개의 임시 저장 코드 번호는 상호 교환되는 RAM에 기입되고, 제2 어드레스는 제1 코드 번호에 대해 RAM의 어드레스 입력에 인가되며 제2 코드 번호에 대해서는 제1 어드레스가 입력된다.

교환 동작이 발생하면 메모리 소자 MEM의 리스트는 시간 III에서 즉, 임의교환 동작 이후에 코드 번호 4, 2, 0, 6, 1, 7, 5 및 3을 포함한다.

이같은 스크램블러(RAN)의 동작 모드는 연이은 입력 선택들 사이에 경과하는 클록 신호(CL)의 클록 주기수에 대해 하한치가 고정될 수 있는 장점을 제공한다. 3클록 주기의 낮은 하한치가 여기서 얻어진다. 이 하한치는 다음과 같이 계산된다. 5 위치만큼의 순환 시프트에서 2 위치 떨어진 코드 번호의 교환을 감산한다. 이렇게 해서 3 위치의 하한치가 주어진다.

연속적인 입력 선택 사이에 경과하는 클록 주기수의 절대 상한치로서 입력수에 2를 곱한 값에서 1을 뺀 값, 즉 15가 얻어진다.

제2 실시예 경우에서도, 트래픽 혼합기의 신규한 장치의 사용 및 신규한 방법의 적용에 관해 설명하기로 한다.

트래픽 혼합기는 구성에 있어서 제1도와 동일하다. 단지 스크램블러만이 그 동작면에서 제1도의 스크램블러(RAN)과 상이할 뿐이다.

스크램블러의 동작은 제3도를 참조하여 설명하기로 한다.

제3도는 시간 I, II, III에서 메모리 소자(MEM)의 리스트의 위치(P1∼P8)에 포함된 코드 번호를 나타낸 것이다.

시간 I에서, 선택소자(CH)는 할당 사이클을 방금 완료하였고, 스크램블러는 임의의 순환 시프트 동작에 의해 메모리 소자(MEM)에서 리스트의 변경을 개시한다. 시간 II에서, 스크램블러는 무작위 시프트 동작을 완료하였고 선택 소자(CH)는 새로운 할당 사이클을 개시한다. 이같은 할당 사이클이 완료된 후 스크램블러는 무작위 교환 동작에 의해 리스트를 변경한다. 시간 III에서 무작위 교환 동작은 이미 완료되었고, 선택 소자(CH)는 또 다른 할당 사이클을 개시한다. 따라서, 순환 시프트 동작 및 교환 동작은 매 2 할당 사이클 사이에서 교대로 수행된다.

시간I에서, 리스트의 위치(P1∼P8)은 각각 코드 번호 7,5,3,4,6,0,2 및 1을 수용한다. 스크램블러는 이제 무작위적 순환 시프트 동작을 수행한다. 임의의 변수에 따라, 스크램블러는 리스트를 3, 4, 또는 5 위치만큼, 여기서는 3 위치만큼 순환적으로 시프트시킨다.

또 다른 위치수 만큼 무작위 순환 시프트 동작을 수행하는 것이 가능하다.

순환 시프트 동작 이후에 시간 III에서 리스트는 코드 번호 0, 2, 1, 7, 5, 3, 4 및 6을 포함한다. 다음 번 할당사이클 이후에 리스트는 4가지의 무작위 교환동작에 의해 변경된다.

교환될 위치는 미리 결정된다. 위치 P1/P4, P2/P3, P5/P8 및 P6/P7는 쌍 교환을 가능하게 하기 위한 쌍 위치들이다. 이들 각 쌍의 경우, 교환 동작의 수행 여부는 우연성에 좌우된다. 따라서, 예컨대, 4개의 독립된 랜덤 발생기가 필요한데, 이들 각각의 발생기는 하나의 교환 회로를 구동시킨다. 본 실시예에서 교환 동작은 위치쌍 P1/P4 및 P6/P8 인 경우에 발생한다. 따라서 리스트는 시간 III에서 코드번호 7, 2, 1, 0, 6, 3, 4, 5를 수용한다.

또 다른 위치쌍 체계에 따라 또는 또 다른 위치번호를 교환하는 것이 가능하다. 교환될 위치를 사전 결정할 필요가 없게된다. 교환될 위치의 선택은 예컨대 무작위성에 기초하여 이루어진다. 또한 위치쌍의 교환 체계 이외의 체계에 따라 여러위치들이 교환될 수도 있다.

제1 실시예의 스크램블러는 무작위 교환 동작에 따라 동작하고, 제2 실시예의 스크램블러는 무작위 시프트 동작 및 무작위 교환 동작에 따라 동작한다. 단지 무작위 시프트 동작 및 결정론적 교환 동작(deterministic swap operations)에 따라 동작하는 스크램블러도 또한 가능하다. 마지막으로, 본 발명에 따른 교환 장치의 사용예에 대한 실시예에 대해 설명하기로 한다.

데이터 패키지 또는 데이터 셀을 입력 라인에서 출력 라인군까지 분배하는데종종 스위칭 소자가 필요하다. 그러한 출력 라인군은 모든 출력라인 또는 그 출력라인군의 부분 집합을 포함할 수도 있다. 이같은 분배를 위해 본 발명에 따른 하나이상의 장치가 사용된다. 이들 장치는 여러 분야에서 사용 가능하다.

제1도를 참조하여 기술한 트래픽 혼합기와 함께 스위칭 소자의 입력에 도달하는 트래픽 흐름은 하나의 트래픽 흐름 속에 통합되어 스위칭 소자의 출력으로 분배된다.

스위칭 소자의 입력에 도달하는 트래픽 흐름들은 하나의 트래픽 흐름 속에 통합되어, 제1도를 참조하여 기술한 트래픽 혼합기로써 함께 출력으로 분배된다.

진입 트래픽 흐름의 데이터 패킷 또는 데이터 셀은 출력군으로 할당될 수도 있다. 트래픽 흐름은 둘 이상의 군으로 된 트래픽 흐름으로 통합되어 제1도를 참조하여 기술한 하나 이상의 트래픽 혼합기에 의해 스위칭 소자의 출력에 분배될 수 있다.

교환 스위칭네트워크는 2이상의 스위칭 스테이지로 구성된다. 스위칭스테이지의 제1 전반부를 스위칭 네트워크에 도달하는 트래픽을 후속 스위칭 스테이지의 입력에 걸쳐 분배하는 분배 스테이지로서 설계하는 것이 바람직하다. 이러한 분배스테이지는 제1도를 참조하여 기술한 트래픽 혼합기 또는 직렬로 연결된 2이상의 트래픽 혼합기에 의해 구현된다. 또한 전술한 바와같은 둘이상의 스위칭 소자로부터 상기한 분배 스테이지를 구성하는 것이 가능하다.

제1도는 본 발명에 따른 신규장치의 제1 및 제2 실시예에 대한 전형적인 수행도로서 트래픽 혼합기의 블록도이다.

제2도는 제1 실시예의 리스트를 변경시킨 개략도이다.

제3도는 제2 실시예의 리스트를 변경시킨 개략도이다.

<도면의 주요 부분에 대한 부호의 설명>

IN : 입력

OUT0∼OUT7 : 출력

SW : 스위칭 소자

CON : 제어 신호

ONTR : 제어기

CH : 선택 소자

MEM : 메모리

RAN : 스크램블러

Claims

N개의 유닛(OUT0∼OUT7) 중 하나를 무작위로 선택하는 방법에 있어서,

N개의 유닛(OUT0∼OUT7) 중 하나씩을 각각 가리키는 적어도 N개의 할당 요소를 포함하는 리스트를 할당 사이클 동안 주기적으로 처리하는 단계와,

순환 시프트 동작(cyclic shift operation) 및 교환 동작(swap operation)에 의해 상기 리스트를 변경하는 단계로서, 상기 2개의 동작 중 적어도 하나의 동작은 무작위성에 기초하여 제어되는 것인 단계

를 포함하고,

상기 할당 사이클, 상기 순환 시프트 동작 및 상기 교환 동작은 교대로 수행되는 것을 특징으로 하는 방법.
제1항에 있어서,

상기 순환 시프트 동작과 교환 동작은 매 2개의 할당 사이클 사이에서 수행되고, 상기 2개의 동작 중 하나의 동작은 무작위성에 기초하여 제어되는 것을 특징으로 하는 방법.
제1항에 있어서,

상기 순환 시프트 동작 및 교환 동작은 매 2개의 할당 사이클 사이에서 교대로 수행되는 것을 특징으로 하는 방법.
제1항에 있어서,

상기 순환 시프트 동작 중에, 상기 리스트의 상기 할당 요소는 M 위치만큼 순환적으로 시프트되는 것을 특징으로 하는 방법.
제1항에 있어서,

상기 교환 동작 중에, 상기 리스트의 교환될 위치들은 고정되고, 상기 교환동작의 실행 여부는 우연성에 의존하는 것을 특징으로 하는 방법.
제5항에 있어서,

상기 교환 동작은 할당 요소를 쌍으로 서로 교환하는 것임을 특징으로 하는 방법.
제1항에 있어서,

상기 순환 시프트 동작 중에, 상기 리스트의 상기 할당 요소는 무작위적인 위치 수만큼 순환적으로 시프트되는 것임을 특징으로 하는 방법.
N개의 유닛(OUT0∼OUT7) 중 하나를 무작위로 선택하는 장치에 있어서,

상기 N개의 유닛(OUT0∼OUT7) 중의 하나씩을 각각 가리키는 적어도 N개의 할당 요소를 수용하는 리스트를 포함하는 메모리 소자(MEM)와,

순환 시프트 동작과 교환 동작 - 두 동작 중 적어도 하나의 동작은 무작위성에 기초하여 제어됨 - 에 의해 메모리 소자(MEM)에 있는 할당 요소들의 위치(P1∼ P8)를 변경하도록 설계된 스크램블러(RAN)와;

상기 메모리 소자(MEM) 내의 리스트를 할당 사이클 동안 주기적으로 처리하여 현재의 할당 요소가 가리키는 각 유닛(OUT0∼OUT7)을 선택하도록 설계된 선택 소자(CH)

를 포함하는 것을 특징으로 하는 장치.
제8항에 있어서,

상기 N개의 유닛은 데이터 패킷이 수신되는 N개의 라인군인 것을 특징으로 하는 장치.
제8항에 있어서,

상기 N개의 유닛(OUT0∼OUT7)은 데이터 패킷이 분배되는 N개의 라인군인 것을 특징으로 하는 장치.
제8항에 있어서,

상기 N개의 유닛은 프로세스가 분배되는 N개의 처리기인 것을 특징으로 하는 장치.
N개의 유닛(OUT0∼OUT7) 중 하나를 무작위로 선택하는 장치를 포함하는 스위칭 소자에 있어서,

상기 N개의 유닛(OUT0∼OUT7)중의 하나씩을 각각 가리키는 적어도 N개의 할당 요소를 수용하는 리스트를 포함하는 메모리 소자(MEM)와,

순환 시프트 동작과 교환 동작 - 두 동작 중 적어도 하나의 동작은 무작위성에 기초하여 제어됨 - 에 의해 메모리 소자(MEM)에 있는 할당 요소들의 위치를 변경하도록 설계된 스크램블러(RAN)와,

상기 메모리 소자(MEM) 내의 상기 리스트를 할당 사이클 동안 주기적으로 처리하여 현재의 할당 요소가 가리키는 각 유닛(OUT0∼OUT7)을 선택하도록 설계된 선택 소자(CH)

를 포함하는 것을 특징으로 하는 스위칭 소자.
복수의 스위칭 스테이지 - 이들 스테이지 중 적어도 하나는 N개의 유닛(OUT0∼OUT7) 중 하나를 무작위로 선택하는 장치가 적어도 하나는 설치된 분배스테이지임 - 로 이루어진 스위칭 네트워크에 있어서, 상기 장치는,

상기 N개의 유닛(OUT0∼OUT7) 중의 하나씩을 각각 가리키는 적어도 N개의 할당 요소를 갖는 리스트를 포함하는 메모리 소자(MEM)와,

순환 시프트 동작과 교환 동작 - 두 동작 중 적어도 하나의 동작은 무작위성에 기초하여 제어됨 - 에 의해 메모리 소자(MEM)에 있는 할당 요소들의 위치(P1∼ P8)를 변경하도록 설계된 스크램블러(RAN)와,

상기 메모리 소자(MEM) 내의 리스트를 할당 사이클 동안 주기적으로 처리하여 현재의 할당 요소가 가리키는 각 유닛(OUT0∼OUT7)을 선택하도록 설계된 선택 소자(CH)

를 포함하는 것을 특징으로 하는 스위칭 네트워크.
N개의 유닛(OUT0∼OUT7) 중 하나를 무작위로 선택하는 장치를 적어도 하나는 포함하는 교환기에 있어서, 상기 장치는,

상기 N개의 유닛(OUT0∼OUT7) 중의 하나씩을 각각 가리키는 적어도 N개의 할당 요소를 수용하는 리스트를 포함하는 메모리 소자(MEM)와,

순환 시프트 동작과 교환 동작 - 두 동작 중 적어도 하나의 동작은 무작위성에 기초하여 제어됨 - 에 의해 메모리 소자(MEM)에 있는 할당 요소들의 위치(P1∼ P8)를 변경하도록 설계된 스크램블러(RAN)와,

상기 메모리 소자(MEM)의 리스트를 할당 사이클 동안 주기적으로 처리하여 현재 할당 요소가 가리키는 각 유닛(OUT0∼OUT7)을 선택하도록 설계된 선택소자 (CH)

를 포함하는 것을 특징으로 하는 교환기.