KR100320679B1 - 영상신호 디스크램블링 회로 - Google Patents

Abstract

개시된 영상신호 디스크램블링 회로는 등화 펄스신호의 다음에 위치하는 수평 동기신호에 복수의 동기신호가 실린 신호로 변환한 스크램블링된 영상신호에서 간단히 수평 동기신호에 복수의 동기신호가 실린 신호를 제거하여 정상적인 영상 화면을 시청 및 비디오 테이프에 녹화할 수 있다.

입력되는 스크램블링된 영상신호의 기준 레벨을 설정하는 클램프 회로; 상기 클램프 회로에서 기준 레벨이 설정된 스크램블링된 영상신호에서 동기신호를 분리하는 동기신호 분리부; 상기 동기신호 분리부의 출력신호에 따라 스위칭 제어신호를 발생하는 스위칭 제어신호 발생부; 상기 영상신호에 대한 기준레벨의 전압을 출력하는 기준레벨 출력부; 및 상기 스위칭 제어신호 발생부가 출력하는 스위칭 제어신호에 따라 상기 클램프 회로 또는 상기 기준레벨 출력부의 출력신호를 선택적으로 스위칭하여 상기 스크램블링된 영상신호의 수평 동기신호를 제거하는 절환 스위칭 소자를 구비하는 것을 특징으로 한다.

Description

영상신호 디스크램블링 회로{Discrambling circuit of video signal}

본 발명은 스크램블링된 영상신호를 디스크램블링하여 출력하는 영상신호 디스크램블링 회로에 관한 것이다.

일반적으로 텔레비전 신호는 도 1a에 도시된 바와 같이 수평 동기신호, 등화 펄스신호, 수직 동기신호, 등화 펄스신호 및 수평 동기신호가 연속적으로 연결되는 복합 동기신호에 도 1b에 도시된 바와 같이 영상신호가 실려 전송되는 것으로서 이 전송되는 텔레비전 신호를 텔레비전 수상기 등의 텔레비전 신호 출력기기에서 영상신호 및 복합 동기신호를 분리하고, 분리한 복합 동기신호의 수평 동기신호 및 수직 동기신호에 따라 수평 동기 및 수직동기를 제어하면서 화면에 영상신호를 표시하여 시청할 수 있다.

이러한 텔레비전 신호를 제 3 자가 무단으로 시청하거나 또는 비디오 테이프에 녹화하는 것을 방지하기 위하여 스크램블링시키고 있다.

영상신호의 스크램블링은 여러 가지가 알려져 있는 데, 그 일 예를 보이면, 도 2에 도시된 바와 같이 등화 펄스신호의 다음에 위치하는 수평 동기신호에 복수의 동기신호가 실린 신호로 변환하는 것이다.

이와 같이 스크램블링된 텔레비전 신호를 비디오 테이프 등에 녹화하여 재생 및 화면에 표시할 경우에 수평 동기가 흐트러져 정상적인 화면을 시청할 수 없게 된다.

즉, 상기 스크램블링된 텔레비전 신호는 하나의 필드(하나의 수직 동기 주파수)의 블랭킹 구간에 있는 하나의 수평 라인(1H)을 4개로 분할하여 동기신호를 삽입하고, 이러한 동기신호가 8 수평 라인의 구간에 실려 있으면, 전부 32개의 수평 라인으로 증가하게 된다.

이러한 수평 라인의 증가는 수직 동기신호의 주파수가 60㎐로 이루어진 NTSC 방식의 텔레비전 방송신호의 경우에 수평 주파수가 15,734㎐에서 17,654㎐로 1,920㎐가 증가하게 되므로 텔레비전 수상기에서 수평 동기 주파수를 캡쳐(capture)할 수 있는 범위를 넘어서게 된다.

즉, 통상적으로 텔레비전 수상기가 캡쳐할 수 있는 수평 동기 주파수는 1㎑를 벗어나지 않으므로 상기한 바와 같이 수평 라인이 증가된 영상신호를 정상으로 시청할 수 없게 된다.

이와 같이 스크램블링된 영상신호에서 스크램블링된 부위를 제거할 경우에 하나의 필드의 블랭킹 구간 내에 있는 하나의 수평 라인은 8개의 손실이 발생하고, NTSC 방식의 텔레비전 수상기에서는 480㎐ 정도의 수평 라인의 손실이 발생한다.

이러한 수평 라인의 손실은 텔레비전 수상기에서 수평 동기 주파수를 캡쳐할 수 있는 범위에 들게 된다.

따라서 본 발명의 목적은 등화 펄스신호의 다음에 위치하는 수평 동기신호에 복수의 동기신호가 실린 신호로 변환한 스크램블링된 영상신호에서 간단히 수평 동기신호에 복수의 동기신호가 실린 신호를 제거하여 정상적인 영상 화면을 시청 및 비디오 테이프에 녹화할 수 있도록 하는 영상신호 디스크램블링 회로를 제공하는데있다.

이러한 목적을 달성하기 위한 본 발명의 영상신호 디스크램블링 회로에 따르면, 입력되는 스크램블링된 영상신호의 기준 레벨을 설정하는 클램프 회로; 상기 클램프 회로에서 기준 레벨이 설정된 스크램블링된 영상신호에서 동기신호를 분리하는 동기신호 분리부; 상기 동기신호 분리부의 출력신호에 따라 스위칭 제어신호를 발생하는 스위칭 제어신호 발생부; 상기 영상신호에 대한 기준레벨의 전압을 출력하는 기준레벨 출력부; 및 상기 스위칭 제어신호 발생부가 출력하는 스위칭 제어신호에 따라 상기 클램프 회로 또는 상기 기준레벨 출력부의 출력신호를 선택적으로 스위칭하여 상기 스크램블링된 영상신호의 수평 동기신호를 제거하는 절환 스위칭 소자를 구비하는 것을 특징으로 한다.

그리고 상기 스위칭 제어신호 발생부는 적분기를 포함하고 있으며, 상기 적분기는 상기 동기신호 분리부에서 분리된 복합 동기신호를 반전시키는 인버터; 상기 인버터의 출력신호를 충전 및 방전시키면서 적분하는 콘덴서 및 저항; 및 상기 콘덴서의 충전 전압이 상기 인버터의 출력단자로 역류하지 못하도록 하는 다이오드를 구비하고, 수평 동기신호 주기의 시정수를 가지는 것을 특징으로 한다.

도 1a 및 도 1b는 일반적인 텔레비전 신호의 복합 동기신호 및 복합 동기신호에 영상신호가 실린 상태를 보인 파형도이고,

도 2는 텔레비전 신호가 스크램블링된 상태를 보인 파형도이며,

도 3은 본 발명의 영상신호 디스크램블링 회로를 보인 회로도이며,

도 4a 내지 도 4c는 도 3의 각 부의 파형도이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 클램프 회로 20 : 동기신호 분리부

30 : 스위칭 제어신호 발생부 31 : 적분기

32 : 파형 정형부 40 : 기준레벨 출력부

50 : 절환 스위칭 소자 INV1∼INV4 : 인버터

D1 : 다이오드 C1, C2 : 콘덴서

R1, R2 : 저항 VR : 가변 저항

이하 첨부된 도 3 내지 도 4의 도면을 참조하여 본 발명의 영상신호 디스크램블링 회로를 상세히 설명한다.

도 3은 본 발명의 영상신호 디스크램블링 회로를 보인 회로도이다.

이에 도시된 바와 같이 입력되는 스크램블링된 영상신호의 기준 레벨을 설정하는 클램프 회로(10)와, 상기 클램프 회로(10)에서 기준 레벨이 설정된 스크램블링된 영상신호에서 동기신호를 분리하는 동기신호 분리부(20)와, 상기 동기신호 분리부(20)의 출력신호에 따라 스위칭 제어신호를 발생하는 스위칭 제어신호 발생부(30)와, 상기 영상신호에 대한 기준레벨의 전압을 출력하는 기준레벨 출력부(40)와, 상기 스위칭 제어신호 발생부(30)가 출력하는 스위칭 제어신호에 따라 상기 클램프 회로(10) 또는 상기 기준레벨 출력부(40)의 출력신호를 선택적으로 스위칭하여 출력하는 절환 스위칭 소자(50)를 구비한다.

상기 스위칭 제어신호 발생부(30)는, 상기 동기신호 분리부(20)의 출력단자가 인버터(INV1) 및 다이오드(D1)를 순차적으로 통해 접지 콘덴서(C1) 및 접지 저항(R1)에 접속되어 적분기(31)가 구성되고, 이 적분기(31)의 출력단자는 인버터(INV2, INV3)를 통해 접지 콘덴서(C2)에 접속되어 그 접속점이 인버터(INV4)를 다시 통해 상기 절환 스위칭 소자(50)의 제어단자에 접속되어 파형 정형부(32)가 구성된다.

상기 기준레벨 출력부(40)는, 전원(B＋)에 저항(R2) 및 접지 가변저항(VR)이 직렬 접속되고, 이 저항(R2) 및 접지 가변저항(VR)의 접속점이 버퍼(BF3)를 통해 상기 절환 스위칭 소자(50)의 일측 고정단자(a)에 접속된다.

도 3의 도면 설명중 미설명 부호 BF1 및 BF2는 버퍼이다.

이와 같이 구성된 본 발명의 영상신호 디스크램블링 회로는 전원(B＋)이 인가된 상태에서 기준레벨 출력부(40)는 인가된 전원(B＋)을 저항(R2) 및 가변저항(VR)으로 분할하여 기준레벨 전압을 발생하고, 발생한 기준레벨 전압은 버퍼(BF3)를 통해 절환 스위칭 소자(50)의 일측 고정단자(a)에 인가된다.

그리고 입력되는 스크램블링된 영상신호는 클램프 회로(10)에서 도 4a에 도시된 바와 같이 기준 레벨이 일정하게 고정되어 출력된다.

상기 클램프 회로(10)에서 출력된 스크램블링된 영상신호는 버퍼(BF1)를 절환 스위칭 소자(50)의 타측 고정단자(b)에 인가됨과 아울러 버퍼(BF2)를 통해 동기신호 분리부(20)로 입력되므로 동기신호 분리부(20)는 입력된 영상신호에서 도 4b에 도시된 바와 같이 복합 동기신호를 분리하여 출력하게 된다.

여기서, 상기 동기신호 분리부(20)가 분리 출력하는 복합 동기신호에는 상기 스크램블링 신호가 포함되어 있다.

상기 동기신호 분리부(20)에서 분리 출력된 복합 동기신호는 스위칭 제어신호 발생부(30)의 적분기(31)의 인버터(INV1)를 통해 반전되고, 다이오드(D1)를 통한 후 접지 콘덴서(C1)에 충전되고, 접지 콘덴서(C1)의 충전 전압은 접지 저항(R1)을 통해 방전되면서 적분된다.

여기서, 다이오드(D1)는 상기 콘덴서(C1)의 충전 전압이 인버터(INV1)의 출력단자로 역류하여 방전되는 것을 방지하기 위한 것이고, 접지 콘덴서(C1) 및 접지 저항(R1)의 시정수는 수평 동기신호의 주기로 설정한다.

그러면, 정상적인 수평 동기신호의 주파수보다 약 4배정도 높은 주파수로 스크램블링되어 있는 상기 수평 동기신호는 적분기(31)를 통해 제거되어 그 구간동안 저전위를 출력하게 된다.

상기 적분기(31)의 출력신호는 파형 정형부(32)의 인버터(INV2, INV3)를 순차적으로 통해 깨끗한 구형파로 파형 정형되고, 접지 콘덴서(C2)에 의해 다시 필터링된 후 인버터(INV4)를 통해 반전되어 출력된다.

즉, 스위칭 제어신호 발생부(30)는 스크램블링되어 있는 상기 수평 동기신호의 구간동안 고전위를 출력하고, 스크램블링되어 있는 상기 수평 동기신호의 이외의 구간동안 저전위를 출력한다.

이와 같이 스위칭 제어신호 발생부(30)가 출력하는 스위칭 제어신호는 절환 스위칭 소자(50)의 제어단자에 인가되는 것으로서 절환 스위칭 소자(50)는 수평 동기신호의 구간동안 상기 스위칭 제어신호 발생부(30)가 출력하는 고전위에 의해 가동단자가 일측 고정단자(a)에 접속되어 상기 기준레벨 출력부(50)가 출력하는 기준레벨 전압을 선택 출력하고, 스크램블링되어 있는 상기 수평 동기신호 이외의 구간동안은 상기 스위칭 제어신호 발생부(30)가 출력하는 저전위에 의해 가동단자가 타측 고정단자(b)에 접속되어 상기 클램프 회로(10)에서 출력되어 버퍼(BF1)를 통과한 영상신호를 선택 출력하여 절환 스위칭 소자(50)는 도 4c에 도시된 바와 같이 스크램블링된 수평 동기신호가 제거되어 출력된다.

이상에서와 같이 본 발명에 따르면, 등화 펄스신호의 다음에 위치하는 수평 동기신호에 복수의 동기신호가 실린 신호로 스크램블링된 영상신호에서 그 스크램블링된 수평 동기신호만을 검출하여 제거하는 것으로서 회로의 구성이 매우 간단하고, 저렴하게 제조할 수 있음은 물론 정상적인 사용자가 깨끗한 영상을 시청할 수 있다.

Claims (3)

1. 입력되는 스크램블링된 영상신호의 기준 레벨을 설정하는 클램프 회로;

   상기 클램프 회로에서 기준 레벨이 설정된 스크램블링된 영상신호에서 동기신호를 분리하는 동기신호 분리부;

   상기 동기신호 분리부의 출력신호에 따라 스위칭 제어신호를 발생하는 스위칭 제어신호 발생부;

   상기 영상신호에 대한 기준레벨의 전압을 출력하는 기준레벨 출력부; 및

   상기 스위칭 제어신호 발생부가 출력하는 스위칭 제어신호에 따라 상기 클램프 회로 또는 상기 기준레벨 출력부의 출력신호를 선택적으로 스위칭하여 상기 스크램블링된 영상신호의 수평 동기신호를 제거하는 절환 스위칭 소자로 구성됨을 특징으로 하는 영상신호 디스크램블링 회로.
2. 제 1 항에 있어서, 상기 스위칭 제어신호 발생부는;

   상기 동기신호 분리부에서 분리된 복합 동기신호를 반전시키는 제1인버터;

   상기 제1인버터의 출력신호를 충전 및 방전시키면서 적분하는 제1콘덴서 및 저항; 및

   상기 제1콘덴서의 충전 전압이 상기 인버터의 출력단자로 역류하지 못하도록 하는 다이오드와,

   상기 제1콘덴서에 의해 적분된 신호를 파형정형하는 제2 및 제3 인버터와,

   상기 제3 인버터를 통해 출력된 파형정형 신호를 필터링하는 제2콘덴서와,

   상기 제2콘덴서로부터 필터링된 신호를 반전시켜 파형정형된 신호를 출력하는 제4인버터로 구성됨을 특징으로 하는 영상신호 디스크램블링 회로.
3. 제 2 항에 있어서, 상기 제1콘덴서 및 저항은;

   수평 동기신호 주기의 시정수를 가지는 것을 특징으로 하는 영상신호 디스크램블링 회로.