KR100319711B1 - 디버깅기능을갖는내장자기테스트회로 - Google Patents

디버깅기능을갖는내장자기테스트회로 Download PDF

Info

Publication number
KR100319711B1
KR100319711B1 KR1019980038530A KR19980038530A KR100319711B1 KR 100319711 B1 KR100319711 B1 KR 100319711B1 KR 1019980038530 A KR1019980038530 A KR 1019980038530A KR 19980038530 A KR19980038530 A KR 19980038530A KR 100319711 B1 KR100319711 B1 KR 100319711B1
Authority
KR
South Korea
Prior art keywords
test
data
memory block
pattern
outputs
Prior art date
Application number
KR1019980038530A
Other languages
English (en)
Other versions
KR20000020102A (ko
Inventor
김호룡
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980038530A priority Critical patent/KR100319711B1/ko
Publication of KR20000020102A publication Critical patent/KR20000020102A/ko
Application granted granted Critical
Publication of KR100319711B1 publication Critical patent/KR100319711B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Abstract

개시되는 본 발명의 디버깅 기능을 갖는 BIST 회로(built in self test circuit)는 디버깅을 위한 BIST 동작에서 MISR(Multiple Input Signature Register)로 입력되는 테스트 결과에 따른 다중 입력 중 디버깅을 위한 입력만을 선택적으로 입력받아 압축하여 출력한다. MISR로부터 출력되는 결과 값으로 오류가 발생된 부분을 추적할 수 있다. 이러한 디버깅 기능을 갖는 BIST 회로는 일반 조합로직을 갖는 반도체 장치뿐만 아니라 반도체 메모리 장치나 이 둘을 모두 갖는 반도체 장치의 경우에도 용이하게 적용된다.

Description

디버깅 기능을 갖는 내장 자기 테스트 회로{BUILT IN SELF TEST CIRCUIT WITH DEBUGGING FUNCTION}
본 발명은 반도체 집적 회로(semiconductor integrated circuit)의 테스트회로에 관한 것으로, 구체적으로는 내장 자기 테스트 회로(built in self test circuit)에 관한 것이다.
반도체 장치가 고집적화 되면서 반도체 장치에 구성되는 집적 회로의 정상적인 동작 유무를 테스트하기 위한 회로로 현재 내장 자기 테스트 회로(built in self test circuit)(이하, BIST 회로라 약칭함)가 사용되고 있다. BIST 회로는 반도체 장치에 내장되는 테스트 회로로서 반도체 장치에 탑재되어 자체적으로 테스트패턴을 생성하고, 그에 따른 테스트 결과 데이터를 압축하여 출력하는 회로이다. BIST 회로는 자체적으로 테스트 패턴을 발생하여 테스트를 수행하므로 칩(chip)의 외부에서 테스트 패턴을 입력하던 방식에서 발생되는 여러 가지 문제점을 해결하였다.
도 1에는 종래의 BIST 회로의 일 예를 보여주는 도면이 도시되어 있다.
도 1을 참조하면, 종래의 BIST 회로는 병렬 랜덤 패턴 발생기(Parallel Random Pattern Generator: PRPG)(10), 스캔 체인들(scan chains)(13, 14, 15), 다중 입력 시그내쳐 레지스터(Multiple Input Signature Register: MISR)(16)를 포함한다. 상기 PRPG(10)의 출력은 상기 스캔 체인들(13, 14, 15)의 입력에 연결된다.상기 스캔 체인들(13, 14, 15)은 각기 복수개의 스캔 셀들(13a∼13d, 14a∼14d, 15a∼15d)을 구비하고 있으며, 이들은 각각 해당 조합 로직들(combinational logic)(11, 12)의 입/출력과 연결된다. 상기 스캔 체인들(13, 14, 15)의 출력은 상기 MISR(16)의 다중 입력에 연결된다. 상기 MISR(16)은 적합한 복수개의 논리 회로들(16a, 16c, 16e, 16g)들과 쉬프트 레지스터(shift register)를 구성하는 복수개의 플립플롭들(l6b, 16d, 16f)로 구성된다.
상기 PRPG(10)는 패턴 발생 인에이블 신호(GE)가 입력되면 병렬의 랜덤한 테스트 패턴을 발생한다. 상기 발생된 테스트 패턴은 각기 해당되는 스캔체인들(13, 14, 15)을 통해 해당 조합 로직들(11, 12)로 입력된다. 테스트 패턴을 입력받은 조합 로직들(11, 12)의 동작 결과는 다시 해당되는 스캔 체인들(13, 14, 15)로 입력된다. 스캔 체인들(13, 14, 15)에 저장된 테스트 결과는 직렬로 MISR(16)로 입력되어 압축된다. 압축된 결과는 직렬 데이터(SDOUT)로 출력되며, 그결과를 판단하여 상기 조합 로직들(11, 12)의 정상 동작 유무를 판단하게 된다. 이러한 BIST는 반도체 장치의 생산 공정에서 반도체 장치의 정상적인 동작 유무를 테스트하는 일반적인 방법 중에 하나로 사용된다.
그런데, 이상과 같은 종래의 BIST 방법에서는 디버깅(debugging)을 고려하지 않은 회로 구성으로 되어 있었다. BIST에 의하면, 테스트가 종료된 후 MISR(16)로 부터 테스트 결과를 출력 받아 보기 때문에 집적회로의 어디에서 에러가 발생되었는지, 어느 시점에서 에러가 발생되었는지 등의 구체적인 에러 발생의 원인을 판단하기 어려운 문제점이 있었다. 그러므로 에러가 발생된 부분을 찾기 위해서는 별도의 디버깅 회로를 구성해야 하는 문제점이 있었다. 또한 디버깅 회로를 별도로 반도체 장치에 추가하는 경우 그에 해당되는 별도의 외부 핀을 구성해야 하는 문제점도 있었다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 디버깅이 가능한 자기 테스트(Built In Self Test) 회로를 구비하는 반도체집적 회로 장치를 제공하는데 있다.
도 1은 BIST회로의 일 예를 보여주는 도면;
도 2는 본 발명의 바람직한 실시예에 따른 디버깅 기능을 갖는 BIST 회로를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 BIST 회로를 반도체 메모리 장치에 적용한 예를 보여주는 도면; 그리고
도 4는 본 발명의 바람직한 실시예에 따른 BIST 회로를 메모리 및 조합 로직을 갖는 반도체 장치에 적용한 예를 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10: PRPG 11, 12: 조합 로직
13, 14, 15: 스캔 체인 16, 20: MISR
42: 멀티플렉서
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 메모리 장치에 내장되어 상기 반도체 메모리 장치의 메모리 블록의 자기테스트를 수행하기 위한 내장 자기 테스트(BIST) 회로가 제공되는데, 이 자기 테스트 회로는 메모리 블록의 테스트를 위한 테스트 데이터 패턴을 발생하는 패턴 발생기와; 메모리 블록의 자기 테스트를 위해 테스트 데이터 패턴을 메모리 블록으로 기입하기 위한 기입 어드레스와 메모리 블록으로부터의 데이터 독출을 위한 독출 어드레스를 발생하는 어드레스 발생기와; 메모리 블록으로부터 출력되는 데이터 출력들을 압축하되, 외부 제어 데이터에 응답하여 메모리 블록의 데이터 출력들 중 하나를 선택적으로 압축하는 것에 의해 별도의 디버깅 장치의 사용 없이 메모리 블록의 자기 테스트에 대한 자체적인 그리고 즉각적인 디버깅을 가능하게 하는 다중 입력 시그내처 레지스터(MISR)와, 자기 테스트와 관련된 전반적인 제어를 수행하는 BIST 컨트롤러를 구비한다.
본 발명의 다른 특징에 따르면, 복수개의 조합 로직 블록들과 메모리 블록을 갖는 반도체 장치에 내장되어 상기 조합 로직 블록들과 상기 메모리 블록을 테스트하기 위한 내장 자기 테스트(BIST) 회로가 제공되는데, 이 회로는 2개의 패턴 발생기들과, 복수개의 스캔 체인들과, 어드레스 발생기, 멀티플렉서, 다중 입력 시그내처 레지스터, 조합 로직 블록들과 메모리 블록의 자기 테스트와 관련된 전반적인동작의 제어를 수행하는 BIST 컨트롤러로 구성된다.
제 1 패턴 발생기는 조합 로직 블록들의 테스트를 위한 제 1 의 테스트 데이터 패턴을 발생하고, 제 2 패턴 발생기는 메모리 블록의 자기 테스트를 위한 제 2의 테스트 데이터 패턴을 발생한다. 스캔 체인들은 제 1 의 테스트 데이터 패턴을 조합 로직 블록들로 입력하고, 조합 로직 블록들이 제 1 의 테스트 데이터 패턴의 입력에 응답하여 자기 테스트를 수행하도록 한 후 조합 로직 블록들로부터 출력되는 데비터를 입력받아 저장하도록 조합 로직 블록들에 대응하여 구성된다. 어드레스 발생기는 메모리 블록의 자기 테스트를 위해 제 2 의 테스트 데이터 패턴을 메모리 블록으로 기입하기 위한 기입 어드레스와 메모리 블록으로부터의 데이터 독출을 위한 독출 어드레스를 발생한다. 멀티플렉서는 스캔 체인들로부터 출력되는 데이터와 메모리 블록으로부터 출력되는 데이터를 선택한다. 다중 입력 시그내처 레지스터(MISR)는 멀티플렉서로부터 출력되는 데이터 출력들을 압축하는데, 특히 외부 재어 데이터에 응답하여 멀티플렉서로부터의 데이터 출력들 중 하나를 선택적으로 압축하는 것에 의해 별도의 디버깅 장치의 사용 없이 조합 로직 블록들 및 메모리 블록의 자기 테스트에 대한 자체적인 그리고 즉각적인 디버깅을 가능하게 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 디버깅 기능을 갖는 BIST 회로를 보여주는 도면이다. 도 2에서 도 1에 도시된 구성 부분과 동일한 동작을 하는 구성부분은 동일한 참조 번호로 병기한다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 BIST 회로는 병렬 랜덤 패턴 발생기(Parallel Random Pattern Generator: PRPG)(10), 스캔체인들(scan chains)(13, 14, 15), 디버깅 가능한(Debuggable) 다중 입력 시그내쳐 레지스터(Multiple Input Signature Register: MISR)(20)를 포함한다. 상기 PRPG(10)의 출력은 상기 스캔 체인들(13, 14, 15)의 입력에 연결된다. 상기 스캔체인들(13, 14, 15)은 각기 복수개의 스캔 셀들(13a∼13d, 14a∼14d, 15a∼15d)을 구비하고 있으며, 이들은 각각 해당 조합 로직들(combinational logic)(11, 12)의 입/출력과 연결된다. 상기 스캔 체인들(13, 14, 15)의 출력은 상기 MISR(20)의 다중 입력에 연결된다.
상기 MISR(20)은 크게 두 부분으로 마스크부(22)와 압축부(24)로 구성된다.상기 마스크부(22)는 직렬의 마스크 데이터(mask data)(SDIN)를 저장하기 위한 쉬프트 레지스터를 구성하는 복수개의 플림플롭들(20a, 20c, 20f), 상기 플립플롭들(20a, 20c, 20f)의 출력과 상기 스캔체인들(13, 14, 15)의 출력을 입력으로 하는 복수개의 AND 게이트들(20b, 20e, 20g)로 구성된다. 그리고 상기 압축부(24)는 상기 AND 게이트들(20b, 20e, 20g)을 통해 입력되는 테스트 데이터를 압축하기 위해 쉬프트 레지스터로 구성되는 복수개의 플립플롭들(16b, 16d, 16f)과 복수개의 EOR 게이트들(exclusive OR gates)(16a, 16c, 16e, 16g)들로 구성된다. 상기 스캔 체인들(13, 14, 15)과 MISR(20)의 실질적인 회로 구성은 반도체 장치에 조합 로직의 블록 수에 따라 증가되거나 감소될 수 있다.
이상과 같은 구성을 갖는 본 발명의 실시예에 따른 BIST 회로의 동작은 크게두 가지로 구분된다. 한가지는 종래와 같은 일반적인 테스트를 위한 BIST 동작이고, 다른 한가지는 디버깅을 위한 BIST 동작이다. 일반적인 테스트를 위한 BIST 동작에서는 상기 마스크부(22)에 구성되는 플립플롭들(20a, 20c, 20f)에는 각각 데이터 '1'이 저장된다. 그러므로 각각의 AND 게이트들(20b, 20e, 20g)을 통해 상기 스캔 체인들(13, 14, 15)의 출력이 상기 압축부(24)로 입력된다. 이후의 동작은 앞서설명한 바와 같다. 이와 같은 일반적인 BIST 동작은 종래와 동일하여 테스트 시간의 증가는 없게된다.
디버깅을 위한 BIST 동작에서는 다음과 같은 방법에 의해 BIST 동작을 한다.
먼저, 디버깅을 하기 위한 조합 로직을 선택하고, 그에 대응되는 스캔 체인을 결정하여 결정된 스캔 체인의 출력만이 선택적으로 압축부(24)로 입력되도록 마스크부(22)를 설정한다. 예를 들어, 스캔 체인(14)의 출력을 선택적으로 압축부(24)로 입력되게 하려면 마스크 데이터(SDIN)를 '010'으로 입력하여 플립플롭들(20a, 20c,20f)을 '010'으로 설정한다.
그리고 PRPG(10)로 패턴 발생 인에이블 신호(GE)를 입력하면 병렬의 랜덤한 테스트 패턴이 발생된다. 상기 발생된 테스트 패턴은 각기 해당되는 스캔 체인들(13, 14, 15)을 통해 해당 조합 로직들(11, 12)로 입력된다. 테스트 패턴을 입력받은 조합 조직들(11, 12)의 동작 결과는 다시 해당되는 스캔 체인들(13, 14, 15)로 입력된다. 스캔 체인들(13, 14, 15)에 저장된 테스트 결과는 직렬로 MISR(20)로 입력된다.
상기 MISR(20)로 입력되는 테스트 데이터 중 상기 스캔 체인(14)으로부터 출력되는 테스트 데이터만이 AND 게이트(20e)를 통해 압축부(24)로 입력된다. 압축부(24)로부터 출력되는 직렬 데이터(SDOUT)의 결과를 보고 오류가 발생된 부분을 찾을 수 있다. 이를 설명하기 위해 하기 표 1에 오류가 발생된 예를 도시하였다.
[표 1]
상기 표 1에서 SEQ는 스캔 체인(14)으로부터 MISR(20)로 데이터가 입력되는 순서를 표시한 것이고, PAT는 스캔 체인(14)으로부터 직렬로 출력되는 데이터를 표시한 것이다. 그리고 '정상', '오류1', '오류2'는 각각의 상태에 따라서 압축부(24)의 플립플롭들(L2, Ll, L0)(l6b, 16d, 16f)에 저장되는 값을 표시한 것이다. PAT에서 '*'의 표시는 정상인 경우에는 '0'이 입력되는 것으로, 오류가 발생된 경우에는 '1'이 입력되는 것을 표시하는 것이다. SEQ 0은 초기 상태로 플립플롭들(16b, 16d, 16f)은 '110'으로 설정되어 있다고 가정한다. '오류1'은 SEQ 2에서 오류가 발생된 경우를, '오류2'는 SEQ 2와 4에서 각각 오류가 발생된 경우 플립플롭들(16b, 16d, 16f)에 저장되는 값들의 설정 상태를 보여준다. 상기 표 1에서와같이, 정상일 때와 오류가 발생했을 때의 값들이 다르게 되므로 이를 역으로 추적하면 스캔 체인(14)의 몇 번째 스캔 셀에 오류 데이터가 저장되었었는지 알수 있다. 그러므로 조합 로직의 어느 부분에 오류가 있는지를 알 수 있게된다.
이러한 방법으로 각각의 스캔 체인별로 디버깅을 위한 BIST를 실시하여 해당되는 조합 로직의 디버깅을 할 수 있다. 디버깅을 위한 BIST는 스캔 체인들이 많은경우 오랜 시간이 소요 될 수 있다. 이런 경우 마스크를 블록단위로 구분하여 각 블록 별로 BIST를 수행하고, 에러가 발생된 블록에 대하여 각각의 스캔 체인별로 디버깅을 위한 BIST를 실시하면 된다. 즉, 테스트하려는 조합 로직을 크게 몇 개로 구분하고, 각각에 대하여 BIST를 수행한다. 그리고 에러가 발생된 블록에 대하여 다시 몇 개의 블록으로 구분하여 각각에 대하여 BIST를 수행한다. 이러한 방법으로 BIST를 수행하면 디버깅을 위한 시간을 상당부분 절약할 수 있다.
다음은 이상과 같은 디버깅을 위한 BIST 회로를 반도체 메모리 장치와, 메모리 및 조합 회로를 동시에 갖는 반도체 장치에 대하여 적용한 예를 도 3 및 도 4를참조하여 설명한다. 도 3에는 본 발명의 바람직한 실시예에 따른 BIST 회로를 반도체 메모리 장치에 적용한 예를 보여주는 도면이 도시되어 있고, 도 4에는 메모리 및 조합 로직을 갖는 반도체 장치에 적용한 예를 보여주는 도면이다. 도 3에서 도 2에 도시된 구성과 동일한 동작을 하는 구성은 동일한 참조 번호를 병기한다. 도 4에도 도 2 및 도 3에 도시된 구성과 동일한 동작을 하는 구성은 동일한 참조 번호를 병기한다.
도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 디버깅 기능을갖는 BIST 회로가 탑재된 반도체 메모리 장치는 메모리 블록(33), 상기 메모리블록(33)의 테스트를 위한 테스트 데이터 패턴(35)을 무작위로 발생하는 병렬 랜덤 패턴 발생기(Parallel Random Pattern Generator: FRFG)(31), 상기 테스트 데이터패턴(35)이 기입될 상기 메모리 블록(33)의 어드레스(34)와 상기 메모리 블록으로부터 데이터(36)를 독출하기 위한 어드레스(34)를 발생하는 어드레스 발생기(32), 상기 메모리 블록(33)으로부터 출력되는 데이터를 선택적으로 입력하여 압축하는 디버깅 가능한(Debuggable) 다중 입력 시그내처 레지스터(Multiple Input Signature Register: MISR)(20) 그리고 BIST 회로의 전반적인 동작의 제어를 수행하는 BIST 컨트롤러(30)를 포함하여 구성된다. 상기 PRPG(31)는 일정한 데이터 패턴을 발생하는 병렬 패턴 발생기(Parallel Pattern Generator: PPG)를 사용할 수도 있다.
상기 MISR(20)은 도 2에 도시된 바와 같은 구성으로 된다. 그러므로 메모리 블록(33)의 테스트를 위한 BIST 동작에서 앞서 설명한 바와 같은 방법으로 디버깅을 할 수 있다.
도 4에 도시된 바와 같이, 적어도 하나 이상의 조합 로직들(11, 12)과 메모리 블록(33)을 갖는 반도체 장치의 경우에도 본 발명의 BIST 회로를 적용할 수 있다. 상기 조합 로직(11, 12)의 테스트를 위한 제 1 의 테스트 데이터 패턴(19)을 발생하는 제 1 의 병렬 랜덤 패턴 발생기(Parallel Random Pattern Generator: PRPG)(10), 상기 제 1 의 테스트 데이터 패턴을 상기 조합 로직들(11, 12)로 입력하고, 상기 조합 로직들(11, 12)이 상기 제 1 의 테스트 데이터 패턴의 입력에 응답하여 동작 후 출력하는 데이터를 입력받아 저장하도록 상기 조합 로직에 대응하여 구성되는 적어도 하나 이상의 스캔 체인들(scan chains)(13, 14, 15), 상기 메모리 블록(33)의 테스트를 위한 제 2 의 테스트 데이터 패턴(35)을 발생하는 제 2 의 병렬 랜덤 패턴 발생기(Parallel Random Pattern Generator: PRPG)(31), 상기 제 2 의 테스트 데이터 패턴이 기입될 상기 메모리 블록(33)의 어드레스와 상기 메모리블록(33)으로부터 데이터를 독출하기 위한 어드레스(34)를 발생하는 어드레스 발생기(32)와, 상기 스캔 체인들(13, 14, 15)로부터 출력되는 데이터(43)와 상기 메모리 블록(33)으로부터 출력되는 데이터(36)를 입력하여 선택적으로 출력하는 멀티플렉서(42), 상기 멀티플렉서(42)로부터 출력되는 데이터(44)를 선택적으로 입력하여 압축하는 디버깅 가능한 다중 입력 시그내처 레지스터(20) 그리고 상기 내장자기 테스트 회로의 전반적인 동작의 제어를 수행하는 BIST 컨트롤러(30)를 포함하여 구성된다. 상기 PRPG(31)는 일정한 데이터 패턴을 발생하는 병렬 패턴 발생기(Parallel Pattern Generator : PPG)로 대체될 수도 있다.
조합 로직 관련 회로(40)와 메모리 관련 회로(41)로의 부분적인 BIST 동작은 앞서 설명한 바와 같다. 그리고 스캔 체인들(13, 14, 15)과 메모리 블록(33)으로부터 각각 출력되는 BIST 결과 데이터(43, 36)는 멀티플렉서(42)로 입력되고, 이들은 선택적으로 MISR(20)로 입력된다. 상기 MISR(20)은 도 2에 도시된 바와 같은 구성으로 된다. 그러므로 조합 로직들(11, 13)과 RAM(33)의 BIST 동작을 각각 독립적으로 할 수 있다. 그리고 디버깅을 위한 BIST 동작은 앞서 설명한 바와 같은 방법으로 할 수 있다.
이상과 같은 본 발명에 의하면, 반도체 집적 회로의 디버깅을 위한 별도의 회로를 반도체 장치에 구비할 필요가 없으며, 그에 따라 디버깅 회로를 위한 많은 수의 외부 핀을 구비할 필요가 없다. 또한 회로 구성이 매우 간단하여 반도체 장치의 사이즈를 종래 보다 작게 할 수 있다. 그리고 일반 조합 로직을 갖는 반도체 장치뿐만 아니라 반도체 메모리 장치나 이 둘을 모두 갖는 SOC(System-On-Chip)과 같은 반도체 장치의 경우에도 용이하게 적용이 가능하다.

Claims (10)

  1. 반도체 메모리 장치에 내장되어 상기 반도체 메모리 장치에 메모리 블록의 자기 테스트를 수행하기 위한 내장 자기 테스트(BIST) 회로에 있어서:
    상기 메모리 블록의 테스트를 위한 테스트 데이터 패턴을 발생하는 패턴 발생기와;
    상기 메모리 블록의 상기 자기 테스트를 위해 상기 테스트 데이터 패턴을 상기 메모리 블록으로 기입하기 위한 기입 어드레스와 상기 메모리 블록으로부터의 데이터 독출을 위한 독출 어드레스를 발생하는 어드레스 발생기와;
    상기 메모리 블록으로부터 출력되는 데이터 출력들을 압축하되, 외부 제어 데이터에 응답하여 상기 메모리 블록의 상기 데이터 출력들 중 하나를 선택적으로 압축하는 것에 의해 별도의 디버깅 장치의 사용 없이 상기 메모리 블록의 상기 자기테스트에 대한 자체적인 그리고 즉각적인 디버킹을 가능하게 하는 다중 입력 시그내처 레지스터(MISR)와;
    상기 자기 테스트와 관련된 전반적인 제어를 수행하는 BIST 컨트롤러를 포함하는 것을 특징으로 하는 내장 자기 테스트 회로.
  2. 제 1 항에 있어서,
    상기 다중 입력 시그내처 레지스터는
    상기 메모리 블록의 상기 데이터 출력들 중 하나를 선택적으로 입력하기 위한 제 1 의 수단과;
    상기 수단을 통해 입력되는 상기 선택된 하나의 데이터 출력을 압축하여 저장하는 제 2 의 수단을 포함하는 것을 특징으로 하는 내장 자기 테스트 회로.
  3. 제 2 항에 있어서,
    상기 제 1 의 수단은
    외부로부터 제공되는 마스크 데이터를 저장하는 복수개의 플립플롭들과;
    상기 플립플롭들에 각각 대응하고, 상기 플립플롭들의 출력들과 상기 메모리 블록의 상기 데이터 출력들을 각각 논리연산하는 복수개의 논리 회로들을 포함하여,
    상기 마스크 데이터의 설정 상태에 따라서 상기 메모리 블록의 데이터 출력들이 선택적으로 마스킹 되는 것을 특징으로 하는 내장 자기 테스트 회로.
  4. 제 3 항에 있어서,
    상기 논리 회로들은 AND 게이트들로 구성되는 것을 특징으로 하는 내장 자기테스트 회로.
  5. 제 1 항에 있어서,
    상기 패턴 발생기는
    랜덤한 테스트 패턴을 발생하는 병렬 랜덤 패턴 발생기(PRPG) 및 일정한 테스트 패턴을 발생하는 병렬 패턴 발생기(PPG) 중 어느 하나로 구성되는 것을 특징으로 하는 내장 자기 테스트 회로.
  6. 복수개의 조합 로직 블록들과 메모리 블록을 갖는 반도체 장치에 내장되어 상기 조합 로직 블록들과 상기 메모리 블록을 테스트하기 위한 내장 자기테스트(BIST) 회로에 있어서:
    상기 조합 로직 블록들의 테스트를 위한 제 1 의 테스트 데이터 패턴을 발생하는 제 1 패턴 발생기와,
    상기 제 1 의 테스트 데이터 패턴을 상기 조합 로직 블록들로 입력하고, 상기 조합 로직 블록들이 상기 제 1 의 테스트 데이터 패턴의 입력에 응답하여 자기 테스트를 수행하도록 한 후 상기 조합 로직 블록들로부터 출력되는 데이터를 입력받아 저장하도록 상기 조합 로직 블록들에 대응하여 구성되는 복수개의 스캔 체인들과;
    상기 메모리 블록의 자기 테스트를 위한 제 2 의 테스트 데이터 패턴을 발생하는 제 2 패턴 발생기와,
    상기 메모리 블록의 상기 자기 테스트를 위해 상기 제 2 의 테스트 데이터 패턴을 상기 메모리 블록으로 기입하기 위한 기입 어드레스와 상기 메모리 블록으로부터의 데이터 독출을 위한 독출 어드레스를 발생하는 어드레스 발생기와;
    상기 스캔 체인들로부터 출력되는 데이터와 상기 메모리 블록으로부터 출력되는 데이터를 입력하여 선택적으로 출력하는 멀티플렉서와;
    상기 멀티플렉서로부터 출력되는 데이터 출력들을 압축하되, 외부 제어 데이터에 응답하여 상기 멀티플렉서로부터의 상기 데이터 출력들 중 하나를 선택적으로 압축하는 것에 의해 별도의 디버깅 장치의 사용 없이 상기 조합 로직 블록들 및 상기 메모리 블록의 상기 자기 테스트에 대한 자체적인 그리고 즉각적인 디버깅을 가능하게 하는 다중 입력 시그내처 레지스터(MISR)와,
    상기 자기 테스트와 관련된 전반적인 동작의 제어를 수행하는 BIST 컨트롤러를 포함하는 것을 특징으로 하는 내장 자기 테스트 회로.
  7. 제 6 항에 있어서,
    상기 다중 입력 시그내처 레지스터는
    상기 멀티플렉서의 출력들 중 하나를 선택적으로 입력하기 위한 제 1 의 수단과;
    상기 수단을 통해 입력되는 상기 선택된 하나의 출력을 압축하여 저장하는 제 2 의 수단을 포함하는 것을 특징으로 하는 내장 자기 테스트 회로.
  8. 제 7 항에 있어서,
    상기 제 1 의 수단은
    외부로부터 제공된 마스크 데이터를 저자하는 복수개의 플립플롭들과;
    상기 플립플롭들에 각각 대응하고, 상기 플립플롭들의 출력들과 상기 멀티플렉서의 출력들을 각각 논리연산하는 복수개의 논리 회로들을 포함하여,
    상기 마스크 데이터의 설정 상태에 따라서 상기 멀티플렉서의 출력들이 선택적으로 마스킹 되는 것을 특징으로 하는 내장 자기 테스트 회로.
  9. 제 8 항에 있어서,
    상기 논리 회로들은 AND 게이트들로 구성되는 것을 특징으로 하는 내장 자기테스트 회로.
  10. 제 6 항에 있어서,
    상기 제 1 및 제 2 패턴 발생기들 각각은
    랜덤한 테스트 패턴을 발생하는 병렬 랜덤 패턴 발생기(PRPG) 및 일정한 테스트 패턴을 발생하는 병렬 패턴 발생기(PPG) 중 어느 하나로 구성되는 것을 특징으로 하는 내장 자기 테스트 회로.
KR1019980038530A 1998-09-17 1998-09-17 디버깅기능을갖는내장자기테스트회로 KR100319711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038530A KR100319711B1 (ko) 1998-09-17 1998-09-17 디버깅기능을갖는내장자기테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038530A KR100319711B1 (ko) 1998-09-17 1998-09-17 디버깅기능을갖는내장자기테스트회로

Publications (2)

Publication Number Publication Date
KR20000020102A KR20000020102A (ko) 2000-04-15
KR100319711B1 true KR100319711B1 (ko) 2002-04-22

Family

ID=19550999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038530A KR100319711B1 (ko) 1998-09-17 1998-09-17 디버깅기능을갖는내장자기테스트회로

Country Status (1)

Country Link
KR (1) KR100319711B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578169B1 (en) * 2000-04-08 2003-06-10 Advantest Corp. Data failure memory compaction for semiconductor test system
KR100425046B1 (ko) * 2001-06-01 2004-03-30 송동섭 멀티보드 멀티드롭 시스템에서의 경계주사 자체테스트 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
테스팅 및 테스팅을 고려한 설계-홍성제외 4인 저-/ 홍릉과학출판사 간(1998.03.20 *

Also Published As

Publication number Publication date
KR20000020102A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
JP4047584B2 (ja) テスト応答を選択的に圧縮する方法及び装置
JP5059837B2 (ja) スキャンベースの集積回路でスキャンパターンをブロードキャストする方法および装置
US6668347B1 (en) Built-in self-testing for embedded memory
US6701476B2 (en) Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
US6353905B1 (en) Semiconductor integrated circuit and recording medium
US6553530B1 (en) Integrated circuit devices that include self-test apparatus for testing a plurality of functional blocks and methods of testing same
US7058871B2 (en) Circuit with expected data memory coupled to serial input lead
US20050240848A1 (en) Masking circuit and method of masking corrupted bits
JPH0756760B2 (ja) メモリ自己検査システム及び方法
KR19980028174A (ko) 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로
JP3645578B2 (ja) スマート・メモリの組込み自己検査のための装置と方法
US9689924B2 (en) Circuit for testing integrated circuits
US7036060B2 (en) Semiconductor integrated circuit and its analyzing method
JPH06130134A (ja) 論理回路及びこの論理回路を備えたテスト容易化回路
Cheng et al. Compactor independent direct diagnosis
US4912395A (en) Testable LSI device incorporating latch/shift registers and method of testing the same
US5905737A (en) Test circuit
JP3403814B2 (ja) 自己試験機能組込み型回路
US6795944B2 (en) Testing regularly structured logic circuits in integrated circuit devices
KR100527229B1 (ko) 반도체 집적 회로 장치
US7134058B2 (en) Memory circuit scan arrangement
KR100319711B1 (ko) 디버깅기능을갖는내장자기테스트회로
JPH06201801A (ja) Ｂｉｓｔ回路に用いるための改良されたデータ分析器および分析方法
JP4863547B2 (ja) Ｂｉｓｔ回路内蔵半導体集積回路装置
JPH0333668A (ja) テスト容易化回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee