KR100319363B1 - 디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치 - Google Patents

디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치 Download PDF

Info

Publication number
KR100319363B1
KR100319363B1 KR1019997008967A KR19997008967A KR100319363B1 KR 100319363 B1 KR100319363 B1 KR 100319363B1 KR 1019997008967 A KR1019997008967 A KR 1019997008967A KR 19997008967 A KR19997008967 A KR 19997008967A KR 100319363 B1 KR100319363 B1 KR 100319363B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
circuit
grayscale
display
Prior art date
Application number
KR1019997008967A
Other languages
English (en)
Other versions
KR20010005891A (ko
Inventor
앤더슨에드워드씨.
올름데이빗이.
셔머혼제리디.
Original Assignee
일렉트로-플라스마, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일렉트로-플라스마, 아이엔씨. filed Critical 일렉트로-플라스마, 아이엔씨.
Publication of KR20010005891A publication Critical patent/KR20010005891A/ko
Application granted granted Critical
Publication of KR100319363B1 publication Critical patent/KR100319363B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

본 발명은 그레이스케일 값을 디스플레이 하는 시간 및 공간 변조방법을 이용하는 디지털 디스플레이상의 시각적 효과를 개선하기 위한 것이다. 그레이스케일 성능을 제공하는데 분배 라인 기술이 도입된다. 그레이스케일 디스플레이는 8라인 어드레스로된 가중 그리드 픽셀을 여자함으로써 조명된다. 제 1 그리드 라인은 그 픽셀에 대한 그레이스케일 값의 제 1 선택 비트에 의거 픽셀을 조명하며, 상기 제 2 그리드 라인 픽셀은 그 픽셀에 대한 그레이스케일 값의 제 2 선택 비트에 의거 조명되며, 제 3 그리드 라인 픽셀은 그 픽셀에 대한 그레이스케일 값의 제 3 선택 비트에 의거 조명되며 등등해서 8 그리드 라인의 모든 픽셀이 선택된다. 그후 제 2 어드레스 주기 동안 제 2 세트의 그리드 라인이 액세스되고, 제 3 어드레스 주기 동안 제 3 세트의 그리드 라인이 액세스되고, 등등해서 모든 그리드 세트가 액세스된다. N 개의 그리드 세트가 있는데, N은 프레임 시간당 할당된 타임 슬롯의 수이다. 각 픽셀의 시각적 그레이스케일 휘도는 그리드 세트와 그 세트에 할당된 타임 슬롯을 선택함으로써 정해진다. 상기의 비트 선택, 그리드 세트 할당 및 타임 슬롯은 그레이스케일 값이 시공간적으로 분산되어 시각적 방해 및 다른 아티팩트가 방지되도록 선택된다.

Description

디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치{METHOD AND APPARATUS FOR MINIMIZING FALSE IMAGE ARTIFACT IN A DIGITALLY CONTROLLED DISPLAY MONITOR}
그레이스케일 쉐이딩(shading)은 제어 입력단에서 휘도 제어 전압을 아날로그 디스플레이 전압으로 바꿈으로서 CRT와 같은 아날로그 디스플레이 스크린상에서 생성될 수 있다. 아날로그 디스플레이는 이러한 각 픽셀의 휘도를 변조하여 그레이스케일 레벨을 생성하도록 상기 가변전압을 이용한다. 하지만 이러한 그레이스케일 쉐이딩 기술은 그 자체로는 다중화 LCD, LED 디스플레이, EL 디스플레이, 전계 방사 디스플레이(FED) 또는 플라즈마 디스플레이와 같은 디지털 명령의 디스플레이를 구축하지 못하였다. 상기 디스플레이 방식에 있어서 각각의 픽셀(방사, 전송 그리고 반사 타입의 분산 광원 영역)은 두 개의 휘도 레벨, 즉 ON 또는 OFF(백과 흑)중 하나로 전환하도록 통제된다. 이러한 디스플레이는 통상 아날로그 제어를 결여하고 있기 때문에 임의의 픽셀을 흑과 백 사이의 중간 휘도레벨(그레이스케일)을 띄게 하기 위한 전력 라인과 독립적인 제어 수단을 갖고 있지 않다.
다중화 디스플레이는 통상 각 픽셀 영역에 두 개의 전극을 가져서 하나의 픽셀 영역에 주소를 할당하고, 에너지를 공급하여 완전히 밝게된 (lit:백) 픽셀 모양을 생성하거나 완전히 어두워진(darkened:흑)픽셀 모양을 생성한다. 휘도레벨을 제어하는 아날로그 수단은 대다수의 디지털 디스플레이에서 활용할 수 없으며, 시청자가 그레이스케일 쉐이딩을 인식할 수 있도록 다른 디지털 기술이 제안되어 있다.
그 기술 중 하나는 소위 '펄스 폭 변조' 기술이며, 여기에서는 픽셀을 여기하는 펄스의 폭이 그레이스케일 효과를 나타내도록 넓은 값과 좁은 값사이에서 변조된다.
펄스 폭 변조 기술을 이용한 디스플레이 휘도의 등급을 매기는 여러 가지 방법이 있는데, 미국특허 제 4,006,298호, K. Takikawa 의 일본 문헌 'AC 플라즈마 패널의 TV 디스플레이' 일본 특개소 51-32051 또는 특개평 2-291597호를 들 수 있으며, 디스플레이될 화상의 단일 프레임 주기가 시간에 따라 다중 서브프레임(G1,G2,G3 등)으로 분할되며, 서브 프레임 각각은 셀의 시각적 휘도가 가중되도록 그 셀을 라이팅하는 특정 시간폭을 가진다. 이 방법이 도 1에 도시되는데, 단일 수평 라인상의 픽셀이 선택적으로 기록되고, 소정 시간폭에 걸쳐 조명되며, 다음 수평 라인상의 픽셀이 상기 시간폭에 걸쳐 기록 및 디스플레이되고 등등해서 모든 수평 라인이 기록 및 디스플레이 된다. 시각적 디스플레이 등급은 프레임마다 픽셀이 조명되는 시간폭에 비례하므로 서브프레임에 다른 시간폭이 할당되어 선택적으로 동작되는 서브프레임에 있어서, 디스플레이 시간의 누적으로 디스플레이 등급이 결정된다.
이 방법에 있어서의 문제는 제 2 서브프레임은 모든 수평 라인이 기록되어 각 수평 라인에 대한 아이들 주기를 생성할 수 있도록 제 1 서브프레임이 완료될 때까지 대기하여야한다는 점이다.
이러한 아이들 시간은 완전 백(100% 등급 레벨)픽셀 사용을 배제하는 추가의 오프 타임을 도입함으로써 상기 등급 기술의 효력을 약하게 한다. 이러한 아이들 시간을 최소로 하기 위하여 전력소비의 증가를 가져오며 통상 작은 동작 마진을 가지는 고주파 기록 및 구동 회로가 필요하게 된다.
두 번째 방법의 펄스폭 변조는 미국특허 제 4,559,535호 및 5,541,618호에 개시되어 있는데, 여기서는 디스플레이 될 화상의 단일 프레임 주기가 다수의 서브프레임(G1,G2,G3 등)으로 분할되며, 서브 프레임 각각을 한 셀의 휘도가 가중되도록 그 셀을 조명하기 위한 특정의 시간폭을 가진다. 이러한 방법이 도 2에 도시되는데, 디스플레이의 모든 픽셀은 하나의 어드레스 펄스로 기록된 다음 그 서브프레임의 그레이스케일 값에 의거 픽셀이 선택적으로 소거된다. 조명된 픽셀은 특정 시간폭 동안 디스플레이 되고 다음의 서브프레임을 활성화하기 이전에 소거된다. 이러한 방법은 전술한 아이들 시간을 없애며, 모든 픽셀이 디스플레이 되기 이전에 그 픽셀을 '프라이밍(priming)하는 추가의 장점을 가지는데, 이것이 펄스 폭 변조 기술에서 중요하다. 따라서 눈으로 볼 수 있는 생성된 시간 기울기가 없으므로 이미지 변화시 생기는 시간 효과가 없어진다.
제 3의 방법은 미국특허 제 3,937,878호에 기술된 정연한 디더(dither) 배치인데, 그레이스케일 레벨이 픽셀의 분포로서 디스플레이되며, 그 픽셀의 공간 밀도는 상기 분포가 디스플레이의 특정위치로부터 발산하는 빛의 량을 나타내도록 배치된다. 이러한 기술은 본 분야에 공지된 히스테리시스 방법을 입사신호에 적용함으로서 개선되었는데 상기 신호에 중요한 변화가 일어나는 경우에만 상기 위치에 대한 분포(그레이스케일)가 변화된다. 이러한 기술은 아날로그 신호를 디지털화함으로서 생기는 그레이스케일 값의 작은 변화를 방지할 수 있다. 그레이스케일 값을 디스플레이하는 다른 공간 분포 방법이 미국특허 제 5,185,002호에 기재되어 있다.
전술한 모든 디지털 기술이 가지는 문제는 플리커링(깜박거림), 표면 스트리밍(surface streaming), 라인 크롤(line crawl), 컨투어링(contouring) 및/또는 컬러 변화 아티팩트가 발생하는 것이다. 전술한 Takikawa의 상기 문헌은 1977년도에 이미 이들의 장애와 원인(불완전하지만)을 기술하고 있다. 요컨데, 상기의 아티팩트들은 우선적으로 움직임과 패턴을 검출하는 사람의 눈의 능력에서 연유된다. 이러한 관점의 이해는 눈의 물리화학 및 구조 그리고 뇌에 연결된 시신경 경로에서 찾을 수 있는데 물리학에 대한 Feynman의 강의 1권 35-1과 2쪽에 기술되어 있다. 흥미로운 것은 사람 눈의 망막에 있어서 빛에 감각적인 각각의 셀이 파이버에 의해 시신경에 연결되어 있지 않으며, 서로 연결되어 있는 많은 다른 셀에 연결되어 있다는 점이다. 몇 종류의 셀이 있는데, 시신경 쪽으로 정보를 전달하는 셀, 주로 '수평으로'연결된 셀이 그것이다. 중요한 것은 광 신호는 그것이 뇌에 도달하기 전에 이미 '생각(think about)'된다는 점이다. 즉, 다시 말하여 각종의 셀로부터의 정보는 바로 뇌로 가지않고 현장별로 가지만 망막에서는 임의 량의 정보가 몇 개의 시각 수용기관으로부터의 정보를 결합함으로써 이미 소화된다. 따라서 눈 자체에서 약간의 뇌기능의 현상이 일어나는 것을 알 수 있다. 그러므로 눈은 패턴 및 움직임뿐만 아니라 예쁜 장면까지 감지한다.
디스플레이 시스템의 시간/공간 관계가 이러한 정신시각(psychovisual) 현상과 연계된다. 눈 및 뇌는 예기치 않은 패턴 또는 움직임부분을 가짐으로써 디지털 이미지의 임의의 펄싱 패턴을 감지하게된다. 물론 상기 아티팩트는 필름 무비 및 기본적으로 시간적으로 디지털화된 TV CRT 시스템에서도 어느정도 흔히 있을 수 있다. TV의 플릭커는 동영상을 갖는 명확한 비월 분리를 가진다. 가정의 필름 무비는 플릭커 및 지터의 좋은 예이며, 웨곤의 휠은 좋은 영화 극장에서도 결점을 나타낸다. 이러한 '폴스 이미지 아티팩트'는 시 공간적으로 디지털화되는 디스플레이 이미지에서 보다 심각하게된다. 이러한 경우, 윤곽선 스트리밍, 폴스 컬러, 폴스 움직임 그리고 플리커가 감지된다.
상기의 디지털 이미지 아티팩트는 디스플레이 산업에 공지되 있으며, 이것을 줄이거나 최소화시키기 위한 여러방법이 연구되고 있다. 그러한 기술은 미국특허 제 5,430,458호에서와 같이 '레벨링' 펄스를 추가하는 것을 들수 있으며, 예를 들어 문헌, 1997년 SID 심포지움 다이제스트지 19.1의 T. Hirose 등의 42 인치 사선 컬러 플라즈마 디스플레이의 성능 특징에 기재되어 있다. 다른 기술로 움직임을 검출하기 위한 이미지 전처리 그리고 임의의 경우에 있어서, 눈에 보다 즐거움을 주는 이미지를 구축하기 위해 프레임을 제거하는 것이 있다. 예를 들어 미국특허 제 4,602,273호는 특히 라인 크롤 아티팩트를 방지하는 이미지 필터를 채용한 디스플레이를 개시하고 있다.
본 발명은 텔레비전 및 컴퓨터 터미널에 공통으로 이용되는 CRT를 포함하여 디지털 제어 디스플레이 시스템의 폴스 이미지 아티팩트(false image artifact)를 최소화하는 방법 및 장치에 관한 것이다. 보다 구체적으로는 2진 휘도 상태의 픽셀을 가지는 디지털 디스플레이에서 폴스 이미지 아티팩트를 최소화하기 위한 방법 및 장치에 관한 것이다. 본 발명은 여러 평판 디스플레이 기술에 대해 바람직한 모드로 그리고 일부에 대해서는 고유의 모드로 될 수 있다. 그레이스케일의 인식은 예기치 않은 이미지 아티팩트를 나타나게하는 시간 또는 공간에서의 디지털 변조 그리고 양자 모두에서의 디지털 변조로만 인식되어야한다.
도 1은 디지털 디스플레이 패널의 각 라인을 구동하기 위한 종래 기술의 프레임구조를 개략적으로 나타낸 도면이며,
도 2는 디지털 디스플레이 패널의 각 라인을 구동하기 위한 서브프레임 어드레싱 구조를 나타낸 도면이며,
도 3은 본 발명의 분포 라인 어드레싱 구조를 도시한 도면이며,
도 4는 순차적으로 구성된 라인 패턴을 이용한 분포 라인 어드레싱 기술의 방법을 나타내는 도면이며,
도 5는 랜덤하게 구성된 라인 패턴을 이용한 분포 라인 어드레싱 기술의 방법을 나타낸 도면이며,
도 6 a,b,c는 디스플레이의 업데이트로 인한 움직임 인식을 변화시키도록 시공간적으로 하나의 패턴을 분배할 수 있는 3 비트의 리스트 어드레스를 이용하는 매핑을 하는 것을 보여주는 도면이며,
도 7은 양호한 파형을 생성하는데 이용되는 장치의 블록도이며,
도 8은 X 구동 시스템의 블록도이며,
도 9는 Y 구동 시스템의 블록도이며,
도 10은 Z 구동 시스템의 블록도이며,
도 11은 X 구동 시스템의 개략도이며,
도 12은 Y 구동 시스템의 개략도이며,
도 13은 Z 구동 시스템의 개략도이며,
도 14는 MOG PDP에 대한 양호한 파형을 나타내는 도면이며,
도 15는 MOG PDP의 기하도형적 배열을 도시한 도면이다.
본 발명의 목적은 디지털 디스플레이 상의 고도의 휘도 등급,또는 그레이 스케일을 생성하는 장치 및 방법을 제공하는데 있으며, 본 발명의 다른 목적은 디지털화로인한 폴스 이미지 아티팩트의 인식을 최소화하는 방식으로 시공간적으로 그레이스케일 변조를 분배하는데 있다.
본 발명의 방법 및 디지털 디스플레이 구동회로에 따르면 한 라인을 디스플레이하기 위한 프레임주기와 동일한 값을 가지는 각 라인 주기가 복수의 서브주기로 나누어진다. 각각의 서브주기는 각 서브주기에 주어진 가중치에 따라 다르게 결정된다. 상기 라인에 대한 그레이스케일 휘도는 상기 라인상의 각 픽셀에 대한 화상 데이터내에 지정된 휘도 레벨로 결정된 각 서브주기에 대한 조명의 누적으로 결정된다.
서브주기 분포는 각 라인마다 유사하며, 각각의 라인은 그 라인의 서브주기 분포에 대해 시간적인 오프셋으로 할당된다. 상기 오프셋은 프레임 시간을 N 부분으로 나눔으로써 분배되는데 여기서 N은 디스플레이의 라인수이다. 임의 소정 라인에 대한 오프셋은 랜덤 방식으로 순차적으로 부여된다. 각각의 오프셋 시간동안 8라인의 그리드는 그들 라인상의 픽셀에 대한 가중치에 의거 그 라인들에 대한 다른 서브주기 값을 디스플레이 하도록 변형된다. 각 그리드에 대한 라인의 할당은 상기 서브주기 할당을 공간적으로 분배하는 반면 서브주기는 시간적으로 그레이스케일 값을 분배한다. 이러한 신규의 할당은 시공간적으로 펄싱을 확산하여 '랜덤' 그리고 '분산'으로 나타나며, 다르게 생성되며, 아티팩트로서 인식되는 모든 '폴스'패턴을 실질적으로 제거한다.
본 발명의 특징 기타 목적 그리고 장점은 이하의 첨부도면을 참조로한 상세한 설명으로부터 명확해질 것이다.
도면을 참조하여 설명함에 있어서, 명확성을 기하기 위해 몇몇의 상세한 구성은 제시되지 않는데 이는 그러한 상세한 구성이 종래의 구성이며, 본 분야의 당업자에게 잘 알려진 구성이기 때문이다. 도면을 보면 유사의 참조번호는 유사의 요소를 나타내며, 도 3은 본 발명의 일 실시예의 라인 시간(line-time) 분배 구조를 개략적으로 도시하는데, 각 라인(10)은 픽셀(12) 열을 구성하며, 상기 픽셀은 통상 각 픽셀 위치에서 3개의 컬러 서브픽셀을 구성한다. 상기 픽셀의 열 라인은 수직으로 배치되어 매트릭스를 이룬다. 픽셀(12)의 각각의 열 라인은 동시에 어드레스될 수 있다. 각 서브픽셀은 동시에 어드레스 될 수 있으며, 각각의 서브픽셀은 그레이스케일 값으로 표시되는 그와 관련된 8비트 값을 가진다. 이러한 디스플레이는 알고리즘적으로 컬러 블라인드(color blind)로서 어드레싱 구조는 그 의도하는 컬러와는 무관하게 모든 픽셀에 있어 동일하다. 따라서 컬러는 특정의 디스플레이 특징에 따라 줄무늬 또는 매트릭스상으로 배열된다.
수평 디스플레이 라인은 디지털 디스플레이상의 정보에 대한 이미지 프레임을 디스플레이 하는데 필요한 시간과 같은 시주기로 할당된다. 이러한 라인 시주기는 G1,G2,G3,G4,G5,G6,G7 및 G8의 복수의 8 서브프레임으로 분할된다. 각각의 서브주기 G1-G8는 그 주기동안 디스플레이 될 그레이스케일 비트의 2진 가중치에 의해 결정된 다른 시간 길이를 갖는다. 어드레싱은 한 서브주기의 시작에서만 일어나며, 그 서브주기는 이전 서브주기의 끝과 일치한다. 바람직하게 이 서브주기는 도시된 그 2진 가중치로서 시간적으로 순차적으로 분배되지 않으며, 혼합 순서로 분배된다. 상기 라인 상의 각각의 픽셀에 대한 시각적 휘도는 8 서브주기 G1-G8 각각에 대한 지연 시간의 누적이된다. 따라서 256 그레이 레벨은 8 서브주기 G1-G8중 하나 이상을 선택적으로 동작시킴으로써 각 픽셀에 결정된 8비트로 구성된다.
각각의 수평 라인은 동일의 2진 가중 패턴을 가지는 서브주기로 할당된다. 그러나 서브주기 G1의 지연시간은 디스플레이의 수평 라인의 수로 나누어진 프레임 시간과 동일한 시간 만큼 이전 라인에 대한 서브주기 G1으로 오프셋된다. 그러므로 모든 라인은 그들 각각의 G1 서브주기에 대한 고유한 시작시간을 가진다. 또한 각 서브주기의 시작에서 디스플레이의 어딘가에 어드레스 이벤트가 일어나야 함을 알 수 있다.
도 3은 오프셋 시간 M이 8 서브주기의 시작 즉 라인 N은 G1, 라인 N-2는 G2,라인 N-5는 G4,라인 N-10은 G8,라인 N-19는 G16,라인 N-36은 G32,라인 N-69는 G64 그리고 라인 N-134는 G128을 나타내는 것을 도시한다. 따라서 각각의 오프셋 시간에 있어서, 8 수평 라인을 이루는 그리드는 서브주기 G1 등에 대한 픽셀을 디스플레이하는 제 1그리드 라인을 가지는 새로운 서브주기에 대한 픽셀을 조명하도록 픽셀 업데이트를 해야한다.
도 4는 업데이트를 위해 라인이 선택되는 방법을 도시한다. 이 경우 예를 들어 디스플레이는 도 4에 리스트된 256 수평 라인으로 구성된다. 제 1 오프셋 시간동안 라인 액세스 0에서 라인 액세스 7로 나타낸 한 세트의 8 그리드 라인은 어드레스 가능한 라인 0 내지 255로 나타낸 모든 활용 라인의 리스트로부터 어드레스되는 디스플레이를 선택한다. 이후 상기 그리드 라인 세트는 오프셋 시간동안 어느 디스플레리 라인이 업데이트되는지를 결정하기 위한 어드레스가능한 라인 리스트(Addressable Line List)의 한 위치로 이동된다. 상기 그리드 라인 세트는 상기 리스트내의 각각의 위치로 그리드 라인 세트가 액세스되기 까지 각 오프셋 시간동안 한 위치로 이동된다. 한 그리드 라인이 상기 리스트의 맨 아래에 이르렀을 때 그 그리드 라인은 다음의 증분 이후에 리스트의 맨 위로 이동한다. 오프셋 시주기는 리스트내의 라인수로 나누어진 프레임 시간이므로, 상기 어드레스가능 라인 리스트의 각각의 위치를 액세스하는데 필요한 시간은 각각의 디스플레이 라인이 8회 액세스되는 한 프레임 시간과 동일하다.
도 4에 개시된 그린 라인은 어드레스가능 라인 리스트의 위치수만큼 분리(이격)되며, 그 분리는 그레이스케일 값에 대한 2진 가중치의 베이스를 결정한다. 256라인 이상의 디스플레이에 있어서, 그리드 라인 이격은 인수(Ld/256)만큼 증가되며, 여기서 Ld는 디스플레이의 라인수이다. 그리드 라인 이격은 시간 종속이 방지될 수 있게 그레이스케일 가중치의 발생순서를 효과적으로 변화시키도록 가변될 수 있다.
도 4에 도시된 방법은 순차적인 기반에 의한 라인 오프셋 할당의 장점을 가진다. 이러한 할당 타입은 인접 라인의 그레이스케일 휘도가 소량이지만 한 프레임 주기내의 펄스 타이밍의 큰 이동을 갖는 변화가 있는 경우에 효과를 나타낸다. 예를 들어 눈-뇌 셀구조는 움직임에 따라 이것을 쉽게 인식할 수 있다. 디지털 '펄스 변조'기술로서 관찰되는 이미지 아티팩트가 있다.
의사 랜덤으로 인식되는 또는 분산되는 정렬 분포내의 어드레스가능 라인 리스트의 라인위치 할당은 이러한 이미지 아티팩트를 경감시킨다. 이 경우 각각의 컬러 서브픽셀에서 발생하는 시간 변조 디지털 펄스는 시공간에 걸쳐서 합성의 '랜덤'발생을 갖는 것으로 나타나며, 움직임은 눈-뇌 신경 구조에 의해 검출되지 않는다. 도 5는 '랜덤하게'할당된 라인 리스트를 나타내는데, 이 리스트에서 R(N)은 리스트 위치 N에 대한 랜덤 라인수이다. 이러한 어드레스가능 라인 리스트의 의사 랜덤 위치의 디스플레이 라인 할당은 '펄스 폭 변조' 디스플레이 횟수의 공간 분산을 일으켜 시각적 영향을 방지한다.
도 6은 공간적으로 분배되지 않는 경우 하나의 패턴이 시간적으로 어떻게 이동하는지를 도시한다. 도 6a에 있어서, 두 개의 패턴이 도시되는데, 하나는 대부분 온 셀(on cell)이며 다른 하나는 오프 셀(off cell)로서, 순차적으로 업데이트된 경우 공간적으로 이동하며 눈은 사선 바를 추종할 수 있다. 도 6b에 있어서 3개의 공간 비트를 바꿈으로서 공간상에서 패턴들을 '혼합'한다. 도 6c에 있어서, 혼합은 보다 복잡하여 리버싱(reversing)과 연관되어 배타적 오아를 이용한다. 이런 식으로 눈이 따를 패턴이 없도록 배치된다.
이러한 기술은 시간에 걸쳐서 이미지 자체의 디지털화에 의해 발생된 것을 제외하고 대부분의 이미지 아티팩트를 제거한다. 이는 비트 경계에서의 그레이스케일 값이 프레임으로부터 프레임으로의 두 개의 디지털 값간의 발진을 일으키는 경우에 생기는데, 상기 디지털값이 이동 패턴을 그린다.이러한 최종의 문제는 프레임에서 프레임으로의 픽셀×픽셀 기반의 단일 히스테리시스에 의해 제거될 수 있다. 이에 의해 단일 시퀀스발생기 또는 룩업테이블로서 이용되는 그리고 시공간적으로 랜덤하게 인식된 패턴에서 그레이스케일을 분배하는 한 세트의 그리드 라인을 사용함으로써 필요한 어드레스가능 라인을 생성하는 신규의 그리고 단일의 방법이 구현된다. 도 14는 도 15에 도시된 바의 MOG구조 플라즈마 디스플레이를 구동하는 필요물과 부합하는 바람직한 실시예의 파형을 나타낸다. 앞 즉 상단 기판(6)은 그 내부면상에 표면상에 인가된 광방사층(10)을 가지는 유전물질(9)로 덮혀진 Y와 Z 지속전극인 디스플레이 전극(7,7)을 가진다. 상기 앞 기판은 얇은 장벽(4)으로 분리된 좁은홈의 표면상에 휘도영역(5)을 포함하는 뒤 기판(6)에 빌봉된다.상기 영역(5)상에는 형광물질이 용착되며,이 물질은 상기 좁은 홈의 내부면을 덮는 전극(2)과 일치한다.각각의 인접 휘도영역은 반복의 패턴으로 예를 들어 R,G,B의 다른 형광색을 포함하고 있다.하나의 이미지 요소는 상기 3색에 해당하는 적어도 3 개의휘도영역(5)으로 형성된다. 도 14에 있어서, L은 선택 셀로부터의 광출력을 나타내며, X는 상기 선택셀의 어드레스전극에 인가된 파형이며,Y는 상기 선택셀의 Y디스플레이전극에 인가된 전압이며,Z는 상기 선택셀의 Z전극에 인가된 Z전압이다. Y 및 Z는 동일진폭을 가지며, 반대극성을 가진다. 로우레벨 3으로의 Y천이, 하이레벨 1로의 Z천이시 진폭 Va의 셀에 전압이 인가되며, 이에 의해 이전의 온셀이 방전되어 광 출력 펄스(12)를 생성한다. 다음단계에서 하이레벨 1로의 Y 천이, 로우레벨로의 Z천이로 진폭 Va의셀에 부전압이 인가되며,온셀이 다시 방전하여 광 출력을 생성한다. 상기 셀의 이전의 상태가 오프인 경우 Y 및 Z의 천이는 오프셀을 방전하게 할만큼 충분히 크지않아서 상기 셀은 오프상태로 유지된다.
기록 어드레싱이 도 14에 도시되는데, Y디스플레이 전극에 부펄스(5)를 인가하고, Z디스플레이 전극에 정펄스(7)를 인가한다. 펄스(5)의 높이가 Vw1이고 펄스(7)의 높이가 Vw2 인 경우 어드레스 셀에 걸리는 전압이 Va+Vw1+Vw2이며, 이 전압은 두 개의 디스플레이 전극사이의 방전을 유도하도록 Vfmax1+Vfmax2 이상으로 되어야한다. 이러한 펄스의 인가에 의해 Y와 Z전극에 의해 형성된 라인 상의 셀이 방전하여 충분한 진폭의 앞 기판상의 장벽 전하를 수집하여 (도14에 6으로 표시된) Y와 Z 전극의 다음 천이시 상기 셀이 다시 방전하여 온된다. 이러한 식으로 Y와 Z전극으로 형성된 수평 라인상의 모든 셀이 기록된다.
어드레스 수평 라인상의 모든 셀이 온 상태를 유지해야하는 것은 아니다. 따라서 오프되어야할 셀을 선택적으로 소거하는 것이 필요하다.이는 Y 디스플레이 전극에 소거펄스(8)를 그리고 어드레스 전극X에 소거펄스(9)를 인가하함으로써 행해진다. Y펄스(8)의 높이가 Vw1인 경우 Y 전극에 대한 기록 및 소거 펄스 높이 모두를 생성하는데 공통 전원이 이용될 수 있어서 디스플레이용의 전원의 단순화가 실현된다. 그러면 값 Ve1의 어드레스 펄스높이(9)는 Vw1 + Ve1이 턴오프되는 선택셀을 위해 Y전극과 어드레스 전극 X사이의 방전을 이루도록 Vfmax1이상이 되게 선택되어야한다. 소거펄스의 인가로서 Y 및 Z전극에 동일한 극성의 장벽 전하가 생기며, 장벽 전압이 방정식(a)를 만족하지 않는 레벨로 감소되며, 상기 셀은 꺼진다.
그레이스케일의 분배 라인 어드레싱 방법을 이루기 위해서 8 수평 라인이 도 14에 도시된 동일 펄스(5,7)를 이용하여 동일시간에 기록된다. 8 분리 소거 펄스가 상기 8 라인에 순차적으로 인가된다. 각각의 소거 펄스는 상기 8 어드레스 라인 상의 원치 않는 셀을 끄도록 이용된다. 이것이 도 14에 도시되는데, 여기서 수평 라인 L1,L2,....L8는 펄스(5,7)로 기록된 모든 셀을 가지며, 제 1 소거 펄스는 L1라인상의 원치 않는 셀을 선택적으로 소거하고 제 2펄스는 L2 상의 원치않는 셀을 선택적으로 소거하며, 제 3 펄스는 L3 상의 원치 않는 셀을 선택적으로 소거하고 등등해서 모든 8라인이 오프상태의 원치 않는 셀을 갖게된다.
도 7은 MOG구조를 구동하는데 필요시되는 파형 및 데이터를 생성하도록 이용되는 시스템의 블록도를 나타내는데, 시스템으로의 입력은 수평/수직 동기신호,디스플레이의 각 픽셀에 있어서 레드 그린 및 블루정보에 대한 데이터 그리고 새로운 픽셀 정보를 나타내는 클럭을 식별하는 제어신호이다. 픽셀 데이터는 2 진 형태로 변환되어 나중의 검색을 위해 프레임 메모리에 기억된다. 타이밍 제어 유니트는 동기신호와 동기되며, 파형 발생기를 제어한다. 상기 파형 발생기는 Y와 Z구동회로에 수평 어드레스정보를 보내고, Y 와 Z 파형 생성에 이용되는 신호를 생성한다. 수평 라인은 8개의 그룹으로 기록되며, 파형제어 유니트가 어느 수평 라인이 선택된 세트를 이루는지를 선택한다. 선택 그룹이 임의 기록된 다음 상기 라인이 선택적으로 소거된다.
데이터 변환 블록은 소거될 선택 수평 라인에 의거 프레임 버퍼로부터의 정보를 선택하며, 8 비트의 그레이스케일 값에서 어느 비트가 소거 패턴을 선택하는데 이용되어야할 지를 선택한다. 따라서 상기 데이터 변환 블록은 그레이스케일 정보가 플라즈마 스크린 상에서 적절히 디스플레이될 수 있도록 프레임 버퍼를 제어한다.
도 8은 어드레스 전극(X) 구동회로에 대한 상세 블록도이며, 펄스 발생기는 상기 구동회로에 인가하는 3 레벨중 하나를 선택한다. Vxw 레벨은 선택 전극에 대한 소거 펄스의 펄스 높이를 생성하는데 이용되며, 비선택 전극에 대해서는 접지 레벨이 이용되며, 정상의 지속 시간동안 소거 펄스가 발생되지 않는 경우 Vxm 레벨이 이용된다. 어드레스 전극의 캐패시턴스를 구동하고 또한 그 구동이 어드레스 펄스 전압 Vxw 와 Vxm 레벨에 이용되는 경우의 효율을 증가시키는데 에너지 회수 회로가 이용된다. X 구동회로로의 데이터는 도 7에 도시된 데이터 변환 블록에 의해 결정된다.
도 9는 Y 디스플레이 전극 구동 회로에 대한 상세 블록도이다. Y 지속 블록은 도 14에 도시된 지속 파형(2)을 생성한다. 파형의 타이밍 제어가 도 7의 파형 제어 블록에 의해 결정된다. Y 지속 블록은 지속 전압 Va와 두 개의 중간 레벨Vym1과 Vym2 중 하나를 선택한다. Vym2 는 소거 펄스가 인가된 레벨이며, 어드레스 전극의 캐패시턴스를 구동하고 또한 그 구동이 지속 전압 Va 와 Vym 레벨에 이용되는 경우의 효율을 증가시키는데 에너지 회수 회로가 이용된다. 소거 및 기록 어드레스 펄스가 Y 펄스 제어 블록에 의해 생성된다. 동일의 펄스 높이가 소거 및 기록 펄스에 이용된다. Y 구동회로는 상기 파형 제어 블록으로부터의 Y 데이터에 의거 기록 및 소거를 위한 라인을 선택한다. 데이터는 디스플레이의 수평 라인 각각에 소거 및 기록 펄스를 인가 또는 비인가 하는데 이용된다.
도 10은 Z 디스플레이 전극 구동회로에 대한 상세 블록도이며, Z지속 블록은 도 14에 도시된 파형(6)을 생성한다. 도 7의 파형 제어 블록은 상기 파형의 타이밍을 제어한다. 상기 Z 지속 블록은 지속 전압 Va와 두 개의 중간 레벨 Vzm1과 Vzm2 중 하나를 선택한다. 어드레스 전극의 캐패시턴스를 구동하고 또한 그 구동이 지속 전압 Va 와 Vim 레벨에 이용되는 경우의 효율을 증가시키는데 에너지 회수 회로가 이용된다. 기록 어드레스 펄스는 Z 펄스 제어 블록에 의해 생성된다. Z 구동회로는 상기 파형 제어 블록으로부터의 Z 데이터에 의거 기록을 위한 라인을 선택한다. 상기 데이터는 디스플레이의 수평 라인 각각에 기록 펄스를 인가 또는 비인가 하는데 이용된다. 상기 Z 와 Y의 블록도는 밀접하게 관련되므로 Z 와 Y 전극에 동일의 회로가 이용된다. 이로서 설계, 조립 및 회로 비용에서의 비용절감을 얻게된다.
도 11은 어드레스 (X)전극에 대한 필요한 파형을 생성하기 위한 종래의 회로를 개략 도시하는데, 스위치 SW1, SW2 및 SW3는 구동회로에 인가되는 전압을 제어한다. 상기 구동회로 내측의 두 개의 스위치는 인가 전압(상단 스위치가 온이고 하단 스위치가 오프시) 또는 공통 레벨 접지(하단 스위치가 온이고 상단 스위치가 오프시)를 선택한다. 상기 구동 스위치는 도 7의 데이터 변환 블록에 의해 구동회로로 로드된 데이터 비트에 의해 제어된다. 도 11의 SW1은 폐쇄되며, SW2 및 SW3은 어드레스 전극이 전압 Vax로 펄싱될 때마다 개방되며, SW2는 폐쇄되고 SW1 및 SW3는 지속 활동이 있는 경우에만 개방되며, X는 중간 전압 Vxm으로 유지된다. SW3은 폐쇄되고 SW1 및 SW2는 어드레스 전극이 접지 레벨이 있는 경우 개방되는데, 이는 어드레스 소거펄스사이에서 생긴다. 스위치 SW4와 SW5에 의해 에너지 회수가 실행된다. 스위치 SW4는 인가 전압이 접지에서 Vxa로 또는 그 역으로 천이되는 경우 폐쇄된다. Vxa에서 접지로의 천이시 캐패시터는 인덕터 L1을 통해서 충전된다. 접지에서 Vxa로의 천이시 캐패시터는 인덕터 L1을 통해 방전된다. 따라서 캐패시터 평균 전압은 1/2Vxa가된다. Vxm 레벨에 대한 에너지 회수는 SW5에 의해 이루어진다. SW5는 인가 전압이 접지에서 Vxm로 또는 그 역으로 천이되는 경우 폐쇄된다. Vxm에서 접지로의 천이시 캐패시터는 인덕터 L1을 통해서 충전된다. 접지에서 Vxm로의 천이시 캐패시터는 인덕터 L1을 통해 방전된다. 따라서 캐패시터 평균 전압은 1/2Vxm가 된다.소정의 시간에 폐쇄되는 하나의 스위치만을 가지는 것이 중요하다. SW4와 SW5는 천이를 위해 이용되며, SW1,SW2 와 SW3은 그 대응 레벨에서 전압을 클램프하는데 이용된다.
도 12는 Y 디스플레이 전극에 대한 필요 파형을 생성하는 통상의 회로를 도시하는데, 스위치 SW1, SW2 및 SW3는 Y 구동회로에 인가되는 전압을 제어한다. 상기 구동회로 내측의 두 개의 스위치는 인가 전압(상단 스위치가 온이고 하단 스위치가 오프시) 또는 공통 레벨 접지(하단 스위치가 온이고 상단 스위치가 오프시)를 선택한다. 상기 구동 스위치는 도 7의 파형 제어 블록에 의해 구동회로로 로드된 데이터 비트에 의해 제어된다. 도 12의 SW1은 폐쇄되며, SW2 ,SW3 및 SW4는 디스플레이 전극이 전압 Vya로 펄싱될 때마다 개방되며, SW2는 폐쇄되고 SW1,SW3 및 SW4는 지속 파형이 중간 전압 Vyml로 유지되는 경우 개방된다. SW3은 폐쇄되고 SW1,SW2 및 SW4는 디스플레이 전극이 제 2 중간 레벨 Vym2로 유지되는 경우 개방된다.이는 어드레스 소거펄스동안에 생긴다. SW4는 폐쇄되고, SW1, SW2, 및 SW3 은 디스플레이 전극이 접지레벨에 있는 경우 개방된다. 스위치 SW5 및 SW6가 에너지 회수를 실행한다. 스위치 SW5는 인가 전압이 Vyml에서 Vya로 또는 그 역으로 천이되는 경우 폐쇄된다. Vya에서 Vyml로의 천이시 캐패시터는 인덕터 L1을 통해서 충전된다. Vyml에서 Vya로의 천이시 캐패시터는 인덕터 L1을 통해 방전된다. 따라서 캐패시터 평균 전압은 1/2(Vya + Vyml)가 된다. Vym2 레벨에 대한 에너지 회수는 SW6에 의해 이루어진다. SW6은 인가 전압이 접지에서 Vym2로 또는 그 역으로 천이되는 경우 폐쇄된다. Vxm에서 접지로의 천이시 캐패시터는 인덕터 L1을 통해서 충전된다. 접지에서 Vxm로의 천이시 캐패시터는 인덕터 L1을 통해 방전된다. 따라서 캐패시터 평균 전압은 1/2Vxm2가 된다. 소정의 시간에 폐쇄되는 하나의 스위치만을 가지는 것이 중요하다. SW4와 SW5는 천이를 위해 이용되며, SW1,SW2 와 SW3은 그 대응 레벨에서 전압을 클램프하는데 이용된다.
도 13은 Z 디스플레이 전극에 대한 필요 파형을 생성하는 통상의 회로를 도시하는데, 스위치 SW1, SW2 및 SW3는 Z 구동회로에 인가되는 전압을 제어한다. 상기 구동회로 내측의 두 개의 스위치는 인가 전압(상단 스위치가 온이고 하단 스위치가 오프시) 또는 공통 레벨 접지(하단 스위치가 온이고 상단 스위치가 오프시)를 선택한다. 상기 구동 스위치는 도 7의 파형 제어 블록에 의해 구동회로로 로드된 데이터 비트에 의해 제어된다. 도 13의 SW1은 폐쇄되며, SW2 ,SW3 및 SW4은 디스플레이 전극이 전압 Vza로 펄싱될 때마다 개방되며, SW2는 폐쇄되고 SW1,SW3 및 SW4는 지속 파형이 중간 전압 Vzml로 유지되는 경우 개방된다. SW3은 폐쇄되고 SW1,SW2 및 SW4는 디스플레이 전극이 제 2 중간 레벨 Vzm2로 유지되는 경우 개방된다.이는 어드레스 소거펄스동안에 생긴다. SW4는 폐쇄되고, SW1, SW2, 및 SW3 은 디스플레이 전극이 접지레벨에 있는 경우 개방된다. 스위치 SW5 및 SW6가 에너지 회수를 실행한다. Z 디스플레이 전극에 대한 에너지 회수는 Y 디스플레이 전극에 대해 상술한 바와 유사하다. 소정의 시간에 폐쇄되는 하나의 스위치만을 가지는 것이 중요하다. SW4와 SW5는 천이를 위해 이용되며, SW1,SW2 와 SW3은 그 대응 레벨에서 전압을 클램프하는데 이용된다.
본 명세서에 거론된 특허 및 문헌은 그 전체가 참조로 된다.
지금까지의 실시예는 당업자에 의해 이하의 부속청구범위의 영역 및 사상을 일탈치 않는 범위내에서 여러 가지로 수정 및 변형 실시될 수 있다.
본 발명은 음극선관/액정 디스플레이에 적용 실시될 수 있다.

Claims (20)

  1. N열과 X행의 픽셀을 가지는 디스플레이 시스템에서 픽셀당 P 비트 그레이스케일 깊이를 가지는 Y ×X 사이즈의 이미지 프레임에 대한 인식된 그레이스케일을 생성하는 방법으로서, 상기 픽셀이 시간적으로 임의의 순간에 있어서 오프 또는 온되며, 선택 열을 따르는 모든 픽셀이 병렬로 업데이트될 수 있으며, 그레이스케일로서 인식된 온/오프상태의 시간, 공간 분포의 고유한 인터리브를 생성하는 인식된 그레이스케일 생성방법에 있어서:
    제 1 사이클에서 1부터 N까지 순차적으로 배치된 모든 열에 대한 논리 리스트 또는 알고리즘 연산으로부터 서브그룹 또는 적어도 P 멤버를 포함하는 그리드를 선택하는 단계를 포함하는데, 상기 멤버 또는 각 서브그룹의 멤버의 합은 논리적 위치간격에서 대수적으로 관련되지만 시간적으로 순서를 정하는 그레이스케일 비트수에 따라 의사 랜덤 분포로 배치되어, 상기 의사 랜덤 분포에서의 그레이스케일 비트위치에 대응하는 그레이스케일 비트값의 매핑으로부터 생기는 2진 정보를 갖는 상기 서브 그룹을 상기 이미지의 일반적인 매핑에서의 픽셀로 업데이트하게되는데, 상기 일반적인 매핑은 1 대 1 대응되며, X차원에서 물리적으로 순차적인 1 대 1 대응되며, 분산 분포에 있어서, 공간에서의 순서를 정하는 Y 차원에서 물리적으로 순차적이지 않으며;
    광 방사가 업데이트 프로세스에서 고유하지 않은 경우 모든 업데이트된 그리고 전에 업데이트된 픽셀 온/오프 값에 따라 광을 방사 또는 방사하지 않는 단계;
    제 2사이클에서 순차적으로 배치된 모든 열의 논리 리스트에서 상기 멤버 각각을 포함하는 연속의 서브그룹을 선택하는 단계를 포함하는데, 상기 각 서브그룸의 멤버는 상기 제 1 의사 랜덤 분포로 관련 및 위치되며, 전에 선택된 서브그룹의 순차적 네이버 멤버이며, 상기 서브그룹은 상기 이미지의 일반적인 매핑에서의 픽셀에 대하서 상기 의사 랜덤 분포 내의 그레이스케일 비트위치에 대응하는 그레이스케일 비트값의 매핑으로부터 발생된 2진 정보로 업데이트되며, 상기 일반적인 매핑은 1 대 1 대응되며, X차원에서 물리적으로 순차적으로 1 대 1 대응되며, 분산 분포에 있어서, 공간에서의 순서를 정하는 Y 차원에서 물리적으로 순차적이지 않으며;
    모든 Y 열이 선택되기까지 사이클을 지속해서 프레임을 완성하도록 광 방사가 업데이트 프로세스에서 고유하지 않은 경우 모든 업데이트된 그리고 전에 업데이트된 픽셀 온/오프 값에 따라 광을 방사 또는 방사하지 않는 단계; 및
    새로운 이미지 정보를 포함하는 후속의 프레임에 대한 즉시 지속적으로 상기 사이클을 반복하는 단계를 포함하는 것을 특징으로 하는 그레이스케일 생성방법.
  2. 제 1항에 있어서, 상기 대수관계는 2 진수 인 것을 특징으로 하는 그레이스케일 생성방법.
  3. 제 2항에 있어서, 그레이스케일 비트수는 8비트 인 것을 특징으로 하는 그레이스케일 생성방법.
  4. 제 3항에 있어서, Y 열의 최소수는 256인 것을 특징으로 하는 그레이스케일생성방법.
  5. 제 1항에 있어서, 상기 의사 랜덤 분포는 시간적으로 중간 사이클에서 최상위 비트를 가지는 것을 특징으로 하는 그레이스케일 생성방법.
  6. 제 5항에 있어서, 그레이스케일 비트수는 5이며, 제 1 의사 랜덤 분포가 비트 위치 2번째, 3번째, 4번째(최상위 비트), 0번째(최하위 비트) 그리고 1번째에 따른 경우 분산 분포는 네이버, 1/2 프레임 네이버,1/4 프레임 네이버, 3/4 프레임 네이버이며 Y/N 그룹들이 소모되기까지 지속되는 것을 특징으로 하는 그레이스케일 생성방법.
  7. 제 1항에 있어서, 그레이스케일 비트 수는 8비트이며, 제 1 의사 랜덤 분포는 비트 위치 0번째(최하위 비트), 2번째, 4번째, 6번째,7(최상위 비트)번째, 5번째, 3번째 그리고 1번째에 따르는 것을 특징으로 하는 그레이스케일 생성방법.
  8. 제 1항에 있어서, 그레이스케일 비트 수는 8비트이며, 제 1 의사 랜덤 분포는 비트 위치 3번째, 0번째(최하위 비트), 7번째(최상위 비트)의 절반, 5번째, 6번째, 4번째, 7번째(최상위 비트)의 절반, 2번째 그리고 1번째에 따르는 것을 특징으로 하는 그레이스케일 생성방법.
  9. 제 1항에 있어서, 상기 분산 분포는 상기 리스트 어드레스의 제 1의 세 개의 2진 비트로부터 결정되는 것을 특징으로 하는 그레이스케일 생성방법.
  10. 제 9항에 있어서, 상기 매핑은 상기 리스트 어드레스의 제 1의 3 비트의 순서를 역으로 함으로써 구현되는 것을 특징으로 하는 그레이스케일 생성방법.
  11. 제 9항에 있어서, 상기 매핑은 상기 리스트 어드레스의 제 1의 3 비트의 순서를 역으로 하고 상기 매핑 함수에 대한 두 번째의 값을 얻도록 제 2 및 제 3의 배타적 오아의 논리동작을 실행함으로써 구현되는 것을 특징으로 하는 그레이스케일 생성방법.
  12. 제 1항에 있어서, 상기 X픽셀은 컬러 그레이스케일 이미지가 인식되도록 레드, 그린 및 블루 방사기 또는 반사기의 3조로 되는 것을 특징으로 하는 그레이스케일 생성방법.
  13. 제 1항에 있어서, 상기 디스플레이는 쌍으로 된 상부 기판 전극 배열, 상기 전극에 나란한 마이크로채널을 가지며 상기 상부 기판 전극을 덮는 절연막 그리고 전자 방사면을 가지는 상부 투명 기판; 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가져서 가스 충전 캐비티를 이루는 하부 기판; 상기 좁은 홈과 나란하며, 그에 대응하는 금속으로 이루어진 하부 기판 전극; 및 상기 좁은 홈 내에 용착되며, 상기 하부 기판 전극에 덮혀지며, 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 하부 전극을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저를 구비하는 AC 플라즈마 디스플레이 인 것을 특징으로 하는 그레이스케일 생성방법.
  14. 제 1항에 있어서, 상기 디스플레이는 쌍으로 된 상부 기판 전극 배열, 상기 전극에 나란한 마이크로채널을 갖는 상기 상부 기판 전극을 덮는 절연막 그리고 전자 방사면을 가지는 상부 투명 기판; 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가지는 하부 기판; 금속으로 이루어지며, 하부 및 측벽을 가지는 상기 각각의 좁은 홈내에 용착되는 하부 기판 전극; 및 상기 하부 기판 전극상에 용착되며, 그 전극 각각과 일치하게되어 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 좁은 홈을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저를 구비하는 AC 플라즈마 디스플레이 인 것을 특징으로 하는 그레이스케일 생성방법.
  15. 제 1항에 있어서, 상기 디스플레이는 쌍으로 된 상부 기판 전극 배열, 상기 상부 기판 전극을 덮는 전자 방사 절연 막을 가지는 상부 투명 전극; 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가지는 하부 기판; 금속으로 이루어지며, 하부 및 측벽을 가지는 상기 각각의 좁은홈내에 용착되는 하부 기판 전극; 및 상기 하부 기판 전극상에 용착되며, 그 전극 각각과 일치하게되어 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 좁은 홈을 구성하여 행을 이루는 형광 물질을 포함하는 AC 플라즈마 디스플레이 인 것을 특징으로 하는 그레이스케일 생성방법.
  16. 제 1항에 있어서,순차 프레임의 순차 이미지사이에 픽셀 대 픽셀 베이스로 히스테리시스가 인가되는 것을 특징으로 하는 그레이스케일 생성방법.
  17. 쌍으로 된 상부 기판 전극 배열 및 상기 상부 기판 전극을 덮는 전자 방사 절연 막을 가지는 상부 투명 기판, 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가지는 하부 기판, 금속으로 이루어지며, 하부 및 측벽을 가지는 상기 각각의 좁은 홈내에 용착되는 하부 기판 전극, 및 상기 하부 기판 전극상에 용착되며, 상기 하부 기판 전극 각각과 일치하게되어 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 좁은 홈을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저;
    상기 쌍으로 된 상부 투명 기판 전극중 제 1 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 부 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 1회로;
    상기 쌍으로 된 상부 투명 기판 전극중 제 1 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지며 상기 제 1 전극과 반대의 극성 및 진폭을 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 2회로;
    하부 기판상의 각각의 전극에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 3회로;
    상기 제 3 회로로 병렬로 데이터를 전달할 수 있는 산업 표준 데이터원에 형성된 외부 인터페이스를 구비하며, 프레임 버퍼로부터 디스플레이 픽셀로 매핑을 하는 매핑 수단을 구비하는 입력 컨버터, 프레임 버퍼 및 데이터 변환 회로;
    상기 4 개의 회로 그리고 상기 지속회로 중 타이밍 및 제어 결정회로에 접속되며, 측벽으로의 방전에 의해 시작된 지속 및 어드레스 방전 펄스를 생성하도록 펄스를 어드레스하여 어드레스 전압을 낮추며, 픽셀당 그레이스케일 비트마다 대수관계로 결정된 길이를 갖는 반복의 안정 펄스 시퀀스의 시간 블록에서 각 디스플레이열에 광 방사가 일어나도록 하며, 상기 시간 블록이 소정의 리스트 또는 알고리즘 연산에 따라 의사 랜덤하게 그리고 시간적으로 순차적이지 않게 분포되며, 상기 리스트 또는 알고리즘 연산에 따라 디스플레이를 통해서 인접의 열과 관련하여 시공간적으로 순차적이지 않고 분산적으로 열 대 열 타이밍 배치되게 구성된 파형 및 파형 타이밍 제어회로; 및
    상기 제 1 회로에 산업 표준 전원에서 변환된 필요한 전원을 공급하는 전원 회로를 구비하는 것을 특징으로 하는 AC플라즈마 디스플레이 가동 장치.
  18. 쌍으로 된 상부 기판 전극 배열, 상기 전극에 나란한 마이크로채널을 가지며 상기 상부 기판 전극을 덮는 절연 막 그리고 전자 방사면을 가지는 상부 투명 기판, 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가지는 하부 기판, 금속으로 이루어지며, 하부 및 측벽을 가지는 상기 각각의 좁은 홈내에 용착되는 하부 기판 전극, 및 상기 하부 기판 전극상에 용착되며, 그 전극 각각과 일치하게되어 상기 상부 전극의 돌출 교차부에서 서브픽셀이라하는 서브셀 쌍을 이루어 열 및 좁은 홈을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저;
    상기 쌍으로 된 상부 투명 전극중 제 1 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 부 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 1회로;
    상기 쌍으로 된 상부 투명 전극중 제 2 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지며 상기 제 1 전극과 반대의 극성 및 진폭을 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 2회로;
    하부 기판상의 각각의 전극에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 3회로;
    상기 제 3 회로로 병렬로 데이터를 전달할 수 있는 산업 표준 데이터원에 형성된 외부 인터페이스를 구비하며, 프레임 버퍼로부터 디스플레이 픽셀로 매핑을 하는 매핑 수단을 구비하는 입력 컨버터, 프레임 버퍼 및 데이터 변환 회로;
    상기 4 개의 회로 그리고 상기 지속회로 중 타이밍 및 제어 결정회로에 접속되며, 측벽으로의 방전에 의해 시작된 지속 방전 펄스를 생성하고 어드레스동안 마이크로채널을 통해 어드레스 펄스를 생성하도록 펄스를 어드레스하여 어드레스 전압을 낮추며, 픽셀당 그레이스케일 비트마다 대수관계로 결정된 길이를 갖는 반복의 안정 펄스 시퀀스의 시간 블록에서 각 디스플레이열에 광 방사가 일어나도록 하며, 상기 시간 블록이 소정의 리스트 또는 알고리즘 연산에 따라 의사 랜덤하게 그리고 시간적으로 순차적이지 않게 분포되며, 상기 리스트 또는 알고리즘 연산에 따라 디스플레이를 통해서 인접의 열과 관련하여 시공간적으로 순차적이지 않고 분산적으로 열 대 열 타이밍 배치되게 구성된 파형 및 파형 타이밍 제어회로; 및
    상기 5개의 회로에 산업 표준 전원에서 변환된 필요한 전원을 공급하는 전원 회로를 구비하는 것을 특징으로 하는 AC플라즈마 디스플레이 가동 장치.
  19. 쌍으로 된 상부 기판 전극 배열, 상기 전극에 나란한 마이크로채널을 가지며 상기 상부 기판 전극을 덮는 절연 막 그리고 전자 방사면을 가지는 상부 투명 기판; 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 가지는 하부 기판; 상기 좁은 홈과 나란하며, 그에 대응하는 금속으로 이루어진 하부 기판 전극; 및 상기 좁은 홈 내에 용착되며, 상기 하부 기판 전극에 덮혀지며, 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 하부 전극을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저;
    상기 쌍으로 된 상부 기판 전극중 제 1 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 부 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 1회로;
    상기 쌍으로 된 상부 기판 전극중 제 2 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지며 상기 제 1 전극과 반대의 극성 및 진폭을 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 2회로;
    하부 기판상의 각각의 전극에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 3회로;
    상기 제 3 회로로 열 데이터를 병렬로 전달할 수 있는 산업 표준 데이터원에 형성된 외부 인터페이스를 구비하며, 프레임 버퍼로부터 디스플레이 픽셀로 매핑을 하는 매핑 수단을 구비하는 입력 컨버터, 프레임 버퍼 및 데이터 변환 회로;
    상기 4 개의 회로 그리고 상기 지속회로 중 타이밍 및 제어 결정회로에 접속되며, 어드레스동안 마이크로채널을 통해 어드레스 펄스를 생성하도록 펄스를 어드레스하여 어드레스 전압을 낮추며, 픽셀당 그레이스케일 비트마다 대수관계로 결정된 길이를 갖는 반복의 안정 펄스 시퀀스의 시간 블록에서 각 디스플레이열에 광 방사가 일어나도록 하며, 상기 시간 블록이 소정의 리스트 또는 알고리즘 연산에 따라 의사 랜덤하게 그리고 시간적으로 순차적이지 않게 분포되며, 상기 리스트 또는 알고리즘 연산에 따라 디스플레이를 통해서 인접의 열과 관련하여 시공간적으로 순차적이지 않고 분산적으로 열 대 열 타이밍 배치되게 구성된 파형 및 파형 타이밍 제어회로; 및
    상기 5개의 회로에 산업 표준 전원에서 변환된 필요한 전원을 공급하는 전원 회로를 구비하는 것을 특징으로 하는 AC플라즈마 디스플레이 가동 장치.
  20. 쌍으로 된 상부 기판 전극 배열, 상기 상부 기판 전극을 덮는 절연 막 그리고 전자 방사면을 가지는 상부 투명 기판; 상기 상부 기판과 이격 접촉하며, 상기 상부 기판 전극에 수직으로 배치된 복수의 좁은 홈을 갖는 하부 기판; 상기 좁은 홈과 나란하며, 그에 대응하는 금속으로 이루어진 하부 기판 전극; 및 상기 좁은 홈 내에 용착되며, 상기 하부 기판 전극에 덮혀지며, 상기 상부 전극의 돌출 교차부에서 서브픽셀이라 하는 서브셀 쌍을 이루어 열 및 하부 전극을 구성하여 행을 이루는 형광 물질을 포함하는 용접 밀폐 가스 충전 인클로저;
    상기 쌍으로 된 상부 기판 전극중 제 1 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 부 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 1회로;
    상기 쌍으로 된 상부 기판 전극중 제 2 전극 각각에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지며 상기 제 1 전극과 반대의 극성 및 진폭을 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 2회로;
    하부 기판상의 각각의 전극에 접속되며, 각각의 전극에 대해 선택적인 정 어드레스 펄스를 가지는 공통 멀티 레벨 지속 파형을 생성하는 제 3회로;
    상기 제 3 회로로 열 데이터를 병렬로 전달할 수 있는 산업 표준 데이터원에 형성된 외부 인터페이스를 구비하며, 프레임 버퍼로부터 디스플레이 픽셀로 매핑을 하는 매핑 수단을 구비하는 입력 컨버터, 프레임 버퍼 및 데이터 변환 회로;
    상기 4개의 회로 그리고 상기 지속회로 중 타이밍 및 제어 결정회로에 접속되며, 픽셀당 그레이스케일 비트마다 대수관계로 결정된 길이를 갖는 반복의 안정 펄스 시퀀스의 시간 블록에서 각 디스플레이시 광 방사가 일어나도록 하며, 상기 시간 블록이 소정의 리스트 또는 알고리즘 연산에 따라 의사 랜덤하게 그리고 시간적으로 순차적이지 않게 분포되며, 상기 리스트 또는 알고리즘 연산에 따라 디스플레이를 통해서 인접의 열과 관련하여 시공간적으로 순차적이지 않고 분산적으로 열 대 열 타이밍 배치되게 구성된 파형 및 파형 타이밍 제어회로; 및
    상기 5개의 회로에 산업 표준 전원에서 변환된 필요한 전원을 공급하는 전원 회로를 구비하는 것을 특징으로 하는 AC플라즈마 디스플레이 가동 장치.
KR1019997008967A 1998-01-30 1999-01-26 디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치 KR100319363B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/016,655 US6151001A (en) 1998-01-30 1998-01-30 Method and apparatus for minimizing false image artifacts in a digitally controlled display monitor
US9/016,655 1998-01-30
US09/016,655 1998-01-30

Publications (2)

Publication Number Publication Date
KR20010005891A KR20010005891A (ko) 2001-01-15
KR100319363B1 true KR100319363B1 (ko) 2002-01-05

Family

ID=21778262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997008967A KR100319363B1 (ko) 1998-01-30 1999-01-26 디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치

Country Status (6)

Country Link
US (1) US6151001A (ko)
EP (1) EP0974224A1 (ko)
JP (1) JP2000514210A (ko)
KR (1) KR100319363B1 (ko)
CN (1) CN1157707C (ko)
WO (1) WO1999039500A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273288B1 (ko) * 1998-04-09 2000-12-15 김영환 디스플레이 패널용 데이터 제어 장치
JP3257984B2 (ja) * 1998-10-30 2002-02-18 富士通株式会社 インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
WO2001052229A1 (fr) * 2000-01-14 2001-07-19 Matsushita Electric Industrial Co., Ltd. Appareil d'affichage a matrice active et procede de commande correspondant
JP2002175039A (ja) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US7274383B1 (en) * 2000-07-28 2007-09-25 Clairvoyante, Inc Arrangement of color pixels for full color imaging devices with simplified addressing
EP1314149B1 (en) 2000-07-28 2014-05-21 Samsung Display Co., Ltd. Arrangement of color pixels for full color imaging devices with simplified addressing
US7283142B2 (en) 2000-07-28 2007-10-16 Clairvoyante, Inc. Color display having horizontal sub-pixel arrangements and layouts
US7564432B1 (en) * 2000-08-25 2009-07-21 Rockwell Collins, Inc. Method and apparatus for extending the life of matrix addressed emissive display devices
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
EP1253575A1 (en) * 2001-04-27 2002-10-30 Deutsche Thomson-Brandt Gmbh Pre-filtering for plasma display panel signal
US7123277B2 (en) 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
US7307646B2 (en) * 2001-05-09 2007-12-11 Clairvoyante, Inc Color display pixel arrangements and addressing means
US7221381B2 (en) 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
US7050030B2 (en) * 2001-05-14 2006-05-23 Thomson Licensing Flicker reduction by display polarity interleaving
US7212178B2 (en) * 2001-05-30 2007-05-01 Koninklijke Philips Electronics N. V. Method and apparatus for driving a display panel
AU2002353139A1 (en) 2001-12-14 2003-06-30 Clairvoyante Laboratories, Inc. Improvements to color flat panel display sub-pixel arrangements and layouts with reduced visibility of a blue luminance well
US7230657B2 (en) * 2002-05-03 2007-06-12 Hewlett-Packard Development Company, L.P. Light emitting device projection methods and systems
EP1365378A1 (en) * 2002-05-22 2003-11-26 Deutsche Thomson-Brandt Gmbh Method for driving plasma display panel
US20050248512A1 (en) * 2002-09-10 2005-11-10 Vossen Fransiscus J Matrix display device with energy recovery circuit
US6784898B2 (en) * 2002-11-07 2004-08-31 Duke University Mixed mode grayscale method for display system
US7167186B2 (en) 2003-03-04 2007-01-23 Clairvoyante, Inc Systems and methods for motion adaptive filtering
US20040196302A1 (en) 2003-03-04 2004-10-07 Im Moon Hwan Systems and methods for temporal subpixel rendering of image data
US7230584B2 (en) 2003-05-20 2007-06-12 Clairvoyante, Inc Projector systems with reduced flicker
US7268748B2 (en) 2003-05-20 2007-09-11 Clairvoyante, Inc Subpixel rendering for cathode ray tube devices
US7397455B2 (en) 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US7218301B2 (en) 2003-06-06 2007-05-15 Clairvoyante, Inc System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
US7209105B2 (en) 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US20040246280A1 (en) 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
US7187353B2 (en) 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
US7525526B2 (en) 2003-10-28 2009-04-28 Samsung Electronics Co., Ltd. System and method for performing image reconstruction and subpixel rendering to effect scaling for multi-mode display
US7084923B2 (en) 2003-10-28 2006-08-01 Clairvoyante, Inc Display system having improved multiple modes for displaying image data from multiple input source formats
US20050219173A1 (en) * 2003-12-12 2005-10-06 Kettle Wiatt E Pixel loading and display
US7268758B2 (en) 2004-03-23 2007-09-11 Clairvoyante, Inc Transistor backplanes for liquid crystal displays comprising different sized subpixels
KR100989314B1 (ko) * 2004-04-09 2010-10-25 삼성전자주식회사 디스플레이장치
US20050250821A1 (en) * 2004-04-16 2005-11-10 Vincent Sewalt Quaternary ammonium compounds in the treatment of water and as antimicrobial wash
US7590299B2 (en) 2004-06-10 2009-09-15 Samsung Electronics Co., Ltd. Increasing gamma accuracy in quantized systems
US7936362B2 (en) * 2004-07-30 2011-05-03 Hewlett-Packard Development Company L.P. System and method for spreading a non-periodic signal for a spatial light modulator
US20070115440A1 (en) * 2005-11-21 2007-05-24 Microvision, Inc. Projection display with screen compensation
US8645775B2 (en) * 2008-05-21 2014-02-04 Advantest (Singapore) Pte Ltd Method and apparatus for the determination of a repetitive bit value pattern
US8810608B2 (en) * 2010-07-06 2014-08-19 Agilent Technologies, Inc. Device for displaying a waveform with variable persistence and method of providing the same
US9002004B2 (en) * 2010-08-27 2015-04-07 Tektronix, Inc. Appending pseudo-random sub-LSB values to prevent intensity banding
TWI515709B (zh) * 2014-02-14 2016-01-01 友達光電股份有限公司 顯示器及其放電控制電路
CN106526271B (zh) * 2016-11-21 2019-01-22 成都定为电子技术有限公司 一种数字波形信号分析显示方法及系统
US11145702B2 (en) * 2019-10-29 2021-10-12 Google Llc Boundary panel layout for artifact compensation in multi-pixel density display panel
CN112002277B (zh) * 2020-08-14 2023-11-07 昀光微电子（上海）有限公司 扫描方法、扫描装置和电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7017137A (ko) * 1970-11-24 1972-05-26
US3829613A (en) * 1972-12-29 1974-08-13 Cit Alcatel Color intensity control system
US4006298A (en) * 1975-05-20 1977-02-01 Gte Laboratories Incorporated Bistable matrix television display system
US4559535A (en) * 1982-07-12 1985-12-17 Sigmatron Nova, Inc. System for displaying information with multiple shades of a color on a thin-film EL matrix display panel
US4622549A (en) * 1983-06-29 1986-11-11 International Business Machines Corporation Repetition rate compensation and mixing in a plasma panel
US4602273A (en) * 1983-08-30 1986-07-22 Rca Corporation Interpolated progressive-scan television display with line-crawl artifact filtration
JPS62171385A (ja) * 1986-01-24 1987-07-28 Mitsubishi Electric Corp 中間調表示方式
US5068649A (en) * 1988-10-14 1991-11-26 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
JP2720607B2 (ja) * 1990-03-02 1998-03-04 株式会社日立製作所 表示装置、階調表示方法及び駆動回路
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
US5185002A (en) * 1991-06-28 1993-02-09 Alcon Surgical, Inc. Transducer apparatus having water hammer dampening means
US5430458A (en) * 1991-09-06 1995-07-04 Plasmaco, Inc. System and method for eliminating flicker in displays addressed at low frame rates
US5731802A (en) * 1996-04-22 1998-03-24 Silicon Light Machines Time-interleaved bit-plane, pulse-width-modulation digital display system
JP2962245B2 (ja) * 1996-10-23 1999-10-12 日本電気株式会社 表示装置の階調表示方法
JP3620943B2 (ja) * 1997-01-20 2005-02-16 富士通株式会社 表示方法及び表示装置

Also Published As

Publication number Publication date
EP0974224A1 (en) 2000-01-26
WO1999039500A2 (en) 1999-08-05
JP2000514210A (ja) 2000-10-24
CN1310837A (zh) 2001-08-29
WO1999039500A3 (en) 1999-12-09
KR20010005891A (ko) 2001-01-15
US6151001A (en) 2000-11-21
CN1157707C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
KR100319363B1 (ko) 디지털 제어 디스플레이의 폴스 이미지 아티팩트 최소화 방법 및 장치
EP0903718B1 (en) AC plasma display panel and method of driving the same
JP4294811B2 (ja) プラズマディスプレイパネルの階調表示方法及びその装置
KR100802484B1 (ko) 화상 표시 방법 및 화상 표시 장치
KR100778813B1 (ko) 화상 표시 방법 및 표시 장치
KR100290830B1 (ko) 플라즈마디스플레이패널구동방법및장치
JP3556103B2 (ja) Ｐｄｐの駆動方法
KR19990006914A (ko) 최소 이동 화소 왜곡 거리 코드를 사용하는 플라즈마 표시 패널용 이동 화소 외곡제거 방법 및 장치
US6900797B2 (en) Method for driving PDP and display apparatus
US20050168411A1 (en) Plasma display apparatus and driving method thereof
JP3634768B2 (ja) データ書き込み時の消費電力の低減が図られた多階調画像表示装置
KR20030091662A (ko) 플라즈마 디스플레이 패널의 구동 방법
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
CN100520876C (zh) 驱动等离子显示面板的方法和设备
KR100278783B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JPH10304281A (ja) 階調表示方法
JP2002189443A (ja) プラズマディスプレイパネルの駆動方法
MXPA99008430A (en) Method and apparatus for minimizing false image artifacts in a digitalme controlled visualization monitor
WO1998039762A1 (en) A circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
KR19990008956A (ko) 피디피의 구동방법
JP2005070381A (ja) プラズマディスプレイ装置の駆動方法
EP1316936A1 (en) Method and apparatus for driving a plasma display panel
JP2003157046A (ja) プラズマ表示装置及びその駆動方法
JP2008276248A (ja) ガス放電デバイスの駆動方法
JP2007133425A (ja) 面放電表示デバイスの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee