KR100314649B1 - 플래쉬메모리장치의센싱회로 - Google Patents

플래쉬메모리장치의센싱회로 Download PDF

Info

Publication number
KR100314649B1
KR100314649B1 KR1019980021702A KR19980021702A KR100314649B1 KR 100314649 B1 KR100314649 B1 KR 100314649B1 KR 1019980021702 A KR1019980021702 A KR 1019980021702A KR 19980021702 A KR19980021702 A KR 19980021702A KR 100314649 B1 KR100314649 B1 KR 100314649B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
redundancy
enable signal
output
memory cell
Prior art date
Application number
KR1019980021702A
Other languages
English (en)
Other versions
KR20000001437A (ko
Inventor
주영동
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980021702A priority Critical patent/KR100314649B1/ko
Publication of KR20000001437A publication Critical patent/KR20000001437A/ko
Application granted granted Critical
Publication of KR100314649B1 publication Critical patent/KR100314649B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속하는 기술분야
플래쉬 메모리 장치의 센싱 회로
2. 발명이 해결하고자 하는 기술적 과제
메모리 셀 어레이와 리던던시 셀 어레이의 칼럼(column) 선택 신호를 공유하는 플래쉬 메모리 장치의 경우, 리페어 여부에 관계없이 메모리 셀 어레이의 센스앰프 뿐만 아니라 리던던시 셀 어레이의 센스앰프 또한 인에이블되어 많은 전력이 소비되는 문제점을 해결하기 위함.
3. 발명의 해결 방법의 요지
플래쉬 메모리 셀의 리페어 후 발생되는 신호를 이용하여 독출 모드(read mode)시 발생되는 센스앰프 인에이블 신호를 디코딩하여 리던던시(redundancy) 센스앰프의 어레이 바이어스를 인에이블시키는 신호로 사용하므로써, 메모리 셀이 리페어(repair)되었을 경우에만 리던던시 센스앰프가 동작하도록 함.

Description

플래쉬 메모리 장치의 센싱 회로{Sensing circuit for flash memory device}
본 발명은 플래쉬 메모리 장치의 센싱 회로에 관한 것으로, 특히 메모리 셀 어레이와 리던던시(redundancy) 셀 어레이의 칼럼(column) 선택 신호를 공유하는 플래쉬 메모리 장치에 있어서, 메모리 셀을 리페어(repair)하기 전에는 리던던시 센스앰프를 디스에이블(disable)시킴으로써 불필요한 전력 소모를 줄일 수 있는 플래쉬 메모리 장치의 센싱 회로에 관한 것이다.
일반적으로 메모리 셀 어레이와 리던던시 셀 어레이의 칼럼 선택 신호를 공유하는 플래쉬 메모리 장치의 경우에는 리던던시 칼럼 디코더가 필요없기 때문에 리던던시 셀의 독출(read) 지연 시간을 줄일 수 있고 칩 면적을 감소시킬 수 있는 이점이 있다. 그러나 셀의 독출(read) 및 검증(verify)과 같은 독출(read) 동작시 리던던시 셀 어레이의 센스앰프가 메모리 셀 어레이의 센스앰프와 같이 항상 인에이블(enable)되어 있기 때문에 많은 전력이 소비되는 문제점이 있다.
이와 같은 종래의 센싱 방법을 도 1 내지 도 3을 참조하여 설명하기로 한다.
도 1은 일반적인 플래쉬 메모리 장치의 구조를 설명하기 위해 도시한 블럭도로서, 리던던시 칼럼이 4개(<0><1><2><3>)이고 공통 칼럼 선택 신호(YSEL<0:7>)를 갖는 경우의 예를 나타낸다.
도시한 바와 같이, 메모리 셀 어레이(11)와 리던던시 셀 어레이(12)는 칼럼 선택 신호(YSEL<0:7>)을 공유하고 있다.
메모리 셀의 독출(read) 및 검증(verify)과 같은 독출(read) 모드가 되면, 먼저 센스앰프(SA0 내지 SA7)가 인에이블(enable)된다. 이때, 칼럼선택신호(YSEL<0:7>)에 의해 메모리 셀 어레이(11)의 셀들이 선택되어지고 섹터선택신호(SECTOR)가 구동되면, 메모리 셀의 상태에 따라 메모리 셀 비트라인(BL<0:7>)쪽으로 전류패스가 이루어진다. 센싱 블럭(13)의 센스앰프(SAO)는 이때의 전류량과 기준 셀(도시되지 않음)에 흐르는 전류량을 비교하여 셀의 데이터를 출력한다. 데이터 출력시에는 리페어된 셀에 대한 정보를 갖는 캠(Content Addressable Memory;CAM) 블럭의 입출력 정보 신호(CBUS<0:2>)를 이용한다.
이 경우, 칼럼선택신호(YSEL<0:7>) 및 섹터선택신호(SECTOR)가 메모리 셀 어레이(11)뿐만 아니라 리던던시 셀 어레이(12)에도 연결되어 있고, 리던던시 센스앰프(RSA0 및 RSA1)가 메모리 셀 센스앰프 인에이블 신호에 의해 동시에 인에이블되기 때문에 리던던시 셀로 리페어된 셀을 독출하기 위한 별도의 리던던시 칼럼 디코터가 필요하지 않다. 이때, 리던던시 센스앰프(RSA0 및 RSA1)가 메모리 셀 센스앰프(SA0 내지 SA7)와 별도로 사용되는 이유는 리던던시 칼럼 셀 독출시의 지연시간을 최소화하기 위해서이다.
리던던시 셀 어레이(12)의 경우 독출 모드가 되면 리던던시 센스앰프 선택신호(CBUS<4>)에 의해 센싱 블럭(13)의 리던던시 센스앰프(RSA0 및 RSA1) 중 어느 하나의 센스앰프가 인에이블되고, 칼럼선택신호(YSEL<0:7>) 에 의해 리던던시 셀 어레이(12)의 셀들이 선택되어진다. 그리고, 섹터선택신호(SECTOR)가 구동되면 리던던시 비트라인(RBL<0:1> 또는 RBL<2:3>)쪽으로 전류패스가 이루어져, CBUS<4>에 의해 선택된 리던던시 센스앰프(RSA0 또는 RSA1)에서 리던던시 셀에 흐르는 전류량과 기준 셀(도시되지 않음)에 흐르는 전류량을 비교하여 출력한다. 이때, 캠 버스 인에이블 신호(CBUSEN)는 메모리 셀 측의 센싱을 차단하고 리던던시 셀을 센싱하도록 해준다.
이와 같은 플래쉬 메모리 장치에서는 리던던시 셀의 독출(read)에 따른 지연시간을 줄일 수 있고 칩 면적이 감소된다.
도 2는 중래 플래쉬 메모리 셀 센싱 회로의 블럭도이다.
칩 인에이블 신호(CEb) 및 독출 인에이블 신호(READEN)에 의해 센스앰프 인에이블 블럭(21)이 구동되고, 이로부터 센스앰프 기준신호(SAREF) 및 센스앰프 인에이블 신호(SAEN)가 출력된다. 센스앰프 인에이블 신호(SAEN)는 비트라인에 흐르는 전류를 센싱함으로써 전압을 유도하는 블럭인 메모리 셀 센스앰프 바이어스 블록(230 내지 237) 및 리던던시 센스앰프 바이어스 블록(240 및 241)을 인에이블시킨다. 그리고 리던던시 센스앰프 바이어스 블럭(240 및 241)은 리던던시 센스앰프 선택 신호(CBUS<4>)에 의해 선택되어진다.
메모리 셀 센스앰프(250 내지 257) 및 리던던시 센스앰프(260 및 261)는 메모리 셀 센스앰프 바이어스 블럭(230 내지 237) 및 리던던시 센스앰프 바이어스 블럭(240 및 241)의 출력 데이터(SAINO 내지 SAIN7, RSAIN0 및 RSAIN1)와 기준 바이어스 발생 블럭(22)으로부터 출력되는 기준 신호(SAINR)를 입력으로 하여 비교한 후 출력한다.
이후, 각 센스앰프의 출력 데이터(SAOUT0 내지 SAOUT7, RSAOUT)는 각각 출력 멀티플렉서(270 내지 277)를 통하여 출력된다. 이때 만약 리던던시 셀을 독출하고자 하는 경우라면, 입출력 정보 신호(CBUS<0:2>) 및 메모리 셀 측의 센싱을 차단해 주는 캠 버스 인에이블 신호(CBUSEN)에 의해 최종적인 데이터(DATA0 내지 DATA7)가 출력된다.
메모리 셀을 리던던시 셀로 리페어한 경우에는 리페어된 메모리 셀에 대한 어드레스 정보 및 입출력 정보를 기억해 두어야 하는데, 이러한 역할을 하는 것이 캠(Content Addressable Memory; CAM)이며, 리던던시 블럭은 메인 메모리의 크기에 따른 다수 개의 캠 그룹(도 3의 캠그룹<0> 내지 캠그룹<n>)으로 구성되어 있다. 이를 도 3에 나타내었다.
도 3은 일반적인 리던던시 블럭의 구조도로서, 다수의 캠 그룹(0 내지 n)으로 구성되는데, 그 중 하나(캠그룹<0>)를 예로써 설명하면 다음과 같다.
칼럼-어드레스 캠(Y-ADD CAM0 내지 Y-ADD CAM3)은 칼럼 어드레스 비트의 최하위 2비트를 제외한 칼럼 어드레스를 저장하고 있으며, 이때 제외된 최하위 2비트의 칼럼 어드레스가 리던던시 센스앰프를 선택하기 위한 신호로 사용되는 것이다.또한 하나의 센스앰프에 연결되어 있는 한 쌍의 리던던시 칼럼은 칼럼 선택 신호를 짝수(even) 어드레스(예를 들어, 도 1에 도시된 RBL0과 RBL2의 <0,2,4,6>) 리던던시 칼럼과 홀수(odd) 어드레스(예를 들어, 도 1에 도시된 RBL1과 RBL3의 <1,3,5,7>) 리던던시 칼럼으로 나뉘어져 있어, 각각 짝수 칼럼 어드레스의 메모리 셀 및 홀수 칼럼 어드레스의 메모리 셀을 리페어하도록 되어 있다.
캠 그룹은 또한 리페어된 셀의 입출력 정보를 입출력 캠(IO CAM0 내지 IO CAM2)에 저장하고 있으며, 리던던시 센스앰프 캠은 칼럼 어드레스 중 최하위 2비트를 이용하여 리던던시 센스앰프 선택 신호(CBUS<4>)를 발생시킨다.
리페어된 셀의 데이터를 독출할 때에는 이 리던던시 센스앰프 선택신호(CBUS<4>)에 의해 두 개의 리던던시 센스앰프 중 하나가 선택되어 인에이블됨으로써, 리던던시 셀의 데이터가 각각의 IO별로 구성되어 있는 출력멀티플렉서(도 2의 270 내지 277)로 입력되게 된다.
또한 캠 플래그(CAMFLAG)는 해당 셀의 리페어 여부에 관한 정보를 갖는 플래그이다. 이 캠 플래그로부터 출력되는 캠 인에이블 신호(CAMEN)는 셀이 리페어된 경우에는 하이(high) 상태가 되어, 칼럼-어드레스 캠(Y-ADD CAM0 내지 Y-ADD CAM3, IO CAM0 내지 IO CAM2)를 인에이블시킨다. 또한 캠 인에이블 신호(CAMEN)는 칼럼-어드레스 캠(Y-ADD CAM0 내지 Y-ADD CAM3)의 출력, 입출력 캠(IO CAM0 내지 IO CAM2)의 출력 및 리던던시 센스앰프 캠의 출력값과 함께 캠 디코더(CAMDEC)로 입력되어 리던던시 칼럼 선택 신호(RYSEL<0>)와 리페어된 셀의 입출력 정보 신호(CBUS<0:2>)를 출력한다.
그리고 각 캠 그룹(0 내지 n)의 캠 디코더(CAMDEC)로부터 출력된 칼럼 선택 신호(RYSEL<0> 내지 RYSEL<n>)와 캠 플래그(CAM FLAG)로부터 출력된 캠 인에이블 신호(CAMEN0 내지 CAMENn)는 리던던시 캠 버스 디코더(RED CAM BUS DEC)로 입력되어 캠 버스 인에이블 신호(CBUSEN)를 생성한다. 이 캠 버스 인에이블 신호(CBUSEN)는 메모리 셀 센스앰프(도 2의 250 내지 257) 및 리던던시 센스앰프(도 2의 260 및261)의 출력 데이터(SAOUT0 내지 SAOUT7, RSAOUT)를 최종적으로 출력하기 위해 출력멀티플렉서(도 2의 270 내지 277)의 제어신호로 사용된다.
이와 같은 구조의 플래쉬 메모리 장치의 경우, 센스앰프 인에이블 블럭(21)에서 출력되는 센스앰프 기준신호(SAREF)가 모든 센스앰프 블럭(250 내지 257, 260 및 261)를 인에이블시키도록 되어 있고, 또한 센스앰프 인에이블 신호(SAEN)가 모든 센스앰프 바이어스 블록(230 내지 237, 240 및 241)을 인에이블시키도록 되어 있다. 따라서, 메모리 셀에 저장된 정보를 독출하기 위하여 칩 인에이블 신호(CEb)와 독출 인에이블 신호(READEN)를 이용하여 센스앰프 인에이블 블럭(21)을 구동시키게 되면, 메모리 셀 센스앰프 뿐만 아니라 리던던시 센스앰프 또한 항상 인에이블되게 되어 불필요한 전력이 소비되는 문제점이 있다.
따라서, 본 발명은 메모리 셀이 리페어(repair)되었을 경우에만 리던던시 센스앰프가 동작하도록 하여 전력 소비를 감소시킬 뿐만 아니라 리던던시 셀 독출에따른 지연시간 및 칩 면적을 감소시킬 수 있는 플래쉬 메모리 장치의 센싱 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치의 센싱 회로는
도 1은 일반적인 플래쉬 메모리 장치의 구조를 설명하기 위해 도시한 블럭도.
도 2는 종래 플래쉬 메모리 셀 센싱 회로의 블럭도.
도 3은 일반적인 리던던시 블럭의 구조도.
도 4는 본 발명에 따른 플래쉬 메모리 셀 센싱 회로의 블럭도.
도 5는 본 발명에 따른 리던던시 센스앰프 제어 블럭의 상세 회로도.
도 6은 본 발명에 따른 리던던시 센스앰프 기준신호 발생 블럭의 상세 회로도.
도 7은 플래쉬 메모리 셀의 센싱시 소비되는 전류량을 측정한 그래프.
<도면의 주요 부분에 대한 부호 설명>
41 : 센스앰프 인에이블 블럭 42 : 리던던시 센스앰프 제어 블럭
43 : 리던던시 센스앰프 기준신호 발생블럭
44 : 기준 바이어스 발생 블럭
SAREF : 센스앰프 기준신호 SAEN : 센스앰프 인에이블 신호
CAMEN : 캠 인에이블 신호 RSAREF : 리던던시 센스앰프 기준신호
RSAEN : 리던던시 센스앰프 인에이블 신호
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 따른 플래쉬 메모리 셀 센싱 회로의 블럭도이다.
칩 인에이블 신호(CEb) 및 독출 인에이블 신호(READEN)에 의해 센스앰프 인에이블 블럭(41)이 구동되고, 이로부터 센스앰프 기준신호(SAREF)및 센스앰프 인에이블 신호(SAEN)가 출력된다. 센스앰프 인에이블 신호(SAEN)는 비트라인에 흐르는 전류를 센싱함으로써 전압을 유도하는 블럭인 메모리 셀 센스앰프 바이어스 블록(450 내지 457)을 구동시키는 한편, 리던던시 센스앰프 제어 블럭(42)으로 입력되어 캠 인에이블 신호(CAMEN)와 조합되어 리던던시 센스앰프 인에이블 신호(RSAEN)를 발생시키고, 이에 의해 리던던시 센스앰프 바이어스 블록(460 및 461)은 인에이블되도록 한다. 또한, 리던던시 센스앰프 바이어스 블록(460 및 461)은 리던던시 센스앰프 선택 신호(CBUS<4>)에 의해 선택되어 진다.
메모리 셀 센스앰프(470 내지 477)는 센스앰프 인에이블 블럭(41)으로부터 출력된 센스앰프 기준신호(SAREF)에 의해 인에이블되는 반면, 리던던시 센스앰프(480 및 481)는 리던던시 센스앰프 인에이블 신호(RSAEN)를 이용하여 리던던시 센스앰프 기준신호 발생블럭(43)에서 생성된 리던던시 센스앰프 기준신호(RSAREF)에 의해 인에이블된다.
이후, 각 센스앰프(470 내지 477, 480 및 481)에서는 메모리 셀 센스앰프 바이어스 블록(450 내지 457) 및 리던던시 센스앰프 바이어스 블록(460 및 461)의 출력 데이터(SAIN0 내지 SAIN7, RSAIN0 및 RSAIN1)는 기준 바이어스 발생 블럭(44)으로부터 출력되는 기준 신호(SAINR)를 비교한 후 출력한다.
이후, 각 센스앰프의 출력 데이터(SAOUT0 내지 SAOUT7, RSAOUT<0:1>)는 각각 출력멀티플렉서(490 내지 497)를 통하여 출력된다. 이때 만약 리던던시 셀을 독출하고자 하는 경우라면, 입출력 정보 신호(CBUS<0:2>) 및 메모리 셀 측의 센싱을 차단해 주는 캠 버스 인에이블 신호(CBUSEN)에 의해 최종적인 데이터(DATA0 내지 DATA7)가 출력된다.
도 5는 본 발명에 따른 리던던시 센스앰프 제어 블럭의 상세 회로도이다.
리던던시 센스앰프 제어 블럭은 도 4에 도시된 바와 같이, 센스앰프 인에이블 블럭(도 4의 41)으로부터 발생된 센스앰프 인에이블 신호(SAEN) 및 인에이블 신호(CAMEN)를 이용하여 리던던시 센스앰프 인에이블 신호를 발생시키는 블럭이다.
캠 인에이블 신호(CAMEN)는 메모리 셀이 리페어된 경우 하이(high)가 되는 신호로서, 각 캠 그룹(도 3의 캠그룹<0> 내지 캠그룹<n>)으로부터 각각의 캠인에이블 신호(CAMEN0 내지 CAMENn)가 출력된다. 이 신호들 중 어느 하나라도 하이(high) 상태를 갖는다면, 리페어된 셀이 존재한다는 의미이므로, 이때에는 리던던시 센스앰프 인에이블 신호가 하이(high)가 되도록 하여 리던던시 센스앰프 바이어스 블럭(도 4의 460 및 461)을 인에이블시키는 것이다.
즉, 도시된 바와 같이 캠 인에이블 신호(예를 들어, CAMEN0 및 CAMEN1)를 노아(NOR) 게이트를 통과시켜, 캠 인에이블 신호 중 어느 하나라도 하이(high)이면, 그 결과가 로우(low) 상태가 되도록 한다. 노아(NOR) 게이트(51)의 출력값은 지연수단(52)을 통해 짧은 시간 지연된 후 센스앰프 인에이블 신호(SAEN)와 함께 낸드(NAND) 게이트(53)로 입력된다. 독출 모드시에 센스앰프 인에이블 신호(SAEN)는 하이(high) 상태를 가지므로, 낸드(NAND) 게이트(53)의 출력은 지연수단(52)의 출력에 의해 결정된다. 만약, 지연 수단(52)의 출력이 로우(low)라면, 노아(NOR) 게이트(51)로의 입력중 최소한 하나의 캠 인에이블 신호는 하이(high) 상태를 갖는다는 의미이며, 즉, 리페어된 셀이 존재한다는 의미이며, 이때 최종적인 출력 신호인 리던던시 센스앰프 인에이블 신호(RSAEN)는 하이(high)가 되어, 리던던시 센스앰프 바이어스 블럭(도 4의 460 및 461)을 인에이블시킨다.
반면, 지연 수단(52)의 출력이 하이(high)라면, 노아(NOR) 게이트(51)의 입력 중에는 하이(high) 상태의 신호가 없다는 의미이며, 즉, 리페어된 셀이 존재하지 않는다는 의미이며, 이때 최종적인 출력 신호인 리던던시 센스앰프 인에이블 신호(RSAEN)는 로우(low)가 되어 리던던시 센스앰프 바이어스 블럭(도 4의 460 및 461)을 디스에이블시킨다.
도 6은 본 발명에 따른 리던던시 센스앰프 기준신호 발생 블럭의 상세 회로도이다.
리던던시 센스앰프 기준신호는 리던던시 센스앰프를 인에이블시키기 위한 신호로서, 리던던시 센스앰프 인에이블 신호에 의하여 발생된다.
먼저, 리페어된 셀이 존재하여 리던던시 센스앰프 인에이블 신호(RSAEN)가 하이(high)인 경우 제 1 PMOS 트랜지스터(P11)가 턴온되어 전원단자(Vcc)로부터 전원전압이 공급된다. 제 2 PMOS 트랜지스터(P12) 및 제 1 NMOS 트랜지스터(N11)는 제 1 PMOS 트랜지스터(P11)의 출력노드(K11) 의해 구동되는 인버터 수단(61)으로서, 노드(K11)는 초기에 로우(low)상태를 가지므로 제 2 PMOS 트랜지스터(P12)가 턴온되는 반면, 제 1 NMOS 트랜지스터(N11)는 턴오프되어 노드(K11)는 하이(high)상태로 전이하게 된다. 그리고, 다이오드 체인(62)을 이루는 제 2 및 제 3 NMOS 트랜지스터(N12 및 N13) 또한 턴오프되어 리던던시 센스앰프 기준신호(RSAREF)는 하이(high)상태가 된다. 이에 따라, 리던던시 센스앰프가 인에이블된다.
한편, 리페어된 셀이 존재하지 않아 리던던시 센스앰프 인에이블 신호(RSAEN)가 로우(low) 상태를 갖는 경우, 제 1 PMOS 트랜지스터(P11)가 턴오프되어 노드(K11)는 로우(low) 상태를 유지한다. 이에 의해 인버터 수단(61)에 연결된 다이오드 체인(62)을 통하여 접지 단자(Vss)로 전류 패스가 이루어진다. 반면, 제 4 NMOS 트랜지스터(N14)가 턴온되므로 리던던시 센스앰프 기준신호(RSAREF)는 로우(low) 상태가 된다. 이에 따라, 리던던시 센스앰프가 디스에이블된다.
이상에서 설명한 리던던시 센스앰프 기준신호 발생 회로는 메모리 셀 센스앰프 기준신호 발생 회로와 동일한 회로를 사용한다.
이와 같이, 센스앰프 인에이블 신호 및 캠 인에이블 신호를 이용하여 리던던시 셀 센스앰프 인에이블 신호를 발생시키고, 또한 이를 이용하여 리던던시 센스앰프 기준 신호를 발생시킴으로써, 리페어된 메모리 셀이 존재하는 경우에만 리던던시 센스앰프 블럭이 인에이블되도록 하였다.
도 7은 플래쉬 메모리 셀의 센싱시 소비되는 전류량을 측정한 그래프로서, 25℃의 온도에서 5V의 전압을 인가하여 측정하였다.
실선은 리페어 전에 측정한 전류량을, 점선은 리페어 후에 측정한 전류량을 나타낸다. 도시된 바와 같이, 리페어 전의 전류량이 리페어 후의 전류량보다 2.54㎃정도 적게 흐르는 것을 알 수 있다.
상술한 바와 같이, 본 발명에 따르면 메모리 셀을 리던던시 셀로 리페어하기 전에는 리던던시 센스앰프를 디스에이블시킴으로써 전력 소비를 감소시킬 수 있고, 메모리 셀 어레이와 리던던시 셀 어레이가 칼럼 선택 신호를 공유하기 때문에 리던던시 셀 독출시의 지연시간의 발생을 줄일 수 있으며, 리던던시 칼럼 디코더가 필요 없으므로 칩 면적을 감소시킬 수 있는 효과가 있다.

Claims (3)

  1. 메모리 셀 어레이,
    상기 메모리 셀중 불량 셀을 리페어하기 위한 리던던시 셀 어레이,
    상기 메모리 셀 어레이 및 상기 리던던시 셀 어레이의 데이터를 센싱하기 위한 센싱 블럭으로 구성되되, 상기 메모리 셀 어레이와 상기 리던던시 셀 어레이가 칼럼선택신호를 공유하고 있는 플래쉬 메모리 장치에 있어서, 상기 센싱 블럭은
    칩 인에이블 신호 및 독출 인에이블 신호에 따라 센스앰프 기준신호 및 센스앰프 인에이블 신호를 출력하는 센스앰프 인에이블 블럭과,
    상기 센스앰프 인에이블 신호에 따라 메모리 셀에 흐르는 전류량을 센싱하여 전압을 유도하는 다수의 메모리 셀 센스앰프 바이어스 블럭과,
    상기 센스앰프 인에이블 신호 및 캠 인에이블 신호에 따라 리던던시 센스앰프 인에이블 신호를 발생시키기 위한 리던던시 센스앰프 제어 블럭과,
    상기 리던던시 센스앰프 인에이블 신호에 따라 리던던시 셀에 흐르는 전류량을 센싱하여 전압을 유도하는 다수의 리던던시 센스앰프 바이어스 블럭과,
    상기 리던던시 센스앰프 인에이블 신호에 따라 리던던시 센스앰프 기준신호를 발생시키기 위한 리던던시 센스앰프 기준신호 발생 블럭과,
    기준 전압을 발생시키기 위한 기준 바이어스 발생 블럭과,
    상기 센스앰프 기준신호에 의해 인에이블되며 상기 다수의 메모리 셀 센스앰프 바이어스 블럭의 출력 및 상기 기준 전압을 비교하여 출력하는 다수의 메모리셀 센스앰프와,
    상기 리던던시 센스앰프 기준신호에 의해 인에이블되어 상기 다수의 리던던시 센스앰프 바이어스 블럭의 출력 및 상기 기준 전압을 비교하여 출력하는 다수의 리던던시 센스앰프와,
    상기 다수의 메모리 셀 센스앰프의 센싱 데이터 및 다수의 리던던시 센스앰프의 센싱 데이터를 입력으로 하여 입출력 정보 신호 및 캠 버스 인에이블 신호에 따라 센싱 결과를 출력하는 다수의 멀티플렉서를 포함하여 구성되는 것을 특징으로 하는 플래쉬 메모리 장치의 센싱 회로.
  2. 제 1 항에 있어서, 상기 리던던시 센스앰프 제어 블럭은
    다수의 캠 인에이블 신호를 입력으로 하며, 입력되는 상기 다수의 캠 인에이블 신호 중 최소한 하나의 캠 인에이블 신호가 하이 상태이면 로우 레벨의 데이터를 출력시키는 제 1 논리 수단과,
    상기 제 1 논리 수단의 출력을 지연시키는 지연 수단과,
    상기 지연 수단의 출력 및 센스앰프 인에이블 신호를 입력으로 하되, 상기 지연 수단의 출력값에 따라 출력 신호인 리던던시 센스앰프 인에이블 신호가 하이 또는 로우 레벨을 갖도록 하는 제 2 논리 수단을 포함하여 구성되는 것을 특징으로 하는 플래쉬 메모리 장치의 센싱 회로.
  3. 제 1 항에 있어서, 상기 리던던시 센스앰프 기준신호 발생 블럭은
    상기 리던던시 센스앰프 인에이블 신호의 반전된 값에 따라 구동되어 전원전압을 공급하기 위한 제 1 스위칭 수단과,
    상기 제 1 스위칭 수단의 출력 노드에 의해 구동되는 인버터 수단과,
    상기 인버터 수단에 연결되는 다이오드 체인과, 상기 리던던시 센스앰프 인에이블 신호의 반전된 값에 따라 구동되며 상기 인버터 수단의 출력값을 입력으로 하되 상기 제 1 스위칭 수단과 반대로 스위칭되는 제 2 스위칭 수단을 포함하여 구성되는 것을 특징으로 하는 플래쉬 메모리 장치의 센싱 회로.
KR1019980021702A 1998-06-11 1998-06-11 플래쉬메모리장치의센싱회로 KR100314649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021702A KR100314649B1 (ko) 1998-06-11 1998-06-11 플래쉬메모리장치의센싱회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021702A KR100314649B1 (ko) 1998-06-11 1998-06-11 플래쉬메모리장치의센싱회로

Publications (2)

Publication Number Publication Date
KR20000001437A KR20000001437A (ko) 2000-01-15
KR100314649B1 true KR100314649B1 (ko) 2001-12-12

Family

ID=19539022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021702A KR100314649B1 (ko) 1998-06-11 1998-06-11 플래쉬메모리장치의센싱회로

Country Status (1)

Country Link
KR (1) KR100314649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850799A (ja) * 1994-08-05 1996-02-20 Fujitsu Ltd 半導体記憶装置
JPH08106798A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体ｒｏｍ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850799A (ja) * 1994-08-05 1996-02-20 Fujitsu Ltd 半導体記憶装置
JPH08106798A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体ｒｏｍ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Also Published As

Publication number Publication date
KR20000001437A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6519192B2 (en) Semiconductor memory device having a large band width and allowing efficient execution of redundant repair
US6272056B1 (en) Semiconductor memory device capable of implementing redundancy-based repair efficiently in relation to layout and operating speed and semiconductor integrated circuit device having such semiconductor memory device
US6445628B1 (en) Row redundancy in a content addressable memory
US6229742B1 (en) Spare address decoder
JP3129440B2 (ja) 冗長装置を有する集積半導体メモリ
US7602660B2 (en) Redundancy circuit semiconductor memory device
US5590085A (en) Column redundancy device for semiconductor memory
JPH0877791A (ja) 半導体メモリ装置のカラム冗長方法及びその回路
US20080106959A1 (en) Semiconductor memory device having advanced test mode
JPH0535520B2 (ko)
US7085189B2 (en) Nonvolatile semiconductor storage device
KR960005358B1 (ko) 반도체 메모리 장치
US6041006A (en) Semiconductor memory device
JPS6329360B2 (ko)
JPS63220500A (ja) 半導体記憶装置の冗長回路
EP1471537A1 (en) TCAM device and operating method
JP2002334594A (ja) ローリペア回路を有する半導体メモリ装置
US6058052A (en) Redundancy scheme providing improvements in redundant circuit access time and integrated circuit layout area
JPH01251397A (ja) 半導体メモリ装置
US7002822B2 (en) Content addressable memory device
KR100314649B1 (ko) 플래쉬메모리장치의센싱회로
US6545920B2 (en) Defective address storage scheme for memory device
US6590814B1 (en) Semiconductor memory device and redundancy method thereof
KR100361863B1 (ko) 반도체 메모리 장치
JP3400135B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee