KR100313576B1 - 전전자교환기의 매트릭스 타임스위칭장치 - Google Patents
전전자교환기의 매트릭스 타임스위칭장치 Download PDFInfo
- Publication number
- KR100313576B1 KR100313576B1 KR1019990009268A KR19990009268A KR100313576B1 KR 100313576 B1 KR100313576 B1 KR 100313576B1 KR 1019990009268 A KR1019990009268 A KR 1019990009268A KR 19990009268 A KR19990009268 A KR 19990009268A KR 100313576 B1 KR100313576 B1 KR 100313576B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel data
- link
- unit
- time
- data
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 59
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 5
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 4
- 230000002776 aggregation Effects 0.000 abstract description 2
- 238000004220 aggregation Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 101150082840 SM30 gene Proteins 0.000 description 1
- 101100421708 Schistosoma mansoni SM20 gene Proteins 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
본 발명은 전전자교환기에서 가입자장치와 중앙링크사이에서 타임슬롯을 정합하여 타임스위칭하는 장치, 특히 매트릭스 타임스위칭회로팩에서 송/수신 타임슬롯교환 및 유지보수기능을 전담하는 전전자교환기의 매트릭스 타임스위칭장치에 관한 것으로서, 본 발명에 의한 전전자교환기의 매트릭스 타임스위칭장치에 의하면 타임스위칭회로팩이 통화메모리 및 제어메모리를 수용하여 송/수신경로 및 유지보수 경로를 모두 스위칭하는 방식이므로 스위칭 및 유지보수가 용이하며, 집선비가 타임스위치 내부의 호인 경우 1 : 1 이고, 외부의 호인 경우 2 : 1이므로 블록킹확률을 줄일수 있다는 뛰어난 효과가 있다.
Description
본 발명은 전전자교환기에서 가입자장치와 중앙링크사이에서 타임슬롯을 정합하여 타임스위칭하는 장치에 관한 것으로, 특히 매트릭스 타임스위칭회로팩에서 송/수신 타임슬롯교환 및 유지보수기능을 전담하는 전전자교환기의 매트릭스 타임스위칭장치에 관한 것이다.
종래의 전전자교환기의 타임스위칭장치는 도 1에 도시한 바와같이 이중화로 구성되어 ACTIVE 및 STANDBY 동작을 하며, 가입자장치(S)와 4K개 채널데이터 정합을 위해 1K개 채널을 다중화 및 역다중화 하는 동시에 송신경로를 타임슬롯교환하는 다중화/역다중화회로팩(10)이 8개 장착되어 있고, 중앙링크와 광링크정합하는 지역링크 정합회로팩(30)이 2개 장착되어 있으며, 상기 다중화/역다중화회로팩(10)과 지역링크 정합회로팩(30)사이에서 수신경로를 타임슬롯교환하는 타임스위칭회로팩(20)이 2개 장착되어 있었다.
그러나, 상기 종래의 전전자교환기의 타임스위칭장치는 4K개 채널을 스위칭할 때 타임슬롯교환이 다중화/역다중화회로팩(10)과 타임스위칭회로팩(20)에서 분산되어 일어나므로 스위칭제어 및 유지보수가 어렵고, 4 : 1로 집선되어 블록킹(BLOCKING)확률이 크다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서,본 발명의 목적은 스위칭 및 유지보수가 용이하고 블록킹확률을 줄일수 있도록 하는 전전자교환기의 매트릭스 타임스위칭장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치는 가입자장치와 중앙링크사이에서 타임슬롯교환하는 전전자교환기의 타임스위칭장치에 있어서, 가입자장치에서 2K개 채널데이터를 각각 입력받아 다중화하여 송신하는 한편, 타임슬롯교환된 2K개 채널데이터를 각각 수신하여 역다중화한 후 상기 가입자장치로 송신하는 제 1, 2, 3, 4 다중화/역다중화 회로팩과, 중앙링크에 광정합되는 제 1, 2 지역링크 정합회로팩과, 상기 제 1, 2 다중화/역다중화 회로팩, 상기 제 1 지역링크 정합회로팩과 신호서비스 및 시험장치에서 각각 한쌍의 2K개 채널데이터, 2K개 채널데이터 및 1K개 채널데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 1, 2 다중화/역다중화회로팩, 상기 제 1 지역링크 정합회로팩과 신호서비스 및 시험장치로 각각 송신하는 제 1 타임스위칭 회로팩과, 상기 제 3, 4 다중화/역다중화 회로팩, 상기 제 2 지역링크 정합회로팩과 신호서비스 및 시험장치에서 각각 한쌍의 2K개 채널데이터, 2K개 채널데이터 및 1K개 채널데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 3, 4 다중화/역다중화회로팩, 상기제 2 지역링크 정합회로팩과 신호서비스 및 시험장치로 각각 송신하는 제 2 타임스위칭 회로팩으로 이루어진 특징으로 한다.
도 1은 종래기술에 의한 전전자교환기의 타임스위칭장치의 블록구성도,
도 2는 본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치의 블록구성도,
도 3은 도 2의 쉘프 실장도,
도 4는 도 2의 제 1 타임스위칭회로팩의 상세블록도,
도 5는 도 4의 매트릭스메모리부의 상세블록도.
<도면의 주요부분에 대한 부호의 설명>
1000 : 매트릭스 타임스위칭장치 1100 : 제 1 다중화/역다중화회로팩
1200 : 제 2 다중화/역다중화회로팩 1300 : 제 3 다중화/역다중화회로팩
1400 : 제 4 다중화/역다중화회로팩 1500 : 제 1 타임스위칭회로팩
1600 : 제 2 타임스위칭회로팩 1700 : 제 1 지역링크 정합회로팩
1800 : 제 2 지역링크 정합회로팩
이하, 본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치에 대해 첨부된 도면을 참조하여 상세히 기술하기로 한다.
도 2는 본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치의 블록구성도이고, 도 3은 도 2의 쉘프 실장도이며, 도 4는 도 2의 제 1타임스위칭회로팩의 상세블록도이며, 도 5는 도 4의 매트릭스메모리부의 상세블록도이다.
본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치(1000)는 도 2내지 도 5에 도시한 바와같이 제 1, 2, 3, 4 다중화/역다중화 회로팩(1100, 1200, 1300, 1400), 제 1, 2 타임스위칭회로팩(1500, 1600), 제 1, 2 지역링크 정합회로팩(1700, 1800) 및 2개의 전원공급팩(100)이 하나의 백보드(B)에 실장되며, A 사이드와 B 사이드로 이루어져 ACTIVE 및 STANDBY 구동을 한다.
상기 제 1, 2 다중화/역다중화 회로팩(110, 1200)은 각각 가입자장치에서 2K 채널데이터를 입력받아 다중화하여 상기 제 1 타임스위칭회로팩(1500)에 송신하는 한편, 상기 제 1 타임스위칭회로팩(1500)에서 타임슬롯교환된 2K개 채널데이터를 수신하여 역다중화한 후 상기 가입자장치로 송신하는 역할을 한다.
상기 제 3, 4 다중화/역다중화 회로팩(1300, 1400)은 각각 가입자장치에서2K개 채널데이터를 입력받아 다중화하여 상기 제 2 타임스위칭회로팩(1600)에 송신하는 한편, 상기 제 2 타임스위칭회로팩(1600)에서 타임슬롯교환된 2K개 채널데이터를 수신하여 역다중화한 후 상기 가입자장치로 송신하는 역할을 한다.
상기 제 1 타임스위칭회로팩(1500)은 상기 제 1, 2 다중화/역다중화 회로팩(1100, 1200)에서 각각 2K개 채널데이터를 입력받고, 제 1 지역링크 정합회로팩(1700)에서 2K개 채널데이터를 입력받으며, 신호서비스 및 시험장치에서 1K개 채널 데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 1, 2 다중화/역다중화회로팩(1100, 1200), 제 1 지역링크 정합회로팩(1700) 및 신호서비스 및 시험장치로 각각 송신하며, 전체블록의 장애상태를 파악하여 이중화 제어를 하고 통화경로를 시험할 수 있도록 시험데이터의 읽기/쓰기 기능을 수행한다.
상기 제 2 타임스위칭회로팩(1600)은 상기 제 3, 4 다중화/역다중화 회로팩(1300, 1400)에서 각각 2K개 채널데이터를 입력받고, 제 2 지역링크 정합회로팩(1800)에서 2K개 채널데이터를 입력받으며, 신호서비스 및 시험장치에서 1K개 채널 데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 3, 4 다중화/역다중화회로팩(1300, 1400), 제 2 지역링크 정합회로팩(1800) 및 신호서비스 및 시험장치로 송신하며, 전체블록의 장애상태를 파악하여 이중화 제어를 하고 통화경로를 시험할 수 있도록시험데이터의 읽기/쓰기 기능을 수행한다.
상기 제 1 지역링크 정합회로팩(1700)은 상기 제 1 타임스위칭회로팩(1500)을 중앙링크에 광정합시키는 역할을 하며, 상기 제 2 지역링크정합부(1800)는 상기 제 2 타임스위칭회로팩(1600)을 중앙링크에 광정합시키는 역할을 한다.
또한, 상기 제 1 타임스위칭 회로팩(1500)는 도 4에 도시한 바와같이 송/수신버퍼부(1510), 링크정합부(1560), 매트릭스메모리부(1530), 서브하이웨이정합부(1520), 다중화/역다중화부(1540), 타임스위치제어부(1550) 및 프로세서정합부(1570)로 구성되어 있다.
상기 송/수신버퍼부(1510)는 상기 제 1, 2 다중화/역다중화 회로팩(1100, 1200)과 상기 매트릭스 메모리부(1530)사이에서 두 개의 2K개 채널데이터를 송/수신하는 역할을 한다.
상기 링크정합부(1560)는 상기 매트릭스메모리부(1530)와 상기 제 1 지역링크정합부(1700)를 링크정합시키는 역할을 하고, 상기 서브하이웨이정합부(1520)는 신호서비스 및 시험장치에 서브하이웨이 정합되는 부분이며, 1K개 채널데이터를 송/수신하는 역할을 한다.
상기 다중화/역다중화부(1540)는 상기 서브하이웨이정합부(1520)에서 1K개 채널데이터를 입력받아 2K개 채널데이터로 다중화하여 상기 매트릭스메모리부(1530)로 송신하는 한편, 상기 매트릭스메모리부(1530)에서 2K개 채널데이터를 입력받아 역다중화하여 상기 서브하이웨이정합부(1520)로 송신하는 역할을 한다.
상기 프로세서정합부(1570)는 상기 타임스위치제어부(1550)를 타임스위치 및 링크제어프로세서에 정합시키는 역할을 하고, 상기 타임스위치제어부(1550)는 타임스위치 및 링크제어프로세서에서 2K개 채널데이터를 입력받아 상기 매트릭스메모리부(1530)의 동작 및 모든 구성요소 전체를 제어하기위한 신호를 발생하는 역할을 한다.
상기 매트릭스메모리부(1530)는 상기 송/수신버퍼(1510), 링크정합부(1560) 및 다중화/역다중화부(1540)를 통해 수신된 제 1, 2 다중화/역다중화회로팩(1100, 1200), 제 1 지역링크 정합회로팩(1700) 및 신호서비스 및 시험장치로부터의 데이터를 타임슬롯교환하여 상기 송/수신버퍼(1510), 링크정합부(1560) 및 다중화/역다중화부(1540)를 통해 수신된 제 1, 2 다중화/역다중화회로팩(1100, 1200), 제 1 지역링크 정합회로팩(1700) 및 신호서비스 및 시험장치로 송신하는 역할을 한다.
또한, 상기 매트릭스메모리부(1530)는 도 5에 도시한 바와같이 4개의 버퍼메모리(BM 0 ~ BM 3), 4×4 통화메모리(SM 00 ~ SM 33), 4개의 PROM 및 4개의 제어메모리(CM 0 ~ CM 3)로 구성되어 있다.
상기 버퍼메모리(BM 0 ~ BM 3)는 타임스위치제어부(34)에 의해 동작이 제어되어 상기 송/수신버퍼(1510), 링크정합부(1560) 및 다중화/역다중화부(1540)에서 2K개 채널데이터를 각각 입력받아 상기 4×4 통화메모리(SM 00 ~ SM 33)로 동시에 출력시키는 역할을 한다.
상기 4×4 통화메모리(SM 00 ~ SM 33)는 상기 버퍼메모리(BM 0 ~ BM 3)에서 2K개 채널데이터를 일괄적으로 수신하여 저장한 후 상기 제어메모리(CM 0 ~ CM 3)에 의해 선택되어 읽기 동작이 제어되므로써 그 읽혀진 2K개 채널데이터는 래치 0, 1, 2, 3을 통해 출력되며, 각각은 2개 영역으로 나누어져 데이터저장과 읽기과정이 1 프레임주기로 교대로 일어나게 된다.
상기 4개의 PROM은 각각 상기 4×4 통화메모리(SM 00 ~ SM 33)에서 선택되어 읽혀진 2K 채널데이터를 래치 0, 1, 2, 3을 통해 입력받아 μ/A-LAW, A/u-LAW, NA IDLE 및 CEPT IDLE로 변환하여 상기 송/수신버퍼부(1510), 링크정합부(1560) 및 다중화/역다중화부(1540)로 출력하는 역할을 한다.
상기 제어메모리(CM0 ~ CM 3)는 타임스위치제어부(1550)에서 제어신호를 입력받아 저장한 후 그 신호를 래치 4 ~ 7를 통해 순차적으로 출력하므로써 특정 번지의 통화메모리로부터 데이터를 읽어 상기 래치 0~3을 통해 출력시키는 역할을 한다.
한편, 상기 제 2 타임스위칭회로팩(1600)은 상기 제 1 타임스위칭회로팩(1500)의 구조와 동일하며, 이에 대한 설명은 생략한다.
상기와 같은 구성을 가지는 본 발명의 일실시예에 의한 전전자교환기의 매트릭스 타임스위칭장치에 대한 작용을 첨부된 도면을 참조하여 설명하기로 한다.
작용을 설명하기 앞서, 매트릭스 타임스위칭장치(1000)의 A 사이드가 ACTIVE 상태이고 B 사이드는 STANDBY 상태라 가정한다.
먼저, 가입자 장치로부터 제 1, 2 다중화/역다중화 회로팩(1100, 1200)에 각각 2K개 채널데이터를 입력되면, 상기 제 1, 2 다중화/역다중화 회로팩(1100,1200)은 각각 입력된 2K개 채널데이터를 다중화하여 제 1 타임스위칭회로팩(1500)에 출력한다.
그리고, 중앙링크로부터 2K개 채널데이터가 제 1 지역링크 정합회로팩(1700)을 통해 제 1 타임스위칭회로팩(1500)에 입력되며, 신호서비스 및 시험장치로부터 1K개 채널데이터가 제 1 타임스위칭회로팩(1500)에 입력되면, 제 1 타임스위칭회로팩(1500)의 매트릭스메모리부(1530)는 송/수신버퍼부(1510)로부터 한쌍의 2K개 채널데이터, 링크정합부(1560)로부터 2K개 채널데이터와 다중화/역다중화부(1540)로부터 2K개 채널데이터를 입력받아 버퍼메모리(BM0 ~ BM3)에 저장한 후 일괄적으로 출력한다.
이때, 버퍼메모리(BM0, BM1, BM2, BM3)를 통한 2K개 채널데이터는 통화메모리(SM00 ~ SM03, SM10 ~ SM13, SM20 ~ SM23, SM30 ~ SM33)에 각각 쓰여지고, 제어메모리(CM0 ~ CM3)가 타임스위치제어부(1550)에서 특정 통화메모리의 읽기 동작제어신호를 입력받으면, 이에 상응하는 제어신호를 상기 특정 통화메모리에 입력시켜 통화메모리 내부의 2K개 채널데이터를 읽어내 래치 0 ~ 3 및 PROM을 통해 송/수신버퍼부(1510), 다중화/역다중화부(1540) 및 링크정합부(1560)로 출력한다.
상기 송/수신버퍼부(1510), 다중화/역다중화부(1540) 및 링크정합부(1560)에서 출력된 타임슬롯 교환된 2K개 채널데이터는 각각 제 1, 2 다중화 /역다중화회로팩(1100, 1200), 서브하이웨이정합부(1520) 및 제 1 지역링크 정합회로팩(1700)을 통해 가입자장치, 신호서비스 및 시험장치 및 중앙링크로 출력한다.
상술한 바와같이 본 발명에 의한 전전자교환기의 매트릭스 타임스위칭장치에 의하면 타임스위칭회로팩이 통화메모리 및 제어메모리를 수용하여 송/수신경로 및 유지보수 경로를 모두 스위칭하는 방식이므로 스위칭 및 유지보수가 용이하며, 집선비가 타임스위치 내부의 호인 경우 1 : 1 이고, 외부의 호인 경우 2 : 1이므로 블록킹확률을 줄일수 있다는 뛰어난 효과가 있다.
Claims (5)
- 가입자장치와 중앙링크사이에서 타임슬롯교환하는 전전자교환기의 타임스위칭장치에 있어서,가입자장치에서 2K개 채널데이터를 각각 입력받아 다중화하여 송신하는 한편, 타임슬롯교환된 2K개 채널데이터를 각각 수신하여 역다중화한 후 상기 가입자장치로 송신하는 제 1, 2, 3, 4 다중화/역다중화 회로팩과,중앙링크에 광정합되는 제 1, 2 지역링크 정합회로팩과,상기 제 1, 2 다중화/역다중화 회로팩, 상기 제 1 지역링크 정합회로팩과 신호서비스 및 시험장치에서 각각 한쌍의 2K개 채널데이터, 2K개 채널데이터 및 1K개 채널데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 1, 2 다중화/역다중화회로팩, 상기 제 1 지역링크 정합회로팩과 신호서비스 및 시험장치로 각각 송신하는 제 1 타임스위칭 회로팩과,상기 제 3, 4 다중화/역다중화 회로팩, 상기 제 2 지역링크 정합회로팩과 신호서비스 및 시험장치에서 각각 한쌍의 2K개 채널데이터, 2K개 채널데이터 및 1K개 채널데이터를 입력받아, 타임스위치 및 링크제어프로세서에의해 제어되어서 상기 데이터들을 매트릭스메모리구조의 통화메모리를 이용하여 타임슬롯교환을 하고, 그 타임슬롯교환된 데이터를 코드변환하여 상기 제 3, 4 다중화/역다중화회로팩, 상기제 2 지역링크 정합회로팩과 신호서비스 및 시험장치로 각각 송신하는 제 2 타임스위칭 회로팩으로 이루어진 특징으로 하는 전전자교환기의 매트릭스 타임스위칭장치.
- 제 1항에 있어서,상기 제 1 타임스위칭회로팩은 상기 제 1, 2 다중화/역다중화 회로팩과 각각 2K개 채널데이터를 송/수신하는 송/수신버퍼부와,상기 제 1 지역링크정합부와 링크정합되는 링크정합부와,신호서비스 및 시험장치에 서브하이웨이 정합되며 1K개 채널데이터를 송/수신하는 서브하이웨이정합부와,상기 서브하이웨이정합부에서 1K개 채널데이터를 입력받아 2K개 채널데이터로 다중화하여 송신하는 한편, 타임슬롯교환된 2K개 채널데이터를 입력받아 역다중화하여 1K개 채널데이터로 교환하여 상기 서브하이웨이정합부로 송신하는 다중화/역다중화부와,상기 송/수신버퍼, 링크정합부 및 다중화/역다중화부를 통해 수신된 2K개 채널데이터를 타임슬롯교환하여 상기 송/수신버퍼, 링크정합부 및 다중화/역다중화부로 그 타임슬롯교환된 2K개 채널데이터를 송신하는 매트릭스메모리부와,타임스위치 및 링크제어프로세서에 정합되는 프로세서정합부와,상기 프로세서정합부를 통해 타임스위치 및 링크제어프로세서에서 2K개 채널데이터를 입력받아 상기 매트릭스메모리부의 동작 및 모든 구성요소 전체를 제어하기위한 신호를 발생하는 타임스위치제어부로 이루어진 것을 특징으로 하는 전전자교환기의 매트릭스 타임스위칭장치.
- 제 1항에 있어서,상기 제 2 타임스위칭회로팩은 상기 제 3, 4 다중화/역다중화 회로팩과 각각 2K개 채널데이터를 송/수신하는 송/수신버퍼부와,상기 제 2 지역링크정합부와 링크정합되는 링크정합부와,신호서비스 및 시험장치에 서브하이웨이 정합되며 1K개 채널데이터를 송/수신하는 서브하이웨이정합부와,상기 서브하이웨이정합부에서 1K개 채널데이터를 입력받아 2K개 채널데이터로 다중화하여 송신하는 한편, 타임슬롯교환된 2K개 채널데이터를 입력받아 역다중화하여 1K개 채널데이터로 교환하여 상기 서브하이웨이정합부로 송신하는 다중화/역다중화부와,상기 송/수신버퍼, 링크정합부 및 다중화/역다중화부를 통해 수신된 2K개 채널데이터를 타임슬롯교환하여 상기 송/수신버퍼, 링크정합부 및 다중화/역다중화부로 그 타임슬롯교환된 2K개 채널데이터를 송신하는 매트릭스메모리부와,타임스위치 및 링크제어프로세서에 정합되는 프로세서정합부와,상기 프로세서정합부를 통해 타임스위치 및 링크제어프로세서에서 2K개 채널데이터를 입력받아 상기 매트릭스메모리부의 동작 및 모든 구성요소 전체를 제어하기위한 신호를 발생하는 타임스위치제어부로 이루어진 것을 특징으로 하는 전전자교환기의 매트릭스 타임스위칭장치.
- 제 2항 또는 제 3항에 있어서,상기 매트릭스메모리부는 상기 타임스위치제어부에 의해 동작이 제어되어 상기 송/수신버퍼, 링크정합부 및 다중화/역다중화부에서 각각 4가지 2K개 채널데이터를 입력받아 동시에 출력시키는 4개의 버퍼메모리와,상기 4개의 버퍼메모리에서 2K개 채널데이터를 일괄적으로 수신하여 저장한 후 상기 제어메모리에 의해 선택되어 읽기 동작이 제어되므로써 그 읽혀진 2K개 채널데이터를 다수의 래치를 통해 출력시키는 4×4 통화메모리와,상기 4×4 통화메모리에서 선택되어 읽혀진 2K 채널데이터를 다수의 래치를 통해 입력받아 μ/A-LAW, A/u-LAW, NA IDLE 및 CEPT IDLE로 변환하여 상기 송/수신버퍼부, 링크정합부 및 다중화/역다중화부로 출력하는 4개의 PROM과,상기 타임스위치제어부에서 제어신호를 입력받아 저장한 후 그 신호를 다수의 래치를 통해 순차적으로 출력하므로써 특정 번지의 통화메모리로부터 데이터를 읽어 상기 다수의 래치를 통해 출력시키도록 제어하는 4개의 제어메모리로 이루어진 것을 특징으로 하는 전전자교환기의 매트릭스 타임스위칭장치.
- 제 4항에 있어서,상기 통화메모리 각각은 2개 영역으로 나누어져 데이터쓰기와 데이터읽기과정이 1 프레임주기로 교대로 이루어짐을 특징으로 하는 전전자교환기의 매트릭스 타임스위칭장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009268A KR100313576B1 (ko) | 1999-03-18 | 1999-03-18 | 전전자교환기의 매트릭스 타임스위칭장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009268A KR100313576B1 (ko) | 1999-03-18 | 1999-03-18 | 전전자교환기의 매트릭스 타임스위칭장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060722A KR20000060722A (ko) | 2000-10-16 |
| KR100313576B1 true KR100313576B1 (ko) | 2001-11-26 |
Family
ID=19577001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009268A KR100313576B1 (ko) | 1999-03-18 | 1999-03-18 | 전전자교환기의 매트릭스 타임스위칭장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313576B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347418B1 (ko) * | 1999-12-30 | 2002-08-03 | 주식회사 하이닉스반도체 | 전전자 교환기의 국부데이터링크 회로팩 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960028663A (ko) * | 1994-12-27 | 1996-07-22 | 박성규 | 소용량 전전자 교환기의 가입자 집선장치 |
-
1999
- 1999-03-18 KR KR1019990009268A patent/KR100313576B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960028663A (ko) * | 1994-12-27 | 1996-07-22 | 박성규 | 소용량 전전자 교환기의 가입자 집선장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000060722A (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013514694A (ja) | 大容量スイッチングシステム | |
| FI73111B (fi) | Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral. | |
| JP2005130528A (ja) | 移動通信システムの制御局 | |
| EP2197218B1 (en) | A shared bus distributed intercross device | |
| KR100313576B1 (ko) | 전전자교환기의 매트릭스 타임스위칭장치 | |
| US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
| Thompson et al. | Experimental modular switching system with a time-multiplexed photonic center stage | |
| KR100299853B1 (ko) | 이동통신교환기의타임스위치/유지보수회로팩 | |
| KR200223865Y1 (ko) | 대용량 전전자 교환기의 고성능 스위치 네트워크 | |
| US6526290B1 (en) | Automatic conditional cross-connection | |
| KR0143207B1 (ko) | 전전자 교환기용 pcm 데이타 변환 및 역다중화 회로 | |
| KR100290661B1 (ko) | 전전자교환기의 통화경로시험방법 | |
| KR930009628B1 (ko) | 제어메모리 및 유지보수회로 | |
| KR100197903B1 (ko) | 데이터 전송 속도 변환 장치 | |
| KR100225532B1 (ko) | 전전자 교환기에서의 디바이스 이중화 장치 | |
| KR100284400B1 (ko) | 전전자 교환기의 타임 스위치 및 타임 스위치 프로세서 장치 | |
| KR0171760B1 (ko) | 디지털 전전자교환기의 cdl과 ssw의 통합구조 | |
| KR100228319B1 (ko) | 비동기 전송모드 교환기의 고속 트렁크 비동기 전송모드 / 기본 속도 트렁크 인터페이스 겸용 프린트 보드 어셈블리 및 그 제어방법 | |
| KR100384837B1 (ko) | 트래픽 관리 장치 | |
| KR950003969B1 (ko) | 전전자 교환기의 시분할 제어 장치 | |
| JPH11215029A (ja) | インターフェース、インターフェース収容方法及びインターフェース収容架 | |
| KR100347327B1 (ko) | Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치 | |
| KR950005644B1 (ko) | 전전자 교환기의 패킷 조립 및 분해 제어기 | |
| KR970004790B1 (ko) | 광가입자 전송장치의 채널다중화장치 | |
| KR100663563B1 (ko) | 다방향 에드드롭 다중화 링 모드 동기식디지털계위 전송장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061019 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |