JPH11215029A - インターフェース、インターフェース収容方法及びインターフェース収容架 - Google Patents

Abstract

(57)【要約】 【課題】 送受信特性の劣化を最小限におさえて、１＋
１冗長構成及び１：Ｎ冗長構成の両方の構成をとる場合
に、装置のコンパクト化をはかる。 【解決手段】 低速信号部１０が備える電気インターフ
ェースを、終端回路１０２の基板と現用系及び予備系論
理回路１０３及び１０４の基板とに分離する。現用系論
理回路１０３には、予備系論理回路１０４が１：Ｎ冗長
構成で設けられる。電気伝送路１１４から受信した信号
を一旦能動素子により電気的に送受信終端して論理レベ
ルを確定し、その後段で現用系と予備系に信号を分配す
る。低速選択部１０６により選択された信号が、分離多
重部１０７、高速光インターフェース１０８を介して高
速光回線１１５と接続される。低速信号部１０が光イン
ターフェースを備える場合は、光インターフェースは、
ひとつの回路基板で構成され、１＋１冗長構成となる。
光インターフェースの回路基板は、電気インターフェー
スを搭載するスロットに互換搭載することができる。低
速選択部１０６は、選択回路の設定により、いずれの冗
長構成にも対応することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インターフェー
ス、インターフェース収容方法及びインターフェース収
容架に係り、特に、伝送装置、端局装置及び交換機等の
通信装置において、電気インターフェースと光インター
フェース装置を互換収容することができるインターフェ
ース、インターフェース収容方法及びインターフェース
収容架に関する。

【０００２】

【従来の技術】国際電気通信連合（International Tele
communication Union,ＩＴＵ）等の勧告書によると、電
気インターフェースでは、Ｎ対の電気伝送路に対してＮ
個の現用系電気インターフェースとひとつの予備系電気
インターフェースを装備する１：Ｎ冗長構成（Ｎは、１
以上の整数）が勧告されている。また、このような勧告
書によると、光信号インターフェースでは、光伝送路自
体にも予備系を設け、現用系と予備系のそれぞれの伝送
路に対して光インターフェースを各々有する１＋１冗長
構成が規定されている。

【０００３】従来、電気インターフェースを収容する伝
送装置、端局装置及び交換機等の通信装置においては、
装置内の現用系又は予備系電気インターフェースから送
出される信号のいずれかを伝送路に選択出力し、一方、
伝送路からの受信される信号を、現用系又は予備系電気
インターフェースの両方に入力するようにしている。こ
れにより、送受一対の伝送路を、通信装置内の予備系及
び現用系の装置に接続して、伝送信号を入出力する構成
となっている。

【０００４】電気インターフェースに関する従来の１：
Ｎ冗長構成については、例えば、特開平３−９９５６５
号公報、特開昭６４−５５９３４号公報、特開昭６３−
３１８８３９号公報に記載されている。これら従来技術
は、Ｎ個の電気伝送路と共通に直接接続された予備系電
気インターフェースを備え、故障したいずれかの現用系
電気インターフェースが接続されている電気伝送路を、
予備系電気インターフェースに切替え接続するものであ
る。電気信号インターフェースにおける１：Ｎ冗長構成
では、送受一対の伝送路上の入力信号と出力信号を、ケ
ーブル又は別基板上の配線により、それぞれ現用系と予
備系の両方の電気インターフェースに振り分けている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術においては、例えば、冗長構成のための配線の分岐箇
所から信号が反射されたり、配線にノイズが誘導された
りするため、信号波形の劣化が生じる場合がある。さら
に、高速な信号又は微小な信号を送受信する場合には、
このような伝送特性の劣化により、国際電気通信連合−
電気通信標準化部門（ＩＴＵ−Telecommunication Stan
dardization Sector, ＩＴＵ−Ｔ）等に規定されている
電気信号の規定である、パルスマスクや最小受信感度等
の各種特性を満足することが難しくなる。

【０００６】また、伝送装置においては、電気信号のみ
ならず光信号のためのインターフェースを収容する場合
もある。この場合は、装置をコンパクトに構成するため
に、電気インターフェースと光インターフェースとを、
必要に応じてどちらか又は両方を選択していずれも収容
可能とするような互換収容が要求される。

【０００７】従来、１＋１冗長構成と１：Ｎ冗長構成と
の両方の冗長構成をサポートする通信装置においては、
１＋１冗長構成を基本として、回路基板及び回路基板を
搭載する架が設計されている。すなわち、このような架
には、Ｎ回線（Ｎは、１以上の整数）の現用系伝送路を
収容する際に、２Ｎ回線分のインターフェースを実装で
きるように設計されている。そして、Ｎ回線の現用系伝
送路を架に収容する場合に、１＋１冗長構成では２Ｎ回
線分のインターフェースが実装され、１：Ｎ冗長構成で
は１＋Ｎ回線分のインターフェースが実装される。その
ため、１：Ｎ冗長構成時には、その差である、Ｎ−１回
線（＝ ２Ｎ−（１＋Ｎ） ）のインターフェース分の
空き部分が生じる。そして、従来の架では、この空き部
分を活用できないため、装置の小型化の隘路となってい
た。

【０００８】また、回路基板の大きさ自体が、電気イン
ターフェースと光インターフェースとで統一的でなく、
そのため、収容架への両者の互換搭載を行うことはむず
かしかった。

【０００９】本発明は、以上の点に鑑み、伝送装置、端
局装置及び交換機等の通信装置に収容されるインターフ
ェースにおいて、高速で微小な電気信号を送受信する際
にも、電気伝送路に伝送される信号の伝送特性の劣化を
最小限におさえることを目的とする。

【００１０】また、本発明は、電気伝送路の信号を終端
回路で終端した後に現用系と予備系の論理回路に分配す
ることにより、現用系論理回路に障害が発生した場合に
は、伝送特性の劣化を抑えつつ予備系論理回路に切り替
えを行い、信号の伝送を継続することを目的とする。

【００１１】また、本発明は、電気インターフェースが
２種類の回路基板で構成し、光インターフェースが１種
類の回路基板で構成し、これら互いに構成が異なる回路
基板を、どちらも同一構造の架に互換的に収容できるよ
うにすることを目的とする。

【００１２】また、本発明は、１：Ｎ冗長構成を採用し
たときに生じる空き部分に電気インターフェースの一部
の回路基板を割振り、１：Ｎ冗長構成を持つ電気インタ
ーフェースと１＋１冗長構成をもつ光インターフェース
の両方に対応できるようにし、架の実装スペースを有効
に活用し、装置の小型化を実現するインターフェース、
インターフェース収容方法及びインターフェース収容架
を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明においては、上記
の課題を解決するために、電気インターフェースについ
ては、伝送路を電気的に終端する終端回路基板と、送受
信する信号の論理的な処理を行う論理回路基板とに分離
した。終端回路には、伝送路から受信した高速及び微小
な電気信号を電気的に終端して論理レベルを確定する機
能と、装置内部からの信号で伝送路を電気的に駆動する
機能とを備えた。そして、終端回路基板のみを各伝送路
単位に設け、論理回路基板のみをＮ回線に１つの予備機
能を持つ１：Ｎ（Ｎ＝1,2,3,...)の冗長構成とした。

【００１４】従来、伝送路を分岐して現用系と予備系の
インターフェース回路基板に接続していたのに対して、
本発明においては、終端回路基板が、搭載された送受信
素子により伝送路を１対１で受信終端し、論理レベルの
装置内信号に変換した後に、現用系と予備系の論理回路
基板に振分けるようにした。このようにして、伝送路の
分岐を無くし、伝送路からの信号の受信電力を減少しに
くくした。

【００１５】さらに、搭載される回路基板の構成につい
ては、Ｎ回線の電気伝送路を収容する場合には、１：Ｎ
冗長構成を採用し、Ｎ個の終端回路基板とＮ＋１個の論
理回路基板の計２Ｎ＋１個の回路基板で電気インターフ
ェース部を構成した。一方、Ｎ回線の現用系光伝送路を
収容する場合には、１＋１冗長構成を採用し、２Ｎ個の
光インターフェース回路基板で構成した。

【００１６】このような構成により、従来は１：Ｎ冗長
構成の場合に生じていた回路基板Ｎ−１個分の空き部分
を、本発明ではＮ回線あたり１個分の空き部分しか生じ
ず、装置全体の小型化を実現した。

【００１７】本発明の第１の解決手段によると、電気伝
送路からの受信信号を電気論理レベルに変換し、一方、
前記電気伝送路への送信信号を電気信号レベルに変換す
るＮ個（Ｎは、１以上の整数）の終端回路と、Ｎ個の前
記終端回路に対して１：Ｎ冗長構成で設けられ、伝送信
号の論理的処理を行うＮ個の現用系論理回路及び１個の
予備系論理回路と、現用系光伝送路からの受信信号を電
気論理レベルに変換して論理的処理を行い、一方、前記
現用系光伝送路への送信信号を光信号レベルに変換する
ｎ個（ｎは、１以上の整数）の現用系光インターフェー
スと、予備系光伝送路からの受信信号を電気論理レベル
に変換して論理的処理を行い、一方、前記予備系光伝送
路への送信信号を光信号レベルに変換する、前記現用系
光インターフェースのそれぞれに対して設けられたｎ個
の予備系光インターフェースと、現用系又は予備系を選
択する選択回路を有し、前記現用系及び予備系論理回路
を収容する場合、いずれかの前記現用系論理回路の障害
時に、当該前記現用系論理回路を前記予備系論理回路に
切替えるように前記選択回路が設定され、一方、前記現
用系及び予備系光インターフェースを収容する場合、前
記現用系光インターフェース又は前記現用系光伝送路の
障害時に、対応する前記予備系光インターフェースに切
替えるように前記選択回路が設定される低速選択部とを
備えたインターフェースを提供する。

【００１８】本発明の第２の解決手段によると、それぞ
れ第１のサイズの回路基板に搭載されＮ本（Ｎは、１以
上の整数）の電気伝送路を終端するＮ個の終端回路、及
び、それぞれ第１のサイズの回路基板に搭載され、前記
終端回路に対して１：Ｎ冗長構成で設けられて伝送信号
の論理的処理を行うＮ個の現用系論理回路及び１個の予
備系論理回路を含む電気インターフェース、又は、それ
ぞれ第１のサイズの回路基板に搭載され、ｎ本（ｎは、
１以上の整数）の現用系光伝送路及びｎ本の予備系光伝
送路に対して１＋１冗長構成で設けられ、伝送信号の終
端及び論理的処理を行うｎ個の現用系及び予備系光イン
ターフェースのいずれか又は両方のインターフェースを
各々の低速選択部に収容するためのインターフェース収
容方法であって、現用系又は予備系を選択する選択回路
について、前記低速選択部に電気インターフェースの前
記現用系及び予備系論理回路を収容する場合、いずれか
の前記現用系論理回路の障害時に、当該現用系論理回路
を前記予備系論理回路に切替えるように選択回路を設定
し、一方、前記低速選択部に前記現用系及び予備系光イ
ンターフェースを収容する場合、前記現用系光インター
フェース又は前記現用系光伝送路の障害時に、前記予備
系光インターフェースに切替えるように選択回路を設定
することにより、各々の前記低速選択部が１：Ｎ冗長構
成又は１＋１冗長構成のいずれにも対応できるようにし
たインターフェース収容方法を提供する。

【００１９】本発明の第３の解決手段によると、電気伝
送路からの受信信号を電気論理レベルに変換し、一方、
前記電気伝送路への送信信号を電気信号レベルに変換す
るＮ個（Ｎは、１以上の整数）の終端回路を、それぞれ
第１のサイズの回路基板で構成し、Ｎ個の前記終端回路
に対して１：Ｎ冗長構成で設けられ、伝送信号の論理的
処理を行うＮ個の現用系論理回路及び１個の予備系論理
回路を、それぞれ前記第１のサイズの回路基板で構成
し、現用系光伝送路からの受信信号を電気論理レベルに
変換して論理的処理を行い、一方、前記現用系光伝送路
への送信信号を光信号レベルに変換するＮ個の現用系光
インターフェースを、それぞれ前記第１のサイズの回路
基板で構成し、予備系光伝送路からの受信信号を電気論
理レベルに変換して論理的処理を行い、一方、前記予備
系光伝送路への送信信号を光信号レベルに変換する、前
記現用系光インターフェースのそれぞれに対して設けら
れたＮ個の予備系光インターフェースを、それぞれ前記
第１のサイズの回路基板で構成し、前記第１のサイズの
回路基板を搭載するための第１のスロットを２Ｎ＋１個
有し、電気インターフェースの前記終端回路と前記現用
系及び予備系論理回路を収容する場合は、Ｎ個の前記第
１のスロットにＮ個の前記終端回路を収容し、Ｎ＋１個
の前記第１のスロットにＮ＋１個の前記論理回路を収容
し、一方、前記現用系及び予備系光インターフェースを
収容する場合には、２Ｎ個の前記第１のスロットにＮ個
の前記現用系光インターフェース及びＮ個の前記予備系
光インターフェースを収容するようにしたインターフェ
ース収容方法を提供する。

【００２０】本発明の第４の解決手段によると、２Ｎ＋
１個（Ｎは、１以上の整数）の第１のサイズの回路基板
を搭載する第１のスロットを備え、電気インターフェー
スを収容する場合は、Ｎ個の前記第１のスロットに、そ
れぞれ第１のサイズの回路基板で構成されＮ本の電気伝
送路を終端するＮ個の前記終端回路が収容され、Ｎ＋１
個の前記第１のスロットに、それぞれ第１のサイズの回
路基板で構成され前記終端回路に対して１：Ｎ冗長構成
で設けられ、伝送信号の論理的処理を行うＮ個の現用系
論理回路及び１個の予備系論理回路とが収容され、一
方、光インターフェースを収容する場合には、２Ｎ個の
前記第１のスロットに、それぞれ第１のサイズの回路基
板で構成され、Ｎ本の現用系光伝送路及びＮ本の予備系
光伝送路に対して１＋１冗長構成で設けられ、伝送信号
の終端及び論理的処理を行うＮ個の現用系及び予備系光
インターフェースが収容されるようにした、電気インタ
ーフェース又は光インターフェースのいずれか又は両方
を収容するためのインターフェース収容架を提供する。

【００２１】

【発明の実施の形態】（１）伝送システム まず、本発明に関連する伝送システムについて説明す
る。

【００２２】図１に、本発明に関連する２局間の伝送シ
ステムの構成図を示す。

【００２３】この伝送システムは、光伝送装置１１及び
１２を備える。光伝送装置１１及び１２は、それぞれ低
速伝送路１３及び１４を収容し、両装置の間は高速光回
線１５により接続される。

【００２４】ここでは、低速伝送路１３及び１４として
は、電気伝送路又は光伝送路のいずれか又は両方が適宜
選択される。例えば、電気伝送路としては、ＩＴＵ−Ｔ
で規定される１３９Ｍbit/s のヨーロッパの伝送速度標
準−４（European Transmission Service - 4, Ｅ４）
レベルなどが採用され、一方、光伝送路としては同様に
ＩＴＵ−Ｔで規定される１５５．５２Ｍbit/s の同期ト
ランスポート・モジュール（Synchronous Transport Mo
dule, ＳＴＭ−１）レベルなどが採用される。光伝送装
置１１及び１２は、それぞれ、これらの低速伝送路１３
及び１４を、例えば１６回線収容する。

【００２５】また、高速光回線１５としては、例えば、
同様にＩＴＵ−Ｔで規定されるＳＴＭ−１６レベル（２
４８８．３２Ｍbit/s ）などが採用される。このような
伝送方式は、２．４Ｇbit/sの同期ディジタル・ハイア
ラーキ（Synchronous DigitalHierarchy, ＳＤＨ）とし
て知られている。光伝送装置１１及び１２は、収容され
た１６回線の低速伝送路１３及び１４を多重化して、高
速光回線１５に伝送し、一方、高速光回線１５からの信
号を分離化して低速伝送路１３及び１４にそれぞれ伝送
する。

【００２６】なお、伝送される信号の信号レベル、信号
形式、ビットレート等は、適宜選択することができる。

【００２７】つぎに、図２に、本発明に関連する多局間
の伝送システムの構成図を示す。

【００２８】この伝送システムにおいては、光伝送装置
２１〜２４を備える。光伝送装置２１〜２４は、それぞ
れ低速伝送路２５〜２８を収容し、各装置間は高速光回
線２９〜３１により局間接続される。

【００２９】ここでは、低速伝送路２５〜２８及び高速
光回線２９〜３１の構成については、図１と同様であ
る。光伝送装置２１及び２４については、図１と同様で
あるが、光伝送装置２２及び２３については、例えばＳ
ＴＭ−１６レベルの高速光回線がそれぞれ２組接続され
る。そのため、局間中継のための構成を備える。

【００３０】以上のように、光伝送装置は、その設置さ
れる状況や既存のシステムとの整合等により、光伝送路
を収容したり、電気伝送路を収容したり、またはこれら
の両方を収容したりする場合がある。

【００３１】（２）電気インターフェースを搭載した伝
送装置 つぎに、図３に、本発明に係る電気インターフェースを
搭載した場合の伝送装置の構成図（１）を示す。

【００３２】本発明のインターフェースは、低速信号部
１０、高速信号部２０、クロック部１１０、制御部１１
１及び電源部１１２を備える。

【００３３】一般に、低速信号部の種類としては、例え
ば、電気インターフェース及び光インターフェースがあ
る。ここでは、電気インターフェースを低速信号部１０
に収容した場合の、低速信号部１０側から高速信号部２
０側への信号の流れを説明するための接続構成を示して
いる。

【００３４】電気インターフェースを搭載する低速信号
部１０は、終端回路１０２と現用系及び予備系論理回路
１０３及び１０４、及び低速選択部１０６の各基板を含
む。電気インターフェースについては、例えば、上述し
たようなＩＴＵ−Ｔで規定されているＥ４レベルが採用
される。

【００３５】終端回路１０２は、電気伝送路１１４から
の受信信号を電気論理レベルに変換し、一方、電気伝送
路１１４への送信信号を電気信号レベルに変換する。現
用系及び予備系論理回路１０３及び１０４は、Ｎ個の終
端回路１０２に対して１：Ｎ冗長構成で設けられ、伝送
信号の論理的処理を行う。ここでは、一例として、４個
の現用系論理回路１０３に対して１個の予備系論理回路
１０４を備える。低速選択部１０６は、二重化されてお
り、論理回路基板の現用系または予備系を選択する選択
回路１０９を搭載する。

【００３６】また、高速信号部２０は、多重分離部１０
７及び高速光インターフェース１０８を備える。

【００３７】多重分離部１０７は、二重化されており、
低速選択部１０６からの信号を多重し、一方、高速信号
部２０からの信号を分離する。高速光インターフェース
１０８は、二重化されており、高速光回線１１５を収容
して多重分離部１０７と信号の伝送を行う。

【００３８】その他、クロック部１１０は、装置全体に
基準クロックを分配するもので、二重化されている。制
御部１１１は、装置全体を制御するものである。また、
電源部１１２は、装置に電源を供給するものであり、二
重化されている。

【００３９】以上のような構成により、電気伝送路１１
４から入力された電気信号は、終端回路１０２及び論理
回路１０３を経て、低速選択部１０６に入力される。低
速選択部１０６では、選択回路１０９により現用系論理
回路１０３又は予備系論理回路１０４のいずれかを選択
して出力する。低速選択部１０６から出力された信号
は、多重分離部１０７及び高速光インターフェース１０
８を経て高速光回線１１５に出力される。

【００４０】つぎに、図４に、本発明に係る電気インタ
ーフェースを搭載した場合の伝送装置の構成図（２）を
示す。

【００４１】ここでは、電気インターフェースを低速信
号部１０に収容した場合の、高速信号部２０側から低速
信号部１０側への信号の流れを説明するための接続構成
を示している。この場合、低速選択部１０６の基板に搭
載された選択回路１１３は、高速信号部側の多重分離部
１０７から伝送された信号のいずれかから、予備系論理
回路１０４に送出する信号を選択する回路である。

【００４２】（３）光インターフェースを搭載した伝送
装置 本発明の伝送装置においては、低速信号部１０に１３９
Ｍｂｉｔ／ｓ（ＩＴＵ−Ｔで規定されているＥ４レベ
ル）の電気インターフェース以外に、ＩＴＵ−Ｔで規定
されているＳＴＭ−１レベル等の光インターフェース４
０１の基板も収容することができる。

【００４３】図５に、本発明に係る光インターフェース
を搭載した場合の構成図（１）を示す。ここでは、光イ
ンターフェースを低速信号部１０に収容した場合の、低
速信号部１０側から高速信号部２０側への信号の流れを
説明するための接続構成を示している。

【００４４】本発明に係るインターフェースは、低速信
号部１０、高速信号部２０、クロック部１１０、制御部
１１１及び電源部１１２を備える。

【００４５】低速信号部１０は、光インターフェース４
０１及び低速選択部１０６の各基板を含む。光インター
フェースについては、例えば、上述したようなＩＴＵ−
Ｔで規定されているＳＴＭ−１レベルが採用される。

【００４６】光インターフェース４０１は、現用系又は
予備系光伝送路１１６又は１１７からの受信信号を電気
論理レベルに変換して論理的処理を行い、一方、現用系
又は予備系光伝送路１１６又は１１７への送信信号を光
信号レベルに変換する。光インターフェース４０１は、
現用系光伝送路１１６と予備系光伝送路１１７に対し
て、１：１冗長構成により現用系又は予備系がそれぞれ
独立に設けられている。

【００４７】低速選択部１０６は、光インターフェース
４０１の現用系または予備系を選択する選択回路１０９
を搭載し、二重化されている。

【００４８】以上のような構成により、光伝送路から入
力された光信号は、光インターフェース４０１を経て、
低速選択部１０６に入力される。低速選択部１０６で
は、選択回路１０９により現用系又は予備系光インター
フェース４０１のいずれかを選択して出力する。低速選
択部１０６から出力された信号は、多重分離部１０７及
び高速光インターフェース１０８を経て高速光回線１１
５に出力される。

【００４９】つぎに、図６に、本発明に係る光インター
フェースを搭載した場合の構成図（２）を示す。ここで
は、光インターフェースを低速信号部１０に収容した場
合の、高速信号部２０側から低速信号部１０側への信号
の流れを説明するための接続構成を示している。

【００５０】この場合、低速選択部１０６では、高速信
号部側の多重分離部１０７から伝送された信号を、現用
系及びそれに対応する予備系の光インターフェース４０
１に送出する。

【００５１】（４）電気インターフェース 一般に、電気インターフェースにおいて１：Ｎ冗長構成
を採用した場合、一つの電気伝送路１１４からの信号を
分岐して、その信号を送受信する現用系電気インターフ
ェースに加えるとともに、予備系電気インターフェース
にも並列に接続する構成となる。

【００５２】図７に、本発明に関連する電気インターフ
ェースの構成図を示す。

【００５３】この電気インターフェースは、伝送路信号
を終端するマザーボード５０１と現用系電気インターフ
ェース５０２及び予備系電気インターフェース５０３の
各基板を備える。マザーボード５０１上には、切替え回
路として、例えばリレー５０４が搭載される。電気イン
ターフェース５０２及び５０３の基板には、終端部２０
１、マッピング部２０３及び装置内インターフェース２
０４を備える。

【００５４】この構成においては、電気伝送路１１４
は、マザーボード５０１上で２分岐された後、電気イン
ターフェース回路基板５０２及び５０３に接続される。
マザーボード５０１のリレー５０４を開閉することで、
現用系電気インターフェース回路５０２または予備系電
気インターフェース回路５０３の各基板に、電気伝送路
１１４を選択接続する。なお、このリレー５０４は、電
気インターフェース回路基板５０２、５０３に搭載する
ことも可能である。

【００５５】ここでは、受信側の信号の流れを示した
が、送信側の信号の流れも同様にリレー等で分岐される
構成となる。

【００５６】このような電気インターフェースでは、一
般に、受信信号を、リレー５０４を用いて切替えるの
で、特に伝送信号が微小の場合には、その受信信号の劣
化が懸念される。この原因は、例えば、電気信号をリレ
ーを介して接続した場合、リレーでの損失が生じ、受信
電力が減衰してしまうことによる。送信側も同様に、リ
レーでの信号の減衰が発生する。また、リレー間を接続
する配線の分岐線からの信号の反射や、配線に誘導され
るノイズ等によっても、伝送特性の劣化が生じる場合が
ある。

【００５７】つぎに、図８に、本発明に係る電気インタ
ーフェースの構成図を示す。

【００５８】これに対して、本発明に係る電気インター
フェースは、電気伝送路１１４を終端する終端回路１０
２と、論理的な信号処理を行う論理回路１０３及び１０
４の各基板を備える。

【００５９】終端回路１０２の基板は、終端部２０１及
び選択回路２０２を含む。終端部２０１は、電気伝送路
１１４から受信した信号を装置内で処理できる論理信号
に変換し、現用系又は予備系論理回路１０３又は１０４
に送出する。また、終端部２０１は、現用系又は予備系
論理回路１０３又は１０４の基板から受信した信号を伝
送路に送出する信号レベルに変換する。選択回路２０２
は、現用系論理回路１０３の基板または予備系論理回路
１０４の基板の一方を選択する。

【００６０】論理回路１０３及び１０４は、マッピング
部２０３、装置内インターフェース部２０４及び選択回
路１０５を備える。マッピング部２０３は、終端回路１
０２からの信号に基づき各種オーバーヘッドを付加する
機能と、伝送路に送出するための信号を分離する機能等
を有する。例えば、ＩＴＵ−Ｔで標準化されているＳＤ
Ｈにおいて、入力信号を仮想チャネル−４（Virtual Ch
annel -4, ＶＣ−４）のペイロードにマッピングしてＳ
ＤＨの各種オーバーヘッドを付加し、一方、ＡＴＭセル
などのＶＣ−４ペイロードから出力信号を抽出したりす
るものである。装置内インターフェース部２０４は、マ
ッピング部２０３から選択回路１０５に信号を送出し、
また、選択回路１０５からの信号を受信する。また、選
択回路１０５は、終端回路１０２の基板を選択する。

【００６１】つぎに、電気インターフェースの論理回路
基板の切替え構成及び動作を、図を参照して説明する。

【００６２】本発明における電気インターフェースの冗
長構成は、Ｎ回線（Ｎは、整数。特に、１，４，８，１
６，・・・等。）の伝送路に対して１つの予備装置を設
ける１：Ｎ冗長構成を採用している。ここで、論理回路
１０３及び１０４の基板が、電気インターフェースにお
いて冗長構成を持つ部分であり、また、終端回路１０２
の基板は、冗長構成を持たない構成である。よって、Ｎ
回線の電気インターフェースを収容する場合、終端回路
１０２の基板は、回線対応にＮ個搭載し、これに対し
て、論理回路１０３及び１０４の基板は、Ｎ個の現用系
と１個の予備系の計Ｎ＋１個を搭載する。

【００６３】ここで、現用系論理回路１０３に障害が発
生した場合は、これを予備系論理回路１０４の基板に切
り替えてサービスを継続する。この切替えは、終端回路
基板に搭載した選択回路２０２が予備系論理回路１０４
の基板を選択し、かつ、予備系論理回路１０４の基板に
搭載した選択回路１０５が、障害が発生した論理回路１
０３の基板に接続されていた終端回路１０２の基板を選
択することにより行われる。

【００６４】このように、本発明では、電気伝送路１１
４からの信号をリレーやセレクタ等で直接分岐せずに、
終端回路１０２の基板に搭載した終端部２０１に１：１
で直接接続して送受信し、終端回路１０２の基板の後段
で電気信号を現用系論理回路１０３の基板と予備系論理
回路１０４の基板とに分配する構成とした。伝送路信号
は、終端回路１０２の終端部２０１に適切な送受信素子
を備えることにより、受信されてディジタル信号の”
０”又は”１”に判定され、その後は論理レベルの信号
となる。そして、このような構成により、伝送路からの
受信信号をリレー等で分岐することによる信号の劣化を
少なくし、信号の２分岐を容易に実現することができ
る。

【００６５】なお、本発明では、終端回路１０２の基板
で伝送路信号を受信した後に伝送路信号を現用系と予備
系に２分岐しているため、予備系を配備してない終端回
路１０２の基板に障害が発生した場合には、伝送路信号
の送受信ができなくなる。しかしながら、終端回路１０
２の基板の部品点数を回線終端に必要な最小限の部品、
つまり送受信素子とその周辺回路部品程度で構成するこ
とにより、終端回路１０２の信頼性を十分高くすること
ができる。終端回路１０２の信頼度が、装置全体の信頼
度を満たすに対して影響が少ない場合には、装置全体と
して十分な信頼度を実現できる。

【００６６】また、現用系論理回路１０３と予備系論理
回路１０４の回路基板は、物理的に同一の回路基板とす
ることが保守部品の常備の面から望ましい。本発明で
は、論理回路基板１０３及び１０４に終端回路１０２の
基板を選択する１：Ｎ選択回路１０５を搭載し、現用系
ではこの選択回路１０５を常に一つの終端回路１０２の
基板を選択するように固定設定し、予備系ではこの選択
回路１０５によりＮ枚の終端回路１０２の内の一枚を選
択できる構成とした。これにより、現用系の論理回路１
０３の基板と予備系用の論理回路１０４の基板を物理的
に同一のものとすることができる。

【００６７】つぎに、現用系運用時における予備系での
動作について説明する。

【００６８】現用系が運用状態のときには、予備系は装
置に搭載されたＬＳＩ間や低速選択部１０６に搭載され
たＬＳＩ間で自己診断を行うことができる。この場合、
例えば、送信側でＬＳＩ間のデータの空きバイトに固定
パターンを挿入し、受信側で期待値と照合することによ
り、自己診断を行う。

【００６９】電気インターフェースで信号断（Loss of
Signal、ＬＯＳ）を検出した場合、これが、電気伝送路
１１４の障害によるものか、又は電気インターフェース
回路の障害によるものかを判定する必要がある。本発明
においては、電気インターフェースの終端回路１０２に
折返し部を設けることにより、障害の判定を行うことが
できる。すなわち、伝送装置がＬＯＳを検出した場合に
は、この折返し部により伝送装置から電気伝送路１１４
への出力を入力側へ折返す。そして、ＬＯＳが検出され
たら、伝送装置、特に電気インターフェースの現用論理
回路１０３の障害と判定し、一方、出力信号が受信され
たら電気伝送路１１４の障害と判定する。そして、伝送
装置の障害の場合には、現用系論理回路１０３を予備系
論理回路１０４に切替えることで信号の伝送が継続され
る。なお、終端回路１０２の障害は、電気伝送路１１４
の障害と同様の判定がなされる。

【００７０】（５）低速選択部 本発明に係る低速選択部１０６は、電気インターフェー
スの場合には１：Ｎ冗長構成に対応し、光インターフェ
ースの場合には１＋１冗長構成に対応することができる
ように、どちらにも設定されることができる。

【００７１】図９に、本発明に係る低速選択部の構成図
を示す。この図では、一例として、現用系の４入力を選
択するための構成を示す。

【００７２】低速選択部１０６は、４個の選択回路６１
〜６４及び設定回路６７を備える。選択回路６１〜６４
には、それぞれひとつの現用系（０系）入力端子ａ及び
２つの予備系（１系）入力端子ｂ及びｃを有し、制御信
号により０系又は１系のいずれかの入力を選択して出力
する。設定回路６７は、２個のセレクタ６５及び６６を
有し、破線で示された配線接続を変更することにより、
低速選択部１０６の冗長構成の種類を設定する。

【００７３】図１０に、低速選択部における１＋１冗長
構成時の切替え動作の説明図を示す。

【００７４】この例において、１＋１冗長構成時には、
実線のようにパスを接続する。なお、破線は未使用のパ
スを示す。図示されたように、０系及び１系入力は、そ
れぞれ選択回路６１〜６４の現用系及び予備系入力端子
ａ及びｂに接続される。このような接続により、低速選
択部１０６は、現用系及び予備系のインターフェース回
路基板（光インターフェース４０１）とそれぞれ接続さ
れ、選択回路６１〜６４により、各々いずれかが選択さ
れる。

【００７５】図１１に、低速選択部における１：Ｎ冗長
構成時の切替え動作の説明図を示す。

【００７６】この例において、１：４冗長構成時には、
実線のようにパスを接続する。なお、破線は未使用のパ
スを示す。この例では、設定回路６７のセレクタ６５及
び６６により、ひとつの予備系インターフェースからの
１系入力信号が、各々の選択回路６１〜６４の予備系入
力端子ｃにそれぞれ接続される。このようにして設定回
路６７により、予備系論理回路１０４が共用されるよう
に設定される。そして、低速選択部１０６は、現用系及
び予備系のインターフェース回路基板（電気インターフ
ェース１０１の現用系論理回路１０３及び予備系論理回
路１０４）と接続され、選択回路６１〜６４により、各
々予備系又は現用系のいずれかが選択される。

【００７７】つぎに、図１２に、低速選択部における
１：８冗長構成時の切替え動作の説明図を示す。

【００７８】この例において、上述の４回線分の低速選
択部を２個使用することにより、１：８冗長構成を実現
することができる。この場合には、実線のようにパスを
接続する。なお、破線は未使用のパスを示す。

【００７９】この例では、選択回路６１ａ〜６４ａ及び
設定回路６７ａの接続構成は上述のものと同様である。
ただし、ここでは、設定回路６７ａの出力を設定回路６
７ｂのセレクタ６６ｂに入力し、その出力が各選択回路
６１ｂ〜６４ｂの予備系入力端子に接続される。このよ
うにして設定回路６７ａ及び６７ｂにより、予備系論理
回路１０４が共用されるように設定される。そして、低
速選択部１０６は、現用系及び予備系のインターフェー
ス回路基板（電気インターフェース１０１の現用系論理
回路１０３及び予備系論理回路１０４）と接続され、選
択回路６１ａ〜６４ａ及び６１ｂ〜６４ｂにより、各々
予備系又は現用系のいずれかが選択される。

【００８０】ここで、例えば、１６回線を収容する場合
は、この回路を４個使用することで、それを実現するこ
とができる。８回線、１２回線又はさらに多くの回線を
収容する場合も同様である。

【００８１】すなわち、ひとつの低速選択部１０６によ
り、１：Ｎ冗長構成とする場合は、Ｎ本の現用系入力
を、Ｎ個の選択回路のそれぞれの現用系入力端子にそれ
ぞれ接続し、１本の予備系入力を、設定回路を介してＮ
個の選択回路の予備系入力端子に共通に接続する。一
方、ひとつの低速選択部１０６により、Ｎ回線に対して
１＋１冗長構成とする場合は、Ｎ個の選択回路の現用系
及び予備系入力をそれぞれ接続し、制御信号により切り
替えるように設定する。

【００８２】さらに、Ｎ個の選択回路と設定回路とを備
えた低速選択部１０６をｋユニット（ｋは、２以上の整
数）組み合わせることにより、以下のように、ｋＮ本の
回線について現用系又は予備系の選択動作を行うことが
できる。

【００８３】例えば、１＋１冗長構成とする場合は、こ
れにより、ｋＮ回線の現用系又は予備系の切替えを行う
ことができる。

【００８４】また、１：ｋＮ冗長構成（ｋは、２以上の
整数）とする場合は、Ｎ本の現用系入力をＮ個の選択回
路に接続し、１本の予備系入力を、設定回路を介してひ
とつのユニット内のＮ個の選択回路の予備系入力端子に
共通に接続すると共に、他のユニットの設定回路を介し
て他のユニットのＮ個の選択回路の予備系入力端子に共
通に接続する。具体的には、並列接続やチェーン状に連
続するような接続により構成すればよい。このような設
定により、制御信号に従ってそれぞれの選択動作を行う
ことができる。

【００８５】（６）インターフェースの収容 以下に、本発明に係るインターフェースの実装構成につ
いて説明する。

【００８６】図１３に、本発明に係るインターフェース
収容架の構成図を示す。これは、本発明に係る伝送装置
を構成する各回路基板について、インターフェース収容
架の物理的な実装スロット位置を示すものである。

【００８７】スロット７０１〜７０６には、低速信号部
１０を構成する回路基板を搭載する。スロット７０７に
は、クロック部を構成する回路基板を搭載する。スロッ
ト７０８には、制御部を構成する回路基板を搭載する。
スロット７０９には、電源部を構成する回路基板を搭載
する。また、スロット７１０には、低速選択部１０６を
搭載する。スロット７１１には、多重分離部１０７を搭
載し、スロット７１２には高速光インターフェース１０
８を搭載する。

【００８８】本発明では、低速信号部１０を構成する電
気インターフェース又は光インターフェースのいずれか
又は両方の回路基板を、スロット７０１〜７０６に適宜
互換的に収容することが可能となる。なお、この例で
は、スロット７０５及び７０６は、電気インターフェー
スを搭載する場合にのみ実装するためのスロットであ
る。また、ここでは、一例として、低速信号部１０を伝
送装置全体で２ユニット設ける構成としている。

【００８９】本発明においては、電気インターフェース
を終端回路１０２と現用系及び予備系論理回路１０３及
び１０４との２つの回路基板に分けて構成している。一
方、電気インターフェースと互換で低速信号部１０を構
成する光インターフェース４０１の基板は、ひとつの回
路基板で構成した。電気インターフェースの終端回路１
０２と現用系及び予備系論理回路１０３及び１０４の回
路基板、及び光インターフェース４０１の回路基板は、
スロット７０１〜７０６に搭載することにより互換収容
が可能である。

【００９０】つぎに、インターフェース収容架に実装す
る回路基板の大きさについて、以下に説明する。

【００９１】本発明において、回路基板は、比較的部品
点数の少ない回路を実装するための第１のサイズの回路
基板と、比較的部品点数の多い回路を実装するための第
２のサイズの回路基板との２つのサイズを用いるように
した。高さ方向について、例えば、第１のサイズの回路
基板としてハーフサイズ、第２のサイズの回路基板とし
てはフルサイズとすることができる。このほかにも、第
２のサイズの回路基板の高さは、収容効率や回路規模等
を考慮して、第１のサイズの回路基板の高さの整数倍な
どとすることができる。また、奥行方向については、収
容のしやすさや効率、架の構造等を考慮して、例えば、
第１のサイズと第２のサイズとで、例えば、同じ又はほ
ぼ同じ長さとすることができる。

【００９２】ここでは、一例として、低速信号部１０に
おける終端回路１０２、現用系及び予備系論理回路１０
３及び１０４及び光インターフェース４０１の各回路基
板、及び、クロック部１１０の回路基板は、第１のサイ
ズ（ハーフサイズ）の回路基板で実現している。また、
その他の回路基板は、第２のサイズ（フルサイズ）の回
路基板で実現している。

【００９３】つぎに、インターフェース収容方法につい
て説明する。上述のような回路基板のサイズ構成とする
ことで、以下のように、電気インターフェース１０２、
１０３及び１０４及び光インターフェース４０１を各ス
ロットに搭載することができる。

【００９４】まず、インターフェース収容架には、低速
信号部１０を収容するために、第１のサイズの回路基板
を搭載するための第１のスロットを２Ｎ＋１個備える。

【００９５】ここで、電気インターフェースを収容する
場合は、Ｎ個の第１のスロットにＮ個の終端回路１０２
を収容し、Ｎ＋１個の第１のスロットにＮ＋１個の論理
回路１０３及び１０４を収容する。一方、光インターフ
ェースを収容する場合には、２Ｎ個の第１のスロットに
Ｎ個の現用系光インターフェース４０１及びＮ個の予備
系光インターフェース４０１を収容する。

【００９６】図１４に、低速信号部に光インターフェー
ス回路基板を搭載する場合の説明図を示す。

【００９７】ここでは、一例として、現用系及び予備系
光インターフェースの回路基板をそれぞれ８個収容する
場合を示す。現用系用のスロット７０１及び７０２と予
備系用のスロット７０３及び７０４には、物理的に同一
の光インターフェース回路基板が搭載される。例えば、
現用系光インターフェース４０１のひとつの回路基板を
スロット７０１のひとつに搭載し、それと対応する予備
系光インターフェース４０１のひとつの回路基板をスロ
ット７０３に搭載する。このようにして、搭載領域Ａに
現用系の光インターフェース４０１の回路基板４個が収
容され、また、搭載領域ａに予備系の光インターフェー
ス４０１の回路基板４個が収容される。同様に、搭載領
域Ｂ（スロット７０２）及びｂ（スロット７０４）に、
現用系と予備系の光インターフェース４０１の回路基板
がそれぞれ４個ずつ収容される。したがって、インター
フェース収容架には、現用系として８回路基板分の光イ
ンターフェース４０１が搭載される。

【００９８】図１５に、低速信号部に電気インターフェ
ース回路基板を搭載する場合の説明図を示す。

【００９９】ここでは、一例として、電気インターフェ
ースの回路基板を８個分収容する場合を示す。電気イン
ターフェースを搭載する場合には、例えば、スロット７
０１及び７０２には、電気インターフェースの論理回路
１０３の回路基板の現用系を搭載し、スロット７０３及
び７０４には、電気インターフェースの終端回路１０２
の回路基板を搭載する。また、スロット７０５及び７０
６には、予備系論理回路１０４の回路基板を搭載する。

【０１００】例えば、１：４冗長構成の場合には、専用
のスロットを例えば１６回線あたりハーフサイズの基板
が入るスロットを４つ設ける。また、例えば、１：８冗
長構成の場合には、１６回線あたり２つの予備系論理回
路１０４の回路基板しか必要ないため、ハーフサイズの
２つのスロットで十分であり、残りは空きスロットとな
る。

【０１０１】このようにして、例えば、搭載領域Ａ１
に、電気インターフェースの現用系論理回路１０３の回
路基板が４個収容され、搭載領域Ａ２に、電気インター
フェースの終端回路１０２の回路基板が４個収容され
る。また、領域ａに、予備系論理回路１０４の回路基板
が１個収容される。同様に、搭載領域Ｂ１及びＢ２に、
現用系論理回路１０３及び終端回路１０２の回路基板が
それぞれ４個ずつ収容され、搭載領域ｂに、予備系論理
回路１０４の回路基板が１個収容される。したがって、
インターフェース収容架には、現用系として８回路基板
分の電気インターフェースが搭載される。

【０１０２】なお、インターフェース収容架において、
低速信号部１０以外のスロットは、低速信号部１０の種
別によらず同様の回路基板を搭載する構成とすることも
できる。また、各回路基板には、複数の同一回路を搭載
することにより、ひとつの基板で複数の回線を収容する
ことができる。また、インターフェース収容架のスロッ
ト数、サイズ、幅又は大きさ等は、適宜設定することが
できる。さらに、電気インターフェースと光インターフ
ェースを、ひとつの収容架に適宜混合して搭載すること
もできる。

【０１０３】以上のように、本発明に係るインターフェ
ース収容架においては、電気インターフェースを終端回
路１０２と論理回路１０３及び１０４との回路基板の２
つに分割する構成においても、光インターフェース４０
１の回路基板のようにひとつとする構成においても、電
気インターフェースの終端回路１０２又は論理回路１０
３、１０４の基板と、光インターフェース４０１の回路
基板とを、同じスロットに互換で収容できる。そのた
め、本発明によると、装置の空き部分を最小にし、装置
の空き部分、無駄部分を少なくする構成を実現できる。

【０１０４】

【発明の効果】以上のように、本発明によると、伝送装
置または交換機等の通信装置に収容されるインターフェ
ースにおいて、電気伝送路に伝送される高速で微小な電
気信号を送受信する際の信号特性の劣化を最小限におさ
えることができる。

【０１０５】また、本発明によると、電気信号を終端回
路で終端した後に現用系と予備系の論理回路に分配する
ことにより、現用系論理回路に障害が発生した場合に
は、伝送特性の劣化を抑えつつ、予備系論理回路に切り
替えを行い、信号の伝送を継続することができる。

【０１０６】また、本発明によると、２種類の回路基板
で構成される電気インターフェースと１種類の回路基板
で構成される光インターフェース回路基板のように、互
いに構成が異なる回路基板を備えるインターフェースに
ついて、これらの両方の回路基板のどちらも、搭載架の
スロットに互換で収容できるようにすることができる。

【０１０７】また、本発明によると、１：Ｎ冗長構成を
採用したときに生じる空き部分に電気インターフェース
の一部の回路基板を割振り、１：Ｎ冗長構成を持つ電気
インターフェースと１＋１冗長構成をもつ光インターフ
ェースの両方に対応することができる。これにより、架
の実装スペースを有効に活用し、装置の小型化を実現す
ることができる。

【０１０８】

【図面の簡単な説明】

【図１】本発明に関連する２局間の伝送システムの構成
図。

【図２】本発明に関連する多局間の伝送システムの構成
図。

【図３】本発明に係る電気インターフェースを搭載した
場合の伝送装置の構成図（１）（低速信号部側から高速
信号部側への信号の流れ）。

【図４】本発明に係る電気インターフェースを搭載した
場合の伝送装置の構成図（２）（高速信号部側から低速
信号部側への信号の流れ）。

【図５】本発明に係る光インターフェースを搭載した場
合の伝送装置の構成図（１）（低速信号部側から高速信
号部側への信号の流れ）。

【図６】本発明に係る光インターフェースを搭載した場
合の装置全体の構成図（２）（高速信号部側から低速信
号部側への信号の流れ）。

【図７】本発明に関連する電気インターフェースの構成
図。

【図８】本発明に係る電気インターフェースの構成図。

【図９】本発明に係る低速選択部の構成図。

【図１０】低速選択部における１＋１冗長構成時の切替
え動作の説明図。

【図１１】低速選択部における１：Ｎ冗長構成時の切替
え動作の説明図。

【図１２】低速選択部における１：８冗長構成時の切替
え動作の説明図。

【図１３】本発明に係るインターフェース収容架の構成
図。

【図１４】低速信号部に光インターフェース回路基板を
搭載する場合の説明図。

【図１５】低速信号部に電気インターフェース回路基板
を搭載する場合の説明図。

【符号の説明】

１０ 低速信号部 ２０ 高速信号部 １０２ 終端回路 １０３ 現用系論理回路 １０４ 予備系論理回路 １０６ 低速選択部 １０７ 多重分離部 １０８ 高速光インターフェース １１４ 電気伝送路 １１５ 高速光回線 １１６ 現用系光伝送路 １１７ 予備系光伝送路 ４０１ 光インターフェース ７０１〜７０６ 低速信号部の回路基板を搭載するスロ
ット ７１０ 低速選択部の回路基板を搭載するスロ
ット

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｌ 1/22 Ｈ０４Ｂ 9/00 Ｈ (72)発明者 小山 弘記 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 藤田 浩之 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (15)

【特許請求の範囲】
1. 【請求項１】電気伝送路からの受信信号を電気論理レベ
   ルに変換し、一方、前記電気伝送路への送信信号を電気
   信号レベルに変換するＮ個（Ｎは、１以上の整数）の終
   端回路と、 Ｎ個の前記終端回路に対して１：Ｎ冗長構成で設けら
   れ、伝送信号の論理的処理を行うＮ個の現用系論理回路
   及び１個の予備系論理回路と、 現用系光伝送路からの受信信号を電気論理レベルに変換
   して論理的処理を行い、一方、前記現用系光伝送路への
   送信信号を光信号レベルに変換するｎ個（ｎは、１以上
   の整数）の現用系光インターフェースと、 予備系光伝送路からの受信信号を電気論理レベルに変換
   して論理的処理を行い、一方、前記予備系光伝送路への
   送信信号を光信号レベルに変換する、前記現用系光イン
   ターフェースのそれぞれに対して設けられたｎ個の予備
   系光インターフェースと、 現用系又は予備系を選択する選択回路を有し、前記現用
   系及び予備系論理回路を収容する場合、いずれかの前記
   現用系論理回路の障害時に、当該前記現用系論理回路を
   前記予備系論理回路に切替えるように前記選択回路が設
   定され、一方、前記現用系及び予備系光インターフェー
   スを収容する場合、前記現用系光インターフェース又は
   前記現用系光伝送路の障害時に、対応する前記予備系光
   インターフェースに切替えるように前記選択回路が設定
   される低速選択部とを備えたインターフェース。
2. 【請求項２】前記低速選択部は、 制御信号により現用系入力又は予備系入力を選択するＮ
   個（Ｎは、１以上の整数）の選択回路と、 前記選択回路の切替え設定を行うための設定回路とを備
   え、 １：Ｎ冗長構成とする場合は、Ｎ本の前記現用系入力を
   Ｎ個の前記選択回路の各々の現用系入力端子に接続し、
   １本の前記予備系入力を前記設定回路を介してＮ個の前
   記選択回路の予備系入力端子に共通に接続し、前記制御
   信号によりそれぞれの前記選択回路を切り替えるように
   設定され、 一方、１＋１冗長構成とする場合は、Ｎ本の前記現用系
   及び予備系入力をＮ個の前記選択回路の各々の現用系及
   び予備系入力端子に接続し、前記制御信号によりそれぞ
   れの前記選択回路を切り替えるように設定される請求項
   １に記載のインターフェース。
3. 【請求項３】前記低速選択部は、 制御信号により現用系入力又は予備系入力を選択するＮ
   個の選択回路と、 前記選択回路の切替え設定を行うための設定回路とを備
   え、 １：ｋＮ冗長構成（ｋは２以上の整数、Ｎは１以上の整
   数）とする場合は、前記低速選択部をｋユニット備え、
   Ｎ本の前記現用系入力をＮ個の前記選択回路の各々の現
   用系入力端子に接続し、１本の予備系入力を前記設定回
   路を介してひとつの前記ユニット内のＮ個の前記選択回
   路の予備系入力端子に共通に接続すると共に、他の前記
   ユニット内の前記設定回路を介して前記他のユニット内
   のＮ個の前記選択回路の予備系入力端子に共通に接続
   し、前記制御信号により各々の前記ユニット内のそれぞ
   れの前記選択回路を切り替えるように設定される請求項
   １に記載のインターフェース。
4. 【請求項４】前記終端回路は、 電気伝送路への送信信号を前記低速選択部に折り返し、
   折り返された前記送信信号に基づき前記現用系論理回路
   の障害を判定するための折返し部をさらに備えた請求項
   １乃至３のいずれかに記載のインターフェース。
5. 【請求項５】前記終端回路は、 電気伝送路からの受信信号のディジタル値を判定してデ
   ィジタル値である電気論理レベルを出力する送受信回路
   を備えた請求項１乃至４のいずれかに記載のインターフ
   ェース。
6. 【請求項６】前記低速選択部に入力又はこれから出力さ
   れる論理レベルの信号を、出力又は入力する多重分離部
   と、 前記多重分離部に入力又はこれから出力される信号を、
   高速回線に出力又は入力する高速インターフェースとを
   さらに備えた請求項１乃至５のいずれかに記載のインタ
   ーフェース。
7. 【請求項７】前記低速選択部、前記多重分離部又は前記
   高速インターフェースは、二重化構成であることを特徴
   とする請求項１乃至６のいずれかに記載のインターフェ
   ース。
8. 【請求項８】それぞれ第１のサイズの回路基板に搭載さ
   れＮ本（Ｎは、１以上の整数）の電気伝送路を終端する
   Ｎ個の終端回路、及び、それぞれ第１のサイズの回路基
   板に搭載され、前記終端回路に対して１：Ｎ冗長構成で
   設けられて伝送信号の論理的処理を行うＮ個の現用系論
   理回路及び１個の予備系論理回路を含む電気インターフ
   ェース、 又は、 それぞれ第１のサイズの回路基板に搭載され、ｎ本（ｎ
   は、１以上の整数）の現用系光伝送路及びｎ本の予備系
   光伝送路に対して１＋１冗長構成で設けられ、伝送信号
   の終端及び論理的処理を行うｎ個の現用系及び予備系光
   インターフェースのいずれか又は両方のインターフェー
   スを各々の低速選択部に収容するためのインターフェー
   ス収容方法であって、 現用系又は予備系を選択する選択回路について、前記低
   速選択部に電気インターフェースの前記現用系及び予備
   系論理回路を収容する場合、いずれかの前記現用系論理
   回路の障害時に、当該現用系論理回路を前記予備系論理
   回路に切替えるように選択回路を設定し、一方、前記低
   速選択部に前記現用系及び予備系光インターフェースを
   収容する場合、前記現用系光インターフェース又は前記
   現用系光伝送路の障害時に、前記予備系光インターフェ
   ースに切替えるように選択回路を設定することにより、
   各々の前記低速選択部が１：Ｎ冗長構成又は１＋１冗長
   構成のいずれにも対応できるようにしたインターフェー
   ス収容方法。
9. 【請求項９】電気伝送路からの受信信号を電気論理レベ
   ルに変換し、一方、前記電気伝送路への送信信号を電気
   信号レベルに変換するＮ個（Ｎは、１以上の整数）の終
   端回路を、それぞれ第１のサイズの回路基板で構成し、 Ｎ個の前記終端回路に対して１：Ｎ冗長構成で設けら
   れ、伝送信号の論理的処理を行うＮ個の現用系論理回路
   及び１個の予備系論理回路を、それぞれ前記第１のサイ
   ズの回路基板で構成し、 現用系光伝送路からの受信信号を電気論理レベルに変換
   して論理的処理を行い、一方、前記現用系光伝送路への
   送信信号を光信号レベルに変換するＮ個の現用系光イン
   ターフェースを、それぞれ前記第１のサイズの回路基板
   で構成し、 予備系光伝送路からの受信信号を電気論理レベルに変換
   して論理的処理を行い、一方、前記予備系光伝送路への
   送信信号を光信号レベルに変換する、前記現用系光イン
   ターフェースのそれぞれに対して設けられたＮ個の予備
   系光インターフェースを、それぞれ前記第１のサイズの
   回路基板で構成し、 前記第１のサイズの回路基板を搭載するための第１のス
   ロットを２Ｎ＋１個有し、 電気インターフェースの前記終端回路と前記現用系及び
   予備系論理回路を収容する場合は、Ｎ個の前記第１のス
   ロットにＮ個の前記終端回路を収容し、Ｎ＋１個の前記
   第１のスロットにＮ＋１個の前記論理回路を収容し、一
   方、前記現用系及び予備系光インターフェースを収容す
   る場合には、２Ｎ個の前記第１のスロットにＮ個の前記
   現用系光インターフェース及びＮ個の前記予備系光イン
   ターフェースを収容するようにしたインターフェース収
   容方法。
10. 【請求項１０】前記現用系及び予備系論理回路を収容す
    る場合、いずれかの前記現用系論理回路の障害時に、当
    該現用系論理回路を前記予備系論理回路に切替えるよう
    に選択回路が設定され、一方、前記現用系及び予備系光
    インターフェースを収容する場合、前記現用系光インタ
    ーフェース又は前記現用系光伝送路の障害時に、対応す
    る前記予備系光インターフェースに切替えるように選択
    回路が設定される低速選択部を、 それぞれ第１のサイズの整数倍の大きさの第２のサイズ
    の回路基板で構成し、 前記第２のサイズの回路基板を、前記第１のスロットの
    前記整数倍の大きさの第２のスロットに収容する請求項
    ９に記載のインターフェース収容方法。
11. 【請求項１１】前記電気インターフェースを複数の前記
    終端回路と複数の前記論理信号回路の二つの回路基板に
    機能分割して収容したことを特徴とする請求項９又は１
    ０に記載のインターフェース収容方法。
12. 【請求項１２】前記電気インターフェースと互換で光イ
    ンターフェースを収容する位置は、前記終端回路と前記
    論理信号回路の収容された前記第１のスロットのうちど
    ちらにも収容できることを特徴とする請求項９乃至１１
    のいずれかに記載のインターフェース収容方法。
13. 【請求項１３】２Ｎ＋１個（Ｎは、１以上の整数）の第
    １のサイズの回路基板を搭載する第１のスロットを備
    え、 電気インターフェースを収容する場合は、 Ｎ個の前記第１のスロットに、それぞれ第１のサイズの
    回路基板で構成されＮ本の電気伝送路を終端するＮ個の
    前記終端回路が収容され、 Ｎ＋１個の前記第１のスロットに、それぞれ第１のサイ
    ズの回路基板で構成され前記終端回路に対して１：Ｎ冗
    長構成で設けられ、伝送信号の論理的処理を行うＮ個の
    現用系論理回路及び１個の予備系論理回路とが収容さ
    れ、 一方、光インターフェースを収容する場合には、 ２Ｎ個の前記第１のスロットに、それぞれ第１のサイズ
    の回路基板で構成され、Ｎ本の現用系光伝送路及びＮ本
    の予備系光伝送路に対して１＋１冗長構成で設けられ、
    伝送信号の終端及び論理的処理を行うＮ個の現用系及び
    予備系光インターフェースが収容されるようにした、 電気インターフェース又は光インターフェースのいずれ
    か又は両方を収容するためのインターフェース収容架。
14. 【請求項１４】前記現用系及び予備系論理回路を収容す
    る場合、いずれかの前記現用系論理回路の障害時に、当
    該現用系論理回路を前記予備系論理回路に切替えるよう
    に選択回路が設定され、一方、前記現用系及び予備系光
    インターフェースを収容する場合、前記現用系光インタ
    ーフェース又は前記現用系光伝送路の障害時に、対応す
    る前記予備系光インターフェースに切替えるように選択
    回路が設定される低速選択部を、 それぞれ第１のサイズの整数倍の大きさの第２のサイズ
    の回路基板に搭載し、 前記第２のサイズの回路基板を前記第１のスロットの前
    記整数倍の大きさの第２のスロットに収容する請求項１
    ３に記載のインターフェース収容架。
15. 【請求項１５】前記低速選択部に入力又はこれから出力
    される論理レベルの信号を、出力又は入力する多重分離
    部、及び、 前記多重分離部に入力又はこれから出力される信号を、
    高速回線に出力又は入力する高速インターフェースを、 それぞれ第１のサイズの整数倍の大きさの第３及び第４
    のサイズの回路基板に搭載し、 前記第３及び第４のサイズの回路基板を前記第１のスロ
    ットの前記整数倍の大きさの第３及び第４のスロットに
    収容する請求項１３又は１４に記載のインターフェース
    収容架。