KR950003969B1 - 전전자 교환기의 시분할 제어 장치 - Google Patents

Abstract

내용 없음.

Description

전전자 교환기의 시분할 제어 장치

제1도는 종래의 시분할 스위치 하드웨어 로직 구성도

제2도는 송신용 제어 메모리를 공통으로 구성한 시분할 스위치 전체 구성도

제3도는 본 발명의 하드웨어 로직 구성도.

* 도면의 주요 부분에 대한 부호의 설명

1, 2, 3, 4 ; 1개의 TSIA 회로 팩, la, 2a, 3a, 4a : 가입자 채널 데이터 수신단, lb, 2b, 3b, 4b : 다중화단(Multiplexer), 1c, 2c, 3c, 4c 음성처리 메모리(speech memory), ld, 2d, 3d, 4d : 출력 래치단, lf, 2f, 3f, 4f 수신용 제어 메모리, 10 ; 수신용 제어 메모리.

본 발명은 전전자 교환기(TXD-10)에 삽입되어 타임 슬롯 기능이 수용되는 시분할 제어 장치에 관한 것으로, 보다 상세하게는 각 가입자 채널 데이터를 디지탈화, 다중화시켜 전송함에 있어서, 송신용 제어 메모리를 집선율에 맞추어 하나의 장치에 공통으로 구성한 시분할 제어 장치에 관한 것이다

종래의 전전자 교환기 시분할 스위치 회로는 제2도에 있는 송신용 제어 메모리(TX TYPE controlmemory)(10)를 수신용 제어 메모리(RX TYPE control memory)(lf, 2f, 3f, 4f)와 함께 한 회로 팩에 내장시켜 구성하였다.

그러나 상기의 회로로 집선 기능을 수행할 때 제어 메모리(Control Memory)내의 데이터 해제 실패시 음성처리 메모리내의 가입자 체널 데이터가 중복되어 충돌 현상이 발생되었다.

또한 송신용 제어 메모리(10)는 각 회로 팩마다 1K 용량의 메모리를 실장하는 데 실제 가입자들이 모든 회선을 일시에 사용할 수 없는 일이므로 항상 많은 제어 메모리가 낭비되는 문제점이 있었다.

따라서 본 발명은 상기와 같은 문제점을 보완하기 위하여 새로이 창출된 것으로써, 송신용 제어 메모리와 시분할 스위치내 유지 보수 기능을 하는 장치 1매(TX TYPE CMMA 회로 팩)(10)와 음성처리 메모리(Speech Memory)(1c, 2c, 3c, 4c) 및 수신용 제어 메모리(RX TYPE TSIA 회로 팩)(1, 2, 3, 4)로 구성된 장치 4매를 하나의 유니트로 구성하고 상기 송신용 제어 메모리(10)를 집선율에 맞추어 공통으로 사용하므로써(제3도) 가입자간 통화시 송신용 제어 메모리(10)의 데이터 해제 실패에 따른 가입자 채널 데이터의 충돌을 방지하고 시분할 스위치의 신뢰성 향상과 제어 메모리(10)의 용량을 절감할 수 있도록 된 전전자 교환기의 시분할 제어 장치를 제공함에 그 목적이 있다.

이하, 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.

제2도는 가입자와 인터페이스하고 있는 시분할 스위치 유니트를 나타낸 블럭 구성도로써, 동 도면에 도시된 바와같이, 음성처리 메모리(1c, 2c, 3c, 4c)와 수신용 제어 메모리(lf, 2f, 3f, 4f)로 구성된 회로 팩이 4매있고, l024(1매 회로 팩당 회선수)개의 가입자 채널이 상기 음성처리 메모리(1c, 2c, 3c, 4c)에 접속되게 됨으로써 송신용 제어 메모리(10)의 번지 지정에 의해 상기 음성처리 메모리(1c, 2c, 3c, 4c)내에 내장된 정보를착신자측으로 전송하도록 되어 있다

제3도는 송신용 제어 메모리(10)를 공유한 음성처리 메모리(1c, 2c, 3c, 4c) 4매로 구성된 하드웨어 로직으로, 가입자와 물려 있는 채널 데이터 수신단(la,2a,3a,4a)과 병렬로 수신된 정보를 직렬로 변환시키는 다중화단(lb, 2b, 3b, 4b), 음성처리 메모리(1c, 2c, 3c, 4c)에 연결하여 수신자측으로 전송하는 래치 버퍼(ld,2d,3d,4d)로 구성된다.

상기 송신용 제어 메모리(10)는 4 : 1 집선율에 따라 4개의 각 음성처리 메모리(1c ,2c, 3c, 4c)를 제어하도록 구성한 것이다.

한편 제1도는 종래의 시분할 스위치 로직 구성도로 제3도와 유사하나 1K 용량의 송신용 제어 메모리(lc, 2c, 3c, 4c)를 각각의 음성처리 메모리(10a,10b,10c,10d)에 내장시킨 것이 다르다.

이와같이 구성된 본 발명의 작용 효과를 첨부된 제3도의 하드웨어 로직 구성도를 참조하여 상세히 설명하면 다음과 같다.

먼저 가입자와 연결된 채널 데이터 수신단(la, 2a, 3a, 4a)을 통해 인가되는 가입된 회선수(l024회선)만큼의 정보를 다중화(lb, 2b, 3b, 4b)된 가입자 채널 데이터로써 순차적(sequential)인 방법으로 음성처리 메모리(1c, 2c, 3c, 4c)에 저장된 후, 프로세서(도시되지 않음)의 제어에 의해 어드레스를 지정받아 내장된 송신용 제어 메모리(10)에 무작위(Random)로 저장되게 되는 바, 분주 회로에 의해 분주된 클럭에 의해서 순차적으로 호출된 송신용 제어 메모리(10) 데이터에 의해 무작위로 읽혀진 가입자 채널 데이터를 출력 래치(ld, 2d, 3d, 4d)를 통하여 수신단 또는 프로세서로 송출하게 된다.

이어 시분할 스위치의 타임 슬롯 교환 기능을 설명한다.

제1도에 도시된 종래의 하드웨어 로직 구성도에서는 동일한 출력 타임 슬롯이 n개씩 존재하므로,1번회로 팩의 임의의 입력이 XX번째의 출력으로 전송된 후 통화가 해지되어 해당 제어 메모리(l0a, 10b, 10c, 10d) 데이터를 널(nul1) 데이터로 라이트(write)하였으나 실패했을 경우와 동시에 두 회로 팩에 해당 송신제어 메모리(10)의 임의의 입력이 XX번째의 출력으로 전송하고자 할 때는 서로 충돌이 발생하게 된다.

그러나 제3도의 제어 메모리(10)를 공통으로 사용하는 경우, 출력 타임 슬롯을 결정하는 제어 메모리 어드레스가 한개씩 존재하기 때문에 가입자 채널 충돌은 발생하지 않으며 1K 용량의 제어 메모리 1개만이 송신용 제어 메모리로 소요되므로 신뢰성과 경제성인 면으로도 유리하다.

Claims (2)

1. 가입자 선로와 수신자 선로 사이에 설치되어 교환 기능을 수행하는 전전자 교환기에 있어서, 상기 가입자 선로에 접속되어 가입된 획선으로부터 인가되는 채널 데이터를 수신하는 채널 데이터 수신 수단과, 이채널 데이터 수신 수단을 통하여 인가되는 각 회선의 채널 데이터를 다중화하는 다중화 수단, 이 다중화 수단으로부터 출력되는 다중화된 채널 데이터를 순차적으로 저장하는 음성처리 메모리, 소정 집선율에 따라 상기 음성처리 메모리에 저장되어 있는 채널 데이터를 선별하여 출력하기 위한 통합된 제어 데이터를 저장하는 송신용 제어 메모리, 이 송신용 제어 메모러에 저장되어 있는 제어 데이터를 근거로 출력되는 체널 데이터를 출력하기 위한 래치 버퍼를 포항하여 구성된 것을 특징으로 하는 전전자 교환기의 시분할 제어 장치.
2. 제1항에 있어서, 상기 송신용 제어 메모리가 상기 음성처리 메모리와 독립된 별도의 모듈로 구성된 것을 특징으로 하는 전전자 교환기의 시분할 제어 장치.