KR100312658B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100312658B1 KR100312658B1 KR1019990060776A KR19990060776A KR100312658B1 KR 100312658 B1 KR100312658 B1 KR 100312658B1 KR 1019990060776 A KR1019990060776 A KR 1019990060776A KR 19990060776 A KR19990060776 A KR 19990060776A KR 100312658 B1 KR100312658 B1 KR 100312658B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate electrode
- metal film
- buffer
- electrode metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 29
- 239000010937 tungsten Substances 0.000 claims description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- -1 tungsten nitride Chemical class 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 199
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Abstract
본 발명은 금속 게이트 전극을 포함하는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명은, 반도체 기판 상에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상부에 게이트 전극용 금속막을 증착하는 단계; 상기 금속막 상부에 버퍼막을 형성하는 단계; 상기 버퍼막 상부에 베리어막 및 난반사 방지막을 순차적으로 적층하는 단계; 및 상기 난반사 방지막, 베리어막, 버퍼막, 게이트 전극용 금속막 및 게이트 절연막을 소정 부분 패터닝하여 게이트 전극을 형성하는 단계를 포함하며, 상기 버퍼막은 상기 게이트 전극용 금속막과 상기 베리어막과 중간 정도의 물질 특성을 갖으며, 상기 게이트 전극용 금속막의 성분중 일부와 상기 베리어막의 성분중 일부를 포함하는 것을 특징으로 한다.The present invention discloses a method for manufacturing a semiconductor device including a metal gate electrode. The disclosed invention comprises the steps of depositing a gate insulating film on a semiconductor substrate; Depositing a metal film for a gate electrode on the gate insulating film; Forming a buffer film on the metal film; Sequentially stacking a barrier film and an antireflection film on the buffer film; And forming a gate electrode by partially patterning the diffuse reflection prevention film, barrier film, buffer film, gate electrode metal film, and gate insulating film, wherein the buffer film is intermediate with the gate electrode metal film and the barrier film. It has a material characteristic of and characterized in that it comprises some of the components of the metal film for the gate electrode and some of the components of the barrier film.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로 보다 구체적으로는 텅스텐 박막을 포함하는 게이트 전극 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a gate electrode comprising a tungsten thin film.
일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막 구조가 이용되거나 또는 불순물이 도핑된 폴리실리콘막과 고융점 실리사이드막을 적층하는 구조(이하 폴리사이드 구조)가 이용된다.In general, the gate electrode is an electrode for selecting a MOS transistor, and a polysilicon film structure doped with an impurity is mainly used or a structure in which a polysilicon film doped with an impurity and a high melting point silicide film is laminated (hereinafter referred to as a polyside structure). Is used.
그러나, 반도체 소자의 집적도가 증가됨에 따라, 상기한 폴리사이드 구조의 게이트 전극 보다 더욱 우수한 전도 특성을 갖는 구조가 요구되었다.However, as the degree of integration of semiconductor devices is increased, a structure having better conductivity than the gate electrode of the polyside structure is required.
따라서, 종래에는 텅스텐 박막을 게이트 전극으로 이용하는 금속 게이트 전극이 제안되었고, 이러한 금속 게이트 구조가 도 1에 도시되어 있다.Accordingly, a metal gate electrode using a tungsten thin film as a gate electrode has been conventionally proposed, and this metal gate structure is shown in FIG. 1.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(1) 상부에 게이트 절연막(2)을 형성한다. 게이트 절연막(2)은 이후 형성될 금속 게이트 전극과 반도체 기판(1) 사이의 물질 특성차를 줄일 수 있도록 금속 질화막 또는 금속 산화막이 이용됨이 바람직하다. 일반적으로는 텅스텐 질화막(WN)이 게이트 절연막(2)으로 이용된다. 다음, 게이트 절연막(2) 상부에 텅스텐 금속막(3)을 증착하고, 계속해서, 하드 마스크막으로서 실리콘 질화막으로 된 베리어막(4)과 난반사 방지막(5)이 순차적으로 적층된다. 이때, 텅스텐 금속막은 3000℃ 이하의 높은 융점을 가지므로 열적 안정성이 우수하다. 그 다음, 난반사 방지막(5), 베리어막(4), 텅스텐 금속막(3) 및 게이트 절연막(2)을 소정 부분 식각하여, 금속-게이트 전극(10)을 형성한다. 다음으로, 금속-게이트 전극(10)이 형성된 반도체 기판(1) 상부에 질화막을 증착한다음, 비등방성 블랭킷 식각하여, 금속-게이트 전극(10) 양측에 질화막 스페이서(6)을 형성한다.First, as shown in FIG. 1, the gate insulating film 2 is formed on the semiconductor substrate 1. As the gate insulating film 2, a metal nitride film or a metal oxide film is preferably used to reduce the difference in material properties between the metal gate electrode and the semiconductor substrate 1 to be formed later. Generally, tungsten nitride film WN is used as the gate insulating film 2. Next, a tungsten metal film 3 is deposited on the gate insulating film 2, and the barrier film 4 made of a silicon nitride film and the diffuse reflection prevention film 5 are sequentially stacked as a hard mask film. At this time, since the tungsten metal film has a high melting point of 3000 ° C. or lower, the thermal stability is excellent. Next, the anti-reflection film 5, the barrier film 4, the tungsten metal film 3, and the gate insulating film 2 are partially etched to form the metal-gate electrode 10. FIG. Next, a nitride film is deposited on the semiconductor substrate 1 on which the metal-gate electrode 10 is formed, and then anisotropic blanket etching is performed to form the nitride film spacers 6 on both sides of the metal-gate electrode 10.
이와같은 금속-게이트 전극(10)은 게이트 전극이 전도 특성이 우수한 금속막으로 형성되므로, 기존의 폴리실리콘, 폴리사이드 게이트 전극보다 도전 특성이 우수하다.Since the gate electrode is formed of a metal film having excellent conductive properties, the metal-gate electrode 10 has superior conductivity than conventional polysilicon and polyside gate electrodes.
그러나, 게이트 전극으로 이용되는 텅스텐 금속막은 상술한 바와 같이 높은 열적 안정성을 가지는 반면, 금속 자체의 높은 열팽창도로 인하여 높은 잔류 응력을 갖는다. 이로 인하여, 도 2에 도시된 바와 같이, 게이트 전극(10)에 소정의 열이 가해지면, 텅스텐 금속막(3)이 열팽창되어, 텅스텐 금속막(3)과 그 상부의 베리어막(4) 사이 또는 텅스텐 금속막(3)과 스페이서(6) 사이가 박리되거나, 텅스텐 금속막(3) 표면에 균열이 일어난다. 이로 인하여, 게이트 전극의 저항이 상승된다.However, the tungsten metal film used as the gate electrode has a high thermal stability as described above, while having a high residual stress due to the high thermal expansion of the metal itself. For this reason, as shown in FIG. 2, when a predetermined heat is applied to the gate electrode 10, the tungsten metal film 3 is thermally expanded, so that the tungsten metal film 3 and the barrier film 4 thereon are extended. Alternatively, the tungsten metal film 3 and the spacer 6 are peeled off, or the surface of the tungsten metal film 3 is cracked. This raises the resistance of the gate electrode.
또한, 베리어막(4)과 텅스텐 금속막(3)간이 박리됨으로 인하여, 텅스텐 금속막(3)이 노출되는데, 이와같이 텅스텐 금속막(3)이 노출된 상태에서 후속의 층간 평탄화막 플로우 공정을 진행하면, 노출된 텅스텐 금속막(3)이 산화되어져, 재차 부피 팽창이 일어난다.In addition, since the barrier film 4 and the tungsten metal film 3 are peeled off, the tungsten metal film 3 is exposed. In this manner, a subsequent interlayer planarization film flow process is performed while the tungsten metal film 3 is exposed. If the exposed tungsten metal film 3 is oxidized, volume expansion occurs again.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 텅스텐 금속막으로 게이트 전극을 형성할때, 텅스텐 금속막과 베리어막간의 박리 및 균열을 방지하여, 금속 게이트 전극의 전도 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and when the gate electrode is formed of a tungsten metal film, it is possible to prevent peeling and cracking between the tungsten metal film and the barrier film, thereby improving the conduction characteristics of the metal gate electrode. It is to provide a method for manufacturing a semiconductor device that can be improved.
도 1 및 도 2는 종래의 게이트 전극 형성방법을 설명하기 위한 도면.1 and 2 are views for explaining a conventional method for forming a gate electrode.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 도면.3A and 3B are views for explaining a gate electrode forming method of a semiconductor device according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 게이트 전극 형성방법을 설명하기 위한 도면.4 is a view for explaining a gate electrode forming method according to another embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
11,21 : 반도체 기판 12,22 : 게이트 절연막11,21 semiconductor substrate 12,22 gate insulating film
13,23 : 게이트 전극용 금속막 14,230 : 버퍼막13,23: metal film for gate electrode 14,230: buffer film
15,24 : 베리어막 16,25 : 난반사 방지막15,24: barrier film 16,25: diffuse reflection prevention film
상기한 본 발명의 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상부에 게이트 전극용 금속막을 증착하는 단계; 상기 금속막 상부에 버퍼막을 형성하는 단계; 상기 버퍼막 상부에 베리어막 및 난반사 방지막을 순차적으로 적층하는 단계; 및 상기 난반사 방지막,베리어막, 버퍼막, 게이트 전극용 금속막 및 게이트 절연막을 소정 부분 패터닝하여 게이트 전극을 형성하는 단계를 포함하며, 상기 버퍼막은 상기 게이트 전극용 금속막과 상기 베리어막과 중간 정도의 물질 특성을 갖으며, 상기 게이트 전극용 금속막의 성분중 일부와 상기 베리어막의 성분중 일부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object of the present invention comprises the steps of depositing a gate insulating film on a semiconductor substrate; Depositing a metal film for a gate electrode on the gate insulating film; Forming a buffer film on the metal film; Sequentially stacking a barrier film and an antireflection film on the buffer film; And forming a gate electrode by partially patterning the diffuse reflection prevention film, the barrier film, the buffer film, the gate electrode metal film, and the gate insulating film, wherein the buffer film is intermediate with the gate electrode metal film and the barrier film. It has a material characteristic of and characterized in that it comprises some of the components of the metal film for the gate electrode and some of the components of the barrier film.
상기 게이트 전극용 금속막으로 텅스텐, 탄탈륨, 몰리브덴 중 선택되는 하나의 금속막이 이용되고, 상기 베리어막으로 실리콘 질화막이 이용된다. 이때, 버퍼막은 게이트 전극용 금속막이 텅스텐인 경우, 텅스텐 질화막이 이용되고, 게이트 전극용 금속막이 탄탈륨인 경우 탄탈륨 질화막이 이용되고, 게이트 전극용 금속막이 몰리브덴인 경우 몰리브덴 질화막이 이용되는 것을 특징으로 한다. 또한, 상기 베리어막을 실리콘 산화막으로 형성할 경우, 버퍼막은 게이트 전극용 금속막이 텅스텐인 경우, 텅스텐 산화막이 이용되고, 게이트 전극용 금속막이 탄탈륨인 경우 탄탈륨 산화막이 이용되고, 게이트 전극용 금속막이 몰리브덴인 경우 몰리브덴 산화막이 이용된다.One metal film selected from tungsten, tantalum and molybdenum is used as the gate electrode metal film, and a silicon nitride film is used as the barrier film. In this case, when the gate electrode metal film is tungsten, a tungsten nitride film is used, when the gate electrode metal film is tantalum, a tantalum nitride film is used, and when the gate electrode metal film is molybdenum, a molybdenum nitride film is used. . When the barrier film is formed of a silicon oxide film, the buffer film is a tungsten oxide film when the gate electrode metal film is tungsten, a tantalum oxide film is used when the gate electrode metal film is tantalum, and the metal film for the gate electrode is molybdenum. In this case, a molybdenum oxide film is used.
상기 버퍼막을 형성하는 단계와, 베리어막을 형성하는 단계 사이에 게이트 전극용 금속막을 잔류 응력을 감소시키기 위한 열처리 공정을 추가로 실시할 수 있다. 상기 열처리 공정은 400 내지 800℃ 온도에서 불활성 기체 또는 수소 기체 분위기에서 진행되거나, 또는 300 내지 500℃의 온도에서 1차 열처리하는 공정과, 500 내지 800℃의 온도에서 2차 열차리 하는 공정을 포함하는 것을 특징으로 한다.Between the step of forming the buffer film and the step of forming the barrier film, a heat treatment process for reducing residual stress of the gate electrode metal film may be further performed. The heat treatment process is performed in an inert gas or hydrogen gas atmosphere at a temperature of 400 to 800 ℃, or a first heat treatment at a temperature of 300 to 500 ℃, and the second train at a temperature of 500 to 800 ℃. Characterized in that.
그리고, 상기 버퍼막은 노출된 게이트 전극용 금속막 표면을을 질화 또는 산화처리하여 형성할 수도 있다.The buffer film may be formed by nitriding or oxidizing an exposed gate electrode metal film surface.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 3a 및 도 3b는 본 발명의 일실시예에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 도면이고, 도 4는 본 발명의 다른 실시예에 따른 게이트 전극 형성방법을 설명하기 위한 도면이다.3A and 3B illustrate a method of forming a gate electrode of a semiconductor device according to an embodiment of the present invention, and FIG. 4 illustrates a method of forming a gate electrode according to another embodiment of the present invention. Drawing.
도 3a를 참조하여, 반도체 기판(11) 상부에 게이트 절연막(12)을 형성한다. 게이트 절연막(12)은 이후 형성될 금속 게이트 전극과 반도체 기판(11) 사이의 물질 특성차를 줄일 수 있도록 그 중간 정도의 특성을 갖는 금속 질화막 또는 금속 산화막으로 형성됨이 바람직하다. 본 실시예에서는 텅스텐 질화막이 이용된다. 다음, 게이트 절연막(12) 상부에 게이트 전극용 금속막(13), 버퍼막(14), 베리어막(15) 및 난반사 방지막(16)을 순차적으로 증착한다. 게이트 전극용 금속막(13)으로는 텅스텐, 탄탈륨, 몰리브텐 등이 선택적으로 이용될 수 있다. 베리어막(15)은 외부 불순물이 게이트 전극쪽으로 침투하는 것을 방지하기 위한 막으로, 절연 특성 및 막질 특성이 조밀한 실리콘 질화막 또는 실리콘 산화막이 이용된다. 또한, 난반사 방지막(16)은 게이트 전극용 금속막(13)의 패터닝시, 금속막(13)의 난반사를 방지하기 위하여 실리콘 산화막, 실리콘 질화막 등이 이용된다. 한편, 버퍼막(14)은 게이트 전극용 금속막(13)과 베리어막(15) 사이의 물질 특성 차이 때문에, 게이트 금속막(13)과 베리어막(15) 사이가 박리되는 것을 방지하기 위하여개재된다. 이때, 버퍼막(14)은 게이트 전극용 금속막(13)과 베리어막(15)간의 물질 특성 차이를 최소화할 수 있도록, 두막의 중간 정도의 성질을 갖는 막 즉, 게이트 전극용 금속막(13)의 성분과 베리어막(15)의 성분을 모두 포함하는 막이 이용된다. 바람직하게는, 베리어막인 실리콘 질화막인 경우, 게이트 전극용 금속막(13)으로 된 금속 질화막이 버퍼막(14)으로 이용된다. 예를들어, 베리어막이 실리콘 질화막이고, 게이트 전극용 금속막(13)으로 텅스텐이 이용될 경우, 텅스텐 질화막이 버퍼막(14)으로 이용되고, 탄탈륨이 게이트 전극용 금속막(13)으로 이용될 경우에는 탄탈륨 질화막이 버퍼막(14)으로 이용되며, 몰리브덴이 게이트 전극용 금속막(13)으로 이용될 경우에는 몰리브덴 질화막이 버퍼막(14)으로 이용된다. 또한, 베리어막(15)으로 실리콘 산화막이 이용되면, 게이트 전극용 금속막(13)으로 된 금속 산화막이 버퍼막(14)으로 이용된다. 또한, 게이트 전극용 금속막(13)의 잔류 응력을 완화시키고, 불순물들을 외방확산시키기 위하여, 베리어막(15)을 증착하기 전에, 열처리 공정을 실시할 수 있다. 상기 열처리 공정은 400 내지 800℃에서 열처리 하거나, 또는 300 내지 500℃에서 1차 열처리를 행한후, 500 내지 800℃에서 2차 열처리를 행할 수 있다. 아울러, 상기 열처리 공정은 금속막의 추가적인 산화 및 질화를 방지할 수 있도록, 아르곤, 헬륨 등의 불활성 가스 또는 수소 가스 분위기에서 열처리 공정을 진행한다. 또한, 게이트 전극용 금속막(13)을 증착한후, 고온 안정성을 확보하기 위하여 금속막내에 소정의 물질 예를들어, 고융점 금속물질을 분산강화시킬 수 있다. 이와같이, 소정의 물질을 분산 강화시키게 되면, 게이트 전극용 금속막(13)의 입계 성장을 억제할 수 있으며, 온도에 따른 열팽창도를 낮추게 된다.Referring to FIG. 3A, a gate insulating layer 12 is formed on the semiconductor substrate 11. The gate insulating film 12 is preferably formed of a metal nitride film or a metal oxide film having intermediate properties thereof so as to reduce the material property difference between the metal gate electrode and the semiconductor substrate 11 to be formed later. In this embodiment, a tungsten nitride film is used. Next, the gate electrode metal film 13, the buffer film 14, the barrier film 15, and the diffuse reflection prevention film 16 are sequentially deposited on the gate insulating film 12. Tungsten, tantalum, molybdenum, or the like may be selectively used as the metal film 13 for the gate electrode. The barrier film 15 is a film for preventing external impurities from penetrating into the gate electrode, and a silicon nitride film or a silicon oxide film having dense insulating and film quality characteristics is used. In the antireflection film 16, a silicon oxide film, a silicon nitride film, or the like is used to prevent diffuse reflection of the metal film 13 during patterning of the gate electrode metal film 13. On the other hand, the buffer film 14 is interposed to prevent the separation between the gate metal film 13 and the barrier film 15 due to the difference in material properties between the gate electrode metal film 13 and the barrier film 15. do. In this case, the buffer film 14 is a film having a medium property of the two films, that is, the gate electrode metal film 13 so as to minimize the difference in material properties between the gate electrode metal film 13 and the barrier film 15. A film containing both the component of () and the component of the barrier film 15 is used. Preferably, in the case of a silicon nitride film which is a barrier film, a metal nitride film made of the gate electrode metal film 13 is used as the buffer film 14. For example, when the barrier film is a silicon nitride film and tungsten is used as the gate electrode metal film 13, the tungsten nitride film is used as the buffer film 14, and tantalum is used as the metal film 13 for the gate electrode. In this case, a tantalum nitride film is used as the buffer film 14, and when molybdenum is used as the gate electrode metal film 13, a molybdenum nitride film is used as the buffer film 14. When the silicon oxide film is used as the barrier film 15, a metal oxide film made of the gate electrode metal film 13 is used as the buffer film 14. In addition, in order to alleviate the residual stress of the gate electrode metal film 13 and to diffuse outwardly the impurities, a heat treatment process may be performed before the barrier film 15 is deposited. The heat treatment step may be a heat treatment at 400 to 800 ℃, or after the first heat treatment at 300 to 500 ℃, may be a secondary heat treatment at 500 to 800 ℃. In addition, the heat treatment process is performed in an inert gas such as argon, helium or hydrogen gas atmosphere to prevent further oxidation and nitriding of the metal film. In addition, after depositing the gate electrode metal film 13, a predetermined material, for example, a high melting point metal material, may be dispersed and strengthened in the metal film to ensure high temperature stability. In this way, when the material is dispersed and strengthened, grain boundary growth of the gate electrode metal film 13 can be suppressed, and thermal expansion according to temperature is lowered.
그후, 도 3b에 도시된 바와 같이, 난반사 방지막(16), 베리어막(15), 버퍼막(14), 게이트 전극용 금속막(13) 및 게이트 절연막(12)을 소정 형태로 패터닝하여, 게이트 전극(20)을 형성한다. 게이트 전극(20)이 형성된 반도체 기판(11) 상부에 실리콘 질화막을 증착한다음, 실리콘 질화막을 비등방성 블랭킷 식각하여, 게이트 전극(20) 측벽에 질화막 스페이서(17)를 형성한다.Thereafter, as shown in FIG. 3B, the anti-reflection film 16, the barrier film 15, the buffer film 14, the gate electrode metal film 13 and the gate insulating film 12 are patterned in a predetermined form to form a gate. The electrode 20 is formed. After depositing a silicon nitride film on the semiconductor substrate 11 on which the gate electrode 20 is formed, the silicon nitride film is anisotropically etched to form a nitride film spacer 17 on the sidewall of the gate electrode 20.
이와같이 게이트 전극용 금속막(13)과 베리어막(15) 사이에 그들 중간 정도의 물성을 갖는 버퍼막(14)이 개재됨으로써, 게이트 전극용 금속막(13)과 베리어막(15)간의 물질 특성 차이가 완만하게 되어, 게이트 전극용 금속막(13)에 열이 가해졌을 경우에도 게이트 전극용 금속막(13)과 베리어막(15)의 박리되는 정도가 감소된다.In this way, a buffer film 14 having intermediate physical properties is interposed between the gate electrode metal film 13 and the barrier film 15, whereby the material properties between the gate electrode metal film 13 and the barrier film 15 are interposed. When the difference is gentle, even when heat is applied to the gate electrode metal film 13, the degree of peeling between the gate electrode metal film 13 and the barrier film 15 is reduced.
도 4를 참조하여, 본 발명의 다른 실시예를 설명하도록 한다.4, another embodiment of the present invention will be described.
도 4를 참조하여, 반도체 기판(21) 상부에 게이트 절연막(22), 게이트 전극용 금속막(23)을 증착한다. 그 다음, 노출된 게이트 전극용 금속막(23) 표면에 버퍼막을 형성하기 위하여, 게이트 전극용 금속막(23) 표면을 질화 또는 산화 처리한다. 이에따라, 게이트 전극용 금속막(23) 표면에 질화 또는 산화 처리의 결과에 따라, 금속 질화막 또는 금속 산화막으로 된 버퍼막(23)이 형성된다. 이때, 질화 또는 산화 처리는 약 400 내지 800℃의 온도에서 질소 또는 산소 분위기에서 열처리 하는 것이다. 그후, 질화 또는 산화 처리에 의하여 형성된 버퍼막(230) 상부에 베리어막(24) 및 난반사 방지막(25)을 순차적으로 증착한다. 이때, 게이트절연막(22), 게이트 전극용 금속막(23), 베리어막(24) 및 난반사 방지막(25)은 일실시예와 동일한 물질로 형성된다. 그 다음, 난반사 방지막(25), 베리어막(24), 버퍼막(230), 게이트 전극용 금속막(23) 및 게이트 절연막(22)을 소정 부분 패터닝하여 게이트 전극(30)을 형성한다. 그후, 게이트 전극(30) 양측벽에 공지의 방법으로 질화막 스페이서(28)를 형성한다. 여기서, 상기 게이트 전극용 금속막(23)은 상술한 일실시예와 마찬가지로, 고융점 금속 물질을 주입하여, 분산 강화처리를 실시하여 준다. 이에따라, 게이트 전극용 금속막의 고온 안정성을 확보한다. 이와같은 방법으로 버퍼막(230)을 형성하여도 상기 일실시예와 동일한 효과를 거둘 수 있다.Referring to FIG. 4, a gate insulating film 22 and a gate electrode metal film 23 are deposited on the semiconductor substrate 21. Next, in order to form a buffer film on the exposed surface of the gate electrode metal film 23, the surface of the gate electrode metal film 23 is nitrided or oxidized. As a result, a buffer film 23 made of a metal nitride film or a metal oxide film is formed on the surface of the gate electrode metal film 23 as a result of nitriding or oxidation treatment. At this time, nitriding or oxidation treatment is heat treatment in a nitrogen or oxygen atmosphere at a temperature of about 400 to 800 ℃. Thereafter, the barrier film 24 and the diffuse reflection prevention film 25 are sequentially deposited on the buffer film 230 formed by nitriding or oxidation treatment. In this case, the gate insulating film 22, the gate electrode metal film 23, the barrier film 24, and the diffuse reflection prevention film 25 are formed of the same material as in the exemplary embodiment. Next, the anti-reflection film 25, the barrier film 24, the buffer film 230, the gate electrode metal film 23, and the gate insulating film 22 are partially patterned to form the gate electrode 30. Thereafter, the nitride film spacers 28 are formed on both sidewalls of the gate electrode 30 by a known method. Here, the gate electrode metal film 23 is implanted with a high melting point metal material as in the above-described embodiment to perform dispersion strengthening treatment. Thereby, high temperature stability of the metal film for gate electrodes is ensured. Forming the buffer film 230 in this manner can also achieve the same effect as the above embodiment.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 금속 게이트 전극을 제조하는데 있어서, 게이트 전극을 구성하는 금속막과 베리어막 사이에, 금속막과 베리어 금속막의 중간 정도의 물질 특성을 갖는 버퍼막을 개재한다. 이에따라, 금속막에 열이 가해져 팽창이 일어나더라도, 금속막과 베리어막 사이에 버퍼막이 개재되어 있어, 금속막과 베리어막 사이의 박리등의 문제가 발생되지 않는다. 또한, 금속막이 노출되지 않으므로, 금속막 표면의 추가 산화등의 문제가 발생되지 않는다.As described in detail above, according to the present invention, in the manufacture of a metal gate electrode, a buffer film having intermediate material properties between the metal film and the barrier metal film is interposed between the metal film and the barrier film constituting the gate electrode. do. As a result, even when heat is applied to the metal film to cause expansion, a buffer film is interposed between the metal film and the barrier film, so that problems such as peeling between the metal film and the barrier film do not occur. In addition, since the metal film is not exposed, problems such as further oxidation of the metal film surface do not occur.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060776A KR100312658B1 (en) | 1999-12-23 | 1999-12-23 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060776A KR100312658B1 (en) | 1999-12-23 | 1999-12-23 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063601A KR20010063601A (en) | 2001-07-09 |
| KR100312658B1 true KR100312658B1 (en) | 2001-11-03 |
Family
ID=19628480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060776A KR100312658B1 (en) | 1999-12-23 | 1999-12-23 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100312658B1 (en) |
-
1999
- 1999-12-23 KR KR1019990060776A patent/KR100312658B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063601A (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484392B2 (en) | Method for forming gate electrode of semiconductor element | |
| JPH11233451A (en) | Cvd based process for manufacturing polymetal gate electrode with stable low resistance | |
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| JP2000243753A (en) | Method for forming metal wiring of semiconductor element | |
| JPH11121399A (en) | Manufacture of semiconductor device | |
| JP3426170B2 (en) | Method for manufacturing semiconductor device | |
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| KR100357225B1 (en) | Method for fabricating conductive layer pattern for semiconductor devices | |
| JP4057904B2 (en) | Manufacturing method of semiconductor device | |
| KR100312658B1 (en) | Method for manufacturing semiconductor device | |
| KR100739964B1 (en) | Method for fabricating semiconductor device | |
| KR100324024B1 (en) | Gate electrode formation method of semiconductor device | |
| JP2002289849A (en) | Semiconductor element and manufacturing method therefor | |
| US6316344B1 (en) | Method for forming gate | |
| JP2003158196A (en) | Semiconductor device and its manufacturing method | |
| KR0161880B1 (en) | Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same | |
| KR20010057070A (en) | Method for forming gate electrode of semiconductor device with cobalt silicide | |
| JP2001185506A (en) | Method for manufacturing semiconductor device | |
| JP3360835B2 (en) | Wiring formation method | |
| KR100905177B1 (en) | Fabricating method of Semiconductor device | |
| JP2001217323A (en) | Method for forming cmos device double metal gate structure | |
| KR20050062140A (en) | Gate electrode in semiconductor device and fabricating method thereof | |
| KR100318268B1 (en) | Method of forming gate electrode for semiconductor device | |
| JP2005252052A (en) | Semiconductor device and its manufacturing method | |
| KR100745905B1 (en) | Method of Forming Tungsten Bit Line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |