KR100308099B1 - 동작벡터부호와복호화방법및그장치,화상신호부호화복호화방법및그장치 - Google Patents

동작벡터부호와복호화방법및그장치,화상신호부호화복호화방법및그장치 Download PDF

Info

Publication number
KR100308099B1
KR100308099B1 KR1019940703915A KR19940703915A KR100308099B1 KR 100308099 B1 KR100308099 B1 KR 100308099B1 KR 1019940703915 A KR1019940703915 A KR 1019940703915A KR 19940703915 A KR19940703915 A KR 19940703915A KR 100308099 B1 KR100308099 B1 KR 100308099B1
Authority
KR
South Korea
Prior art keywords
motion vector
macroblock
picture
signal
prediction
Prior art date
Application number
KR1019940703915A
Other languages
English (en)
Other versions
KR950701487A (ko
Inventor
가또모또끼
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26406823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100308099(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR950701487A publication Critical patent/KR950701487A/ko
Application granted granted Critical
Publication of KR100308099B1 publication Critical patent/KR100308099B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

부호화된 동작 벡터를 복호화하는 동작 벡터 복호화 장치이고, 이 복호화 장치는 전방향 예측과 후방향 예측의 동작 벡터의 최대 전송수 N과 M의 합과 동일한 수의 레지스터 메모리(PMV)를 갖는다. 동작 벡터 카운터는 동작 벡터의 전송수를 카운트하여 동작 벡터 카운트 신호를 출력한다. 레지스터 인덱스 지정 신호 발생기는 동작 벡터의 동작 보상 모드, 프레딕션 타입, 픽쳐 구조 등의 부속 정보와, 동작 벡터 카운터로부터의 동작 벡터 카운트 신호에 기초하여 전방향 예측 또는 후방향 예측의 동작 벡터의 전송 순서에 (1~N((N+1)~(N+M)))인 인덱스를 지정하고, 스위치를 전환하여 레지스터 메모리(PMV)와 동작 벡터를 1:1로 대응시킨다. 차분 회로는 이것에 입력된 동작 벡터와, 동작 보상 모드 등에 기초하여 대응시킨 레지스터 메모리(PMV)로부터 인출된 값과의 차분을 구한다.

Description

동작 벡터 부호화 복호화 방법 및 그 장치, 화상 신호 부호화 복호화 방법 및 그 장치
동화상 신호를 디지털화하여 이 디지털 데이터를 기록 및 전송하는 경우 이 데이터량이 방대해지므로 이 데이터의 부호화 (압축)가 행해진다. 대표적 부호화 방식으로서는 동작 보상 예측 부호화가 있다.
제 9 도에 동작 보상 예측의 원리를 도시한다. 이 제 9 도에 있어서 동작 보상 예측 부호화는 화상 신호의 시간축 방향의 상관을 이용한 방법이며 이미 복호 재생되어 알고 있는 화상 신호(과거 프레임의 화상 신호)로부터 현재 입력된 화상 (현 프레임의 화상)을 예측하고 이 복호 재생되어 알고 있는 화상 신호(과거 프레임의 화상 신호)를 신호의 동작에 맞춰 이동시키고 이때의 동작 정보(동작 벡터 MV)와 이때의 예측 오차 정보만을 전송함으로서 부호화에 필요한 정보량을 압축하는 방법이다.
상기한 동작 보상 예측 부호화 및 그 복호화 방법에 관하여 대표적인 것에는 소위 MPEG(Moving Picture Expert Group)1의 방식이 있다. 이 MPEG1이란 소위 ISO (국제 표준화기구)와 IEC(국제 전기 표준 회의)의 JTC(Joint Technical Committee)1의 SC(Sub Committee)29의 WG(Working Group)11에 있어서 진행되어온 동화상 부호화 방식의 통칭이다.
MPEG1은 화상내 및 화상간 부호화 처리를 가지고 있으나 상기 동작 보상 예측 부호화는 상기 화상간 부호화 처리의 경우에 이용된다. 제 10 도에 이때의 동작 보상 예측의 예를 도시한다. 이 제 10 도에 있어서 이때의 동작 보상 예측에서는 1 화상(픽쳐)을 소 블록(매크로 블록, MB라고 불리며, 16라인 X 16화소로 구성된다) 으로 분할하고, 이 소 블록 단위로 동작 보상 예측 부호화를 행한다. 또한 이 제 10 도의 예에서는, 이 화상간 부호화 처리의 경우의 동작 보상 예측으로서 예를 들면 과거 프레임과 현 프레임 사이의 전방향 예측과, 예를 들면 시간적으로 미래에 있는 미래 프레임과 현 프레임 사이의 후방 예측에 관하여 도시하고 있다.
제 11 도에 이때의 동작 보상의 보다 구체적인 예를 도시한다. 우선 제 1단계의 처리로서 여러 장의 픽쳐를 건너뛰어서 도면 중 P로 표시되는 P픽쳐를 도면 중 I로 표시되는 I픽쳐 또는 P픽쳐를 사용하여 순회형으로 예측 부호화한다. 다음에 제2단계 처리로서 상기 P픽쳐 또는 I픽쳐 사이에 끼워진 도면 중 B로 표시되는 B픽쳐를 전후의 P픽쳐 또는 I픽쳐로부터 예측한다. 또한 상기 I픽쳐는 화상내 부호화 화상이며 동작 보상을 사용하지 않고 만들어지는 것이다. 또한 제 11 도의 도면 중의 화살표(시간 t의 방향을 표시하는 화살표를 제외함)는 동작 예측의 방향을 표시하고 있다.
여기서 상기 MPEG1에서의 동작 보상에는 매크로 블록 단위로 이하의 4종류의 모드가 존재한다.
제 1 동작 보상 모드로서 시간적으로 과거에 있는 프레임으로부터의 예측 모드(전방향 예측 모드)와,
제 2 동작 보상모드로서 시간적으로 미래에 있는 프레임으로부터의 예측 모드(후방향 예측 모드)와,
제 3 동작 보상 모드로서 상기 과거와 미래의 양쪽 프레임으로부터의 선형 예측 모드(양방향 예측 모드)(즉 과거 프레임으로부터의 예측 블록과 미래 프레임으로부터의 예측 블록을 1화소마다 평균치 계산한다)와,
제 4 동작 보상 모드로서 동작 보상이 없는(즉 인트라 부호화 모드이다)모드가 있다.
이들 4종류의 동작 보상 모드 중 상기 P픽쳐에서는 상기 제 1 또는 제 4 동작 보상 모드에서 최적인 것이 매크로 단위로 선택된다. 이때 현 프레임 화상에 대하여 동작 보상 예측시에 참조하는 과거 프레임은 1프레임 존재한다. 또한 상기 B 픽쳐에서는 상기 제 1부터 제 4 동작 보상 모드 중에서 최적인 것이 매크로 블록 단위로 선택된다. 이때 현 프레임 화상에 대하여 동작 보상 예측시에 참조하는 과거 프레임과 미래 프레임은 각각 1프레임 존재한다.
상기 P픽쳐, B픽쳐에 있어서 상기 매크로 블록 단위에서의 동작 벡터로서는 상기 제 1 동작 보상 모드의 예측에서는 상기 과거 프레임을 참조하는 동작 벡터가 1개 존재하고, 상기 제 2 동작 보상 모드의 예측에서는 상기 미래 프레임을 참조하는 동작 벡터가 1개 존재하고, 상기 제 3 동작 보상 모드의 예측에서는 상기 과거와 미래의 양쪽 프레임을 참조하는 동작 벡터가 각각 1개씩 존재한다.
상기 MPEG1에서는 이들 매크로 블록 단위로 부여되는 동작 벡터를 이 정보가 갖는 공간적 상관성이 높을 것을 이용하여 제 12 도에 도시한 차분화기에 의해 차분화되어 전송된다.
구체적으로 말하면 해당 차분화기에서는 단자(404)에는 상기 제 1 동작 보상 모드로부터 제 4 동작 보상 모드의 4가지로 부여되는 동작 보상 모드 신호가 공급되고 단자(401)에는 현재 입력된 동작 벡터 신호가 공급된다. 상기 현재 입력된 동작 벡터 신호는 스위치(406)의 공통 단자와 차분 회로(405)의 가산 입력 단자에 보내지고 상기 동작 보상 모드 신호는 전환기(SWITCHER)(403)에 보내진다.
상기 스위치(406)의 피 전환 단자(a)는 레지스터군(402)의 과거 프레임 참조 벡터용 레지스터(402a)의 입력 단자와 접속되고, 피 전환 단자(b)는 레지스터군(402)의 미래 프레임 참조 벡터용 레지스터(402b)의 입력 단자와 접속되어 있다. 또한 이 레지스터군(402)의 과거 프레임 참조 벡터용 레지스터(402a)의 출력 단자는 스위치(407)의 피 전환 단자(a)와 접속되고 상기 미래 프레임 참조 벡터용 레지스터(402b)의 출력 단자는 스위치(407)의 피 전환 단자(b)와 접속되어 있다. 이들 스위치(406및 407)는 상기 동작 보상 모드 신호가 공급되는 전환기(403)에서 출력되는 레지스터 전환 신호(S401)에 따라서 상기 피 전환 단자(a 또는 b) 중 어느 것이 선택되는 것이다. 상기 스위치(407)의 출력이 상기 차분회로(403)의 감산 입력 단자에 보내진다.
따라서 상기 차분 회로(405)에서는 상기 전환기(403)에서 출력된 레지스터 전환 신호(S401)에 따라서 레지스터군(402)으로부터 상기 스위치(407)를 통하여 판독된 동작 벡터 신호(S402)를 상대로 하여 상기 단자(401)로부터의 동작 벡터 신호와의 차분이 취해진다. 이 차분 회로(405)에 따르는 차분이 해당 차분화기로부터의 차분화 동작 벡터 신호로서 단자(408)에서부터 출력된다.
또한 상기 현재 입력된 동작 벡터 신호는 레지스터 전환신호(S401)에 의해 지정된 레지스터(402a 또는 402b)에 상기 스위치(406)를 통하여 재기록되어, 새롭게 기억된다.
이와 같이 상기 차분화기에서는 상기 과거 프레임을 참조하는 동작 벡터와 미래 프레임을 참조하는 동작 벡터로 각각 독립적으로 차분화가 이루어지게 된다.
상기한 차분화기의 동작의 구체적 예를 제 13 도에 도시한다. 도면중의 동작 벡터의 (X,Y)는 X성분이 수평 방향 동작을 표시하고 Y성분이 수직 방향 동작을 표시한다. 그리고 공간적으로 오른쪽 방향 및 아래쪽 방향 동작에는 정의 값을 부여하고, 또한 왼쪽 방향 및 위쪽 방향 동작에는 부의 값을 부여한다. 또한 차분화시의 초기치에는 (0,0)을 부여하고 있다. 또한 도면중의 FMV는 과거 프레임 참조 동작 벡터를, BMV는 미래 프레임 참조 동작 벡터를 나타내고 있다. 또한 도면중의 모드(1)는 전방향 예측 동작 보상 모드를, 모드(2)는 후방향 예측 동작 보상 모드를, 모드(3)는 양방향 예측 동작 보상 모드를 나타내고 있다.
즉 이 제 13 도에 있어서 예를 들면 왼쪽 단의 소 블록의 동작 보상 모드가 모드(3)이고 과거 프레임 참조 동작 벡터 FMV가 (10,10)이고 미래 프레임 참조 동작 벡터 BMV가 (8,8)일 때에, 다음의 오른쪽 옆의 모드(1)의 소 블록에서의 동작 벡터가 (8,5)이면 그 차분화 동작 벡터는 (8,5)-(10,10)인 (-2,-5)가 되고, 다음 오른쪽 옆의 모드(1)의 소 블록에서의 동작 벡터가 (7,6)이면 그 차분화 동작 벡터는 (7,6)-(8,5)인 (-1,-1)이 된다. 또한 다음 모드(2)의 소 블록에서의 동작 벡터가 (9,10)이면 그 차분화 동작 벡터는 (9,10)-(8,8)인 (1,2)가 되고 다음 모드(3)의 소 블록에서의 입력 동작 벡터가 (5,4)와 (8,9)이면 그 차분화 동작 벡터는 (5,4)-(7,6)인 (-2,-2)와 (8,9)-(9,10)인 (-1,-1)이 된다.
다음에 제 14 도에 상기 제 13 도로 도시한 차분화기와 상보적 구성인 차분화된 동작 벡터로부터 동작 벡터를 재구성키 위한 역차분화기를 도시한다.
구체적으로 말하면 해당 역차분화기에서는, 단자(414)에는 상기 제1동작 보상 모드로부터 제4동작 보상 모드의 4가지로 부여되는 동작 보상 모드 신호가 공급되고, 단자(408)에는 현재 입력된 상기 차분화 동작 벡터 신호가 공급된다. 상기 차분화 동작 벡터 신호는 가산 회로(409)의 한쪽 가산 입력 단자에 보내지고, 상기 동작 보상 모드 신호는 전환기(413)에 보내진다.
또한 스위치(411)의 피 전환 단자(a)는 레지스터군(410)의 과거 프레임 참조 벡터용 레지스터(410a)의 출력 단자와 접속되고 피 전환 단자(b)는 미래 프레임 참조 벡터용 레지스터(401b)의 출력 단자와 접속되어 있다. 해당 스위치(411)는 상기 동작 보상 모드 신호가 공급되는 전환기(413)에서 출력되는 레지스터 전환 신호(S403)에 따라서 상기 피 전환 단자(a 또는 b)의 어느 것이 선택되는 것이다. 이 스위치(411)의 공통 단자가 상기 가산 회로(409)의 다른 쪽 가산 입력 단자와 접속되어 있다.
따라서 상기 가산 회로(409)에서는 상기 전환기(413)에서 출력된 레지스터 전환 신호(S403)에 따라서 레지스터군(401)으로부터 상기 스위치(411)를 통하여 판독된 동작 벡터 신호(S404)와 상기 단자(408)로부터의 차분화 동작 벡터 신호와의 가산이 취해진다. 이 가산 회로(409)의 가산 출력이 해당 역차분화기로부터의 재구성 동작 벡터 신호로서 단자(415)로부터 출력된다.
또한 상기 가산 회로(409)로부터의 재구성 동작 벡터 신호는 스위치(412)의 공통 단자에도 보내진다. 해당 스위치(412)는 상기 레지스터 전환 신호(S403)에 기초하여 피 전환 단자(a 또는 b) 중의 어느 것이 선택되는 것이며 피 전환 단자(a)가 상기 레지스터군(410)의 과거 프레임 참조 벡터용 레지스터(401a)와 접속되고, 피 전환 단자(b)가 미래 프레임 참조 벡터용 레지스터(401b)와 접속되어 있는 것이다.
그러므로 상기 재구성 동작 벡터의 정보는 상기 레지스터 전환신호(S403)에 의해 지정된 레지스터(401a 또는 401b)에 상기 스위치(412)를 통하여 재기록되어 새롭게 기억된다.
그런데 상기 MPEG1은 논 인터레이스 화상에 적합한 동화상 부호화 방법이므로 텔레비전 신호인 소위 NTSC방식이나 PAL방식 등의 인터레이스 신호의 부호화에 관하여는 반드시 적합하다고는 할 수 없으며 문제가 있었다.
때문에 근년 MPEG1의 뒤를 이은 MPEG2에 있어서 인터레이스 신호에 대해서, 효율이 양호한 동작 보상 예측 부호화를 행하는 방식이 고려되고 이 방식에서는 제 15 도에 도시한 바와 같이 화상을 취급하는 단위를 프레임과 필드로 적절하게 전환하는 방법이 취해지고 있다. 또한 제 15 도에 있어서 도면 중 fr은 프레임을 표시하여 도면 중 fi는 필드를, 도면 중 화살표 FRP는 프레임 베이스의 예측을, 도면 중 화살표 FIP는 필드 베이스의 예측을 표시하고 있다.
이때 상기 MPEG2에 있어서 픽쳐 구조를 프레임으로 한 경우에는 동작 보상 예측을 프레임 베이스의 매크로 블록으로 행할 것인지, 필드 베이스의 매크로 블록으로 행할 것인지를 적절하게 전환하는 방법이 취해지고 있다.
또한 상기 MPEG2에 있어서는 필요에 따라서 매크로 블록을 위 부분과 밑 부분의 16화소 x 8라인의 영역으로 나누어서, 동작 보상 예측을 각각의 영역에서 별도로 행한다는 방법이 취해지고 있다.
이때 매크로 블록 단위로 부여되는 동작 벡터는 상기한 제1동작 보상 모드의 예측에서는 과거 프레임(혹은 필드)을 참조하는 동작 벡터가 1개 이상, 상기 제2동작 보상 모드의 예측에서는 미래 프레임(혹은 필드)을 참조하는 동작 벡터가 1개 이상, 상기 제3동작 보상 모드의 예측에서는 과거와 미래의 양쪽 프레임(혹은 필드)을 참조하는 동작 벡터가 각각 1개 이상씩 존재한다. 그리고 각각의 동작 보상 모드에서의 동작 벡터의 수는 매크로 블록 단위로 변화한다.
이와 같이 상기 MPEG2에서의 동작 보상 예측 방법은 상기 MPEG1에 비해 복잡한 방식이 생각되고 있으며 그에 따라 그때의 동작 벡터도 MPEG1에 비해 많고 그 종류도 많아지고 있다. 이와 같은 상황에 있어서 이들 동작 벡터를 취급하는데 있어 아래에 표시하는 4가지 문제점이 존재한다.
즉 1번째 문제점은 동작 벡터의 부호화에 있어서는 상기 MPEG1에서 사용되고 있는 방법을 적용할 수 없다는 것이다. 이 때문에 몇 가지 제안이 이루어지고, 이들은 예를 들면 ISO-IEC/JTCI/SC29/WG11 MPEG93/225b Test Model 4(1993.2.공개)의 자료의 P.32, P.44, P.145, P.148로 공개되어 있다.
그러나 이들 제안은 모든 동작 보상 모드를 지원하고 있다고는 할 수 없고 아직 불충분할 것이다. 또한 이들 제안은 다음에 설명하는 2번째 문제점을 해결할 수 없다고 하는 결점을 가지고 있다.
이 2번째 문제점은 스킵 매크로 블록(Skipped Macroblock)의 취급이 명시되어 있지 않다는 문제이다.
여기서 상기 MPEG1에서의 스킵 매크로 블록은 아래 표시하는 특징을 갖는 매크로 블록이다. 즉, 제 1로 P픽쳐에서의 스킵 매크로 블록은,
전송할 동작 보상 오차 신호를 갖지 않을 것(조건 a-1e)
동작 보상 모드는 전방향 예측일 것(조건a-2e),
동작 벡터의 값이 영(零)일 것(조건 a-3e),
제 2로 B픽쳐에서의 스킵 매크로 블록은,
전송할 동작 보상 오차 신호를 갖지 않을 것(조건 b-1e),
동작 보상 모드가 직전에 전송한 매크로 블록과 동일할 것(조건b-2e),
상기 제 12 도에 도시한 차분화기에 의해 얻어진 차분화된 동작 벡터의 값이 영일 것(조건 b-3e)이라는 특징을 갖는다.
또한 복호화장치(디코더)에 있어서, 상기 MPEG1에서는 스킵 매크로블록은 아래와 같이 취급된다. 즉, MPEG1에서는,
제 1로 P픽쳐에서의 스킵 매크로블록의 처리는,
전송되어온 동작 보상 오차 신호를 영이라 생각할 것(조건 a-1d),
동작 보상 모드는 전방향 예측으로 할 것(조건 a-2d),
동작 벡터의 값을 영으로 할 것(조건 a-3d),
제 2로 B픽쳐에서의 스킵 ㆍ 매크로블록의 처리는,
전송되어온 동작 보상 오차 신호를 영이라고 생각할 것(조건 b-1d),
직전에 수신된 매크로블록의 동작 보상 모드를 카피(복제)할 것(조건 b-2d),
직전에 수신된 매크로블록의 동작 벡터를 카피(복제)할 것(조건 b-3d)과 같이 스킵 매크로블록이 취급된다.
간단하게 다시 말하면 상기 MPEG1에 있어서 P픽쳐에서의 스킵 ㆍ 매크로블록의 복호화 처리는 과거 화상으로부터의 카피이며, B픽쳐에서의 스킵 매크로블록의 복호화처리는 동일 프레임 내에서 직전에 디코드된 왼쪽 옆의 매크로블록으로부터의 카피이다.
상기한 바와 같이 상기 MPEG1에 있어서 스킵 매크로블록인 매크로블록에 관하여는 부호화장치는 아무런 데이터도 전송치 않는다. 이와 같이 스킵 ㆍ매크로블록은 부호화 효율을 상승하는데 있어 중요한 부호화 기술이다. 예를 들면 동화의 시퀀스일지라도 그 내용이 정지화(혹은 대단히 동작이 완만한 그림)가 계속되는 장면인 경우에는, 거의 모든 매크로블록을 스킵 매크로블록으로 하는 것이 가능하게 된다. 극단적인 경우에는 1 프레임 째를 동작 보상 없이 화상내에서 부호화하여 전송하고, 2프레임 째부터는 그 매크로블록을 거의 모두 스킵 매크로블록으로 하는 것이 가능한 경우가 있다. 이 경우 대폭적인 부호화 효율의 향상이 기대된다.
이러한 점에서 상기한 MPEG2의 동작 보상 예측에서의 동작 벡터를 부호화하기 위한 방법은 이 스킵 매크로블록의 취급방법까지 고려한 방법일 필요가 있다.
그러나 종래 MPEG2에 제안되어 있는 동작 벡터 부호화 방법은 스킵 매크로블록 취급에 관하여 고려되어 있지 않으며 이 때문에 스킵 매크로블록을 취급할 수 없다는 문제점을 가지고 있다.
예를 들면 이 문제점의 한 예를 제 16 도의 차분화기의 구성을 기초로 하여 설명한다. 이것은 상기한 자료인 ISO-IEC/ JTCI/SC29/WG11 MPEG93/225b Test Model 4에 설명되어 있는 방법이다.
이 제 16 도에 있어서 단자(504)에는 동작 보상 모드 신호로서 전방향이나 후방향이나 양방향 예측 모드 정보와, 후술하는 프레딕션 타입(prediction type) 신호로서 프레임 예측이나 필드 예측 등을 표시하는 정보와, 픽쳐 구조 신호로서 프레임 구조나 필드 구조나 프로그레시브(progressive)를 표시하는 정보가 공급되며, 기타 필드 동작 벡터 패리티 신호로서 제1필드(필드1 즉 예를 들면 홀수 필드)나 제2필드(필드2 즉 예를 들면 짝수 필드)를 나타내는 정보와 피 예측 필드 패리 티신호로서 마찬가지로 제1필드나 제2필드를 표시하는 정보와, 픽쳐 부호화 타입 신호로서 P화상이나 B화상 등을 표시하는 정보가 공급된다. 또한 단자(501)에는 현재 입력된 동작 벡터 신호가 공급된다.
상기 단자(504)에 공급된 신호는 전환기(503)에 보내진다. 또한 상기 현재 입력된 동작 벡터 신호는 상기 전환기(503)로부터의 스케일 지시 신호 SCB에 기초하여 상기 현재 입력된 동작 벡터에 대하여 소정 스케일 변환 B를 실시하는 스케일 변환기(509)를 통하여 스위치(506)의 공통 단자와 차분 회로(505)의 가산 입력 단자에 보내진다.
상기 스위치(506)는 피 전환 단자(a 내지 d)를 가지며 피 전환 단자(a)는 후술하는 동작 벡터 기억용 레지스터 메모리군(502)의 레지스터 메모리 PMV1의 입력 단자와 접속되고, 피 전환 단자(b)는 레지스터군(502)의 레지스터 메모리 PMV2의 입력단자와, 피 전환 단자(c)는 레지스터 메모리 PMV3의 입력 단자와, 피 전환 단자(d)는 레지스터 메모리 PMV4의 입력 단자와 각각 접속되어 있다. 또한 이 동작 벡터 기억용 레지스터 메모리군(502)의 레지스터 메모리 PMV1의 출력 단자는 스위치(507)의 피 전환 단자(a)와 접속되고, 레지스터 메모리 PMV2의 출력 단자는 스위치(507)의 피 전환 단자(b)와, 레지스터 메모리 PMV3의 출력 단자는 스위치(507)의 피 전환 단자(c)와, 레지스터 메모리 PMV4의 출력 단자는 스위치(507)의 피 전환 단자(d)와 접속되어 있다. 이들 스위치(506 및 507)는 상기 전환기(503)로부터 출력되는 레지스터 전환 신호에 따라서 상기 피 전환 단자(a 내지 d) 중 어느 것이 선택되는 것이다.
상기 스위치(507)의 출력은 상기 전환기(503)로부터의 스케일 지시 신호 SCA 에 기초하여 소정 스케일 변환 A를 실시하는 스케일 변환기(510)를 통하여 상기 차분 회로(505)의 감산 입력 단자에 보내진다. 상기 차분 회로(505)에서는 상기 스케일 변환기(510)로부터의 정보를 상대로 하여 상기 단자(501)로부터의 동작 벡터 신호와의 차분이 취해진다. 이 차분 회로(505)에 의한 차분이 해당 차분화기로부터의 차분화 동작 벡터 신호로서 단자(508)로부터 출력된다.
또한 상기 현재 입력된 동작 벡터의 정보는 상기 스케일 변환기(509)를 통하여 다시 레지스터 전환 신호에 의해 지정된 레지스터 메모리(PMV1 내지 PMV4) 중 어느 것을 상기 스위치(506)를 통하여 재기록되어 새롭게 기억된다.
이와 같이 제 16 도에 도시한 동작 벡터를 차분화하기 위한 차분화기는, 상기 동작 벡터 신호를 기억하기 위한 4개의 레지스터 메모리(PMV1 내지 PMV4)로 이루어진 레지스터 메모리군(502)을 구비하고 있다.
여기서 상기 동작 벡터 기억용 레지스터 메모리군(502)의 동작에 관하여 이하에 설명한다.
ISO-IEC/JTCI/SC29/WG11 MPEG93/225b Test Model 4에 있어서 P픽쳐에서는 제 16 도의 레지스터 메모리군(502)의 각각의 레지스터 메모리(PMV1 내지 PMV4)를 아래와 같이 사용하도록 제안되어 있었다.
즉 예를 들면 레지스터 메모리(PMV1)에는 참조 화상(예측 화상의 근거가 되는 화상)이 제1필드이며, 이에 대한 피 예측 필드(앞으로 부호화되는 필드)가 제1필드인 전방향 동작 벡터의 정보가 기억된다. 또한 레지스터 메모리(PMV2)에는 참조 화상이 제2필드이며 피 예측 필드가 제1필드인 전방향 동작 벡터의 정보가 기억되고, 레지스터 메모리(PMV3)에는 참조 화상이 제1필드이며 피 예측 필드가 제 2 필드인 전방향 동작 벡터의 정보가 기억되고, 레지스터 메모리(PMV4)에는 참조 화상이 제2필드이며 피 예측 필드가 제 2 필드인 전방향 동작 벡터의 정보가 기억된다. 즉 P픽쳐에서는 참조 화상과 피 예측 필드의 조합에 의해 어느 레지스터 메모리에 동작 벡터 신호를 기억시키는가가 결정되고 있었다.
한편 ISO-IEC/JTCI/SC29/WG11 MPEG93/225b Test Model 4의 B픽쳐에서는 제 16 도의 각각의 레지스터 메모리(PMV1 내지 PMV4)를 아래와 같이 사용하도록 제안되어 있었다.
즉 예를 들면 레지스터 메모리(PMV)는 전방향 동작 벡터용으로 두개 준비하고 예를 들면 레지스터 메모리(PMV1)에는 참조 화상이 제 1 필드인 전방향 동작 벡터의 정보가 기억되고, 레지스터 메모리(PMV2)에는 참조 화상이 제2필드인 전방향 동작 벡터의 정보가 기억된다. 또한 후방향 동작 벡터용으로도 2개의 레지스터 메모리(PMV)를 준비하고 레지스터 메모리(PMV3)에는 참조 화상이 제 1 필드인 후방향 동작 벡터의 정보가 기억되고, 레지스터 메모리(PMV4)에는 참조 화상이 제2필드인 후방향 동작 벡터의 정보가 기억된다. 즉 B픽쳐에서는 피 예측 필드가 제1필드이든지 제2필드이든지에 관계없이 참조 화상 및 예측 방향이 동일한 동작 벡터 신호가 동일 레지스터 메모리에 기억되도록 되어 있었다.
이 제 16 도에 도시한 차분화기에 있어서는, 상기 현재 입력되는 동작 벡터를 차분화할 때에는 이 동작 벡터에 대응하는 레지스터 메모리 PMV(즉 이 동작 벡터가 P픽쳐의 부호화에 사용되는 경우에는 이 동작 벡터와 동일한 참조화상 및 피 예측 필드의 패리티를 갖는 동작 벡터가 기억된 PMV. 또한 이 동작 벡터가 B픽쳐의 부호화에 사용되는 경우에는 그 동작 벡터와 동일한 참조 화상의 패리티 및 예측 방향을 갖는 동작 벡터가 기억된 PMV)의 값을 인출하여 그 값에 대하여 필요에 따라(스케일 지시 신호 SCA에 따라서) 스케일 변환기(501)에 의한 소정 스케일 변환 A를 실시한 후 그 값과 차분 회로(505)에 의한 차분계산을 행한다. 그리고 상기 현재 입력된 동작 벡터는 그 값을 필요에 따라 스케일 변환기(509)에 의해 스케일 변환(B)한 후, 도시는 생략되어 있으나 상기한 바와 같은 동작 벡터 차분화시에 선택 참조된 어느 것의 레지스터 메모리(PMV)에 재기록되어 거기에 새롭게 기억시킨다. 이렇게 하여 차분화기가 구성되어 있다.
또한 제 17 도는 상기 제 16 도의 동작 벡터의 차분화기에 대응하는 역차분화기이다.
이 제 17 도에 도시한 역차분화기에 있어서 단자(524)에는 동작 보상 모드 신호와, 프레딕션 타입 신호와 ,픽쳐 구조 신호와, 필드 동작 벡터 패리티 신호와, 피 예측 필드 패리티 신호와, 픽쳐 부호화 타입 신호가 공급된다. 또한 단자(518)에는 현재 입력된 상기 차분화 동작 벡터 신호가 공급된다.
상기 단자(524)를 통한 정보는 전환기(523)에 보내지고 상기 차분화 동작 벡터는 가산 회로(519)의 한쪽 가산 입력 단자에 보내진다.
또한 스위치(521)의 피 전환 단자(a)는 상기 제 16 도의 동작 벡터 기억용 레지스터 메모리군(502)과 동일한 기억을 행하는 동작 벡터 기억용 레지스터 메모리군(520)의 레지스터 메모리(PMV1)의 출력 단자와 접속되고, 피 전환 단자(b)는 레지스터 메모리(PMV2)의 출력 단자와, 피 전환 단자(c)는 레지스터 메모리(PMV3)의 출력 단자와, 피 전환 단자(d)는 레지스터 메모리(PMV4)의 출력 단자와 접속되어 있다. 해당 스위치(521)는 상기 전환기(523)로부터의 레지스터 전환 신호에 따라서 상기 피 전환 단자(a 내지 d) 중의 어느 것이 선택되는 것이다. 이 스위치(521)의 공통 단자가 상기 전환기(123)로부터의 스케일 지시 신호 SCC에 기초하여 공급된 신호에 소정의 스케일 변환(C)을 실시하는 스케일 변환기(529)를 통하여 상기 가산 회로(519)의 다른 쪽의 가산 입력 단자와 접속되어 있다.
따라처 상기 가산 회로(519)에서는 상기 전환기(523)에서 출력된 레지스터 전환 신호에 따라서 레지스터 메모리군(520)으로부터 상기 스위치(521)를 통하여, 또한 스케일 변환기(529)를 통한 동작 벡터 신호와, 상기 단자(518)로부터의 차분화 동작 벡터 신호와의 가산이 취해진다. 이 가산 회로(519)의 가산 출력이 해당 역차분화기로부터의 재구성 동작 벡터로서 단자(525)로부터 출력된다.
또한 상기 가산 회로(519)로부터의 재구성 동작 벡터 신호는 상기 전환기(523)로부터의 스케일 지시 신호 SCD에 기초하여 공급된 신호에 소정의 스케일 변환(D)을 실시하는 스케일 변환기(530)를 통하여 스위치(522)의 공통 단자에도 보내진다. 해당 스위치(522)는 상기 레지스터 전환 신호를 기초로 하여 피 전환 단자(a 내지 d)중의 어느 것이 선택되는 것이며 피 전환 단자(a)가 상기 레지스터 메모리군(520)의 레지스터 메모리(PMV1)의 입력 단자와 접속되고 피 전환 단자(b)가 레지스터 메모리(PMV2)의 입력 단자와 접속되고 피 전환 단자(c)가 레지스터 메모리(PMV3)의 입력 단자와, 피 전환 단자(d)가 레지스터 메모리(PMV4)의 입력 단자와 접속되어 있는 것이다.
이 때문에 상기 재구성 동작 벡터의 정보는 상기 레지스터 전환 신호에 의해 지정된 레지스터 메모리(PMV1 내지 PMV4) 중 어느 것에 상기 스위치(522)를 통하여 재기록되어 새롭게 기억된다.
즉 제 17 도에 도시한 역차분화기에 있어서는 입력된 차분화 동작 벡터에 대응하는 레지스터 메모리(PMV)(즉 이 차분화 동작 벡터가 P픽쳐의 복호화에 사용되는 경우에는 이 차분화 동작 벡터와 동일한 참조 화상 및 피 예측 필드의 패리티를 갖는 재구성 동작 벡터가 기억된 PMV. 또한 이 차분화 동작 벡터가 B픽쳐의 복호화에 사용되는 경우에는 이 차분화 동작 벡터와 동일한 참조 화상 패리티와 예측 방향을 갖는 재구성 동작 벡터가 기억된 PMV)에 기억되어 있는 값을 인출하여 그 값을 필요에 따라 스케일 변환기(529)에 의해 스케일 변환(C)을 실시한 후 그 값과 가산 회로(519)에 의한 가산 계산을 행함으로써 벡터가 재구성된다. 그리고 재구성 동작 벡터는 그 값을 필요에 따라 스케일 변환기(530)에 의해 스케일 변환(D)한 후 상기한 바와 같은 동작 벡터 재구성시에 선택 참조된 레지스터 메모리(PMV1 내지 PMV4) 중 어느 것에 재기록하여 새롭게 기억시킨다. 이것에 의해서 역차분화기가 구성되어 있다.
다음에 B픽쳐에서의 상기 제 16 도의 차분화기에 있어서의 동작예를 제 18 도를 이용하여 설명한다.
이 제 18 도에 있어서 매크로 블록(MB1)(소 블록)은 전송할 예측 오차 신호가 없는 것으로 한다(상기 조건 b-1e가 충족된다). 또한 매크로블록(MBO)과 매크로 블록(MB1)은 동일한 전방향 예측 모드이다(상기 조건 b-2e가 충족된다)도 한다.
이때 제1예로서 픽쳐 구조는 필드 구조이며 피 예측 필드 패리티는 제1필드(피 예측 필드가 제1필드)로 한다. 프레딕션 타입은 상부의 16화소 X 8라인의 영역과 하부 16화소X 8 라인의 영역을 각각 별도로 예측을 하는 경우(16 x 8 Field based prediction)이다. 또한 제 18 도의 예에서는 예를 들면, 매크로블록(MBO)의 상부의 동작 벡터가(5,1)(1)이고, 매크로블록(MBO)의 하부의 동작 벡터가(5,5)(2)이고, 매크로블록(MB1)의 상부의 동작 벡터가 (5,5)(3)이고, 매크로블록(MB1)의 하부의 동작 벡터가(5,5)(4)이고, 매크로블록(MB2)의 상부의 동작 벡터가(5,5)(5)이고, 매크로블록(MB2)의 하부의 동작 벡터가 (5,5)(6)로 되어 있다.
또한 매크로블록(MBO)과 매크로블록(MB1)의 모든 동작 벡터는 동일한 제1필드를 참조하고 있는 것으로 한다. 이 경우 모든 동작 벡터에 관하여 참조 화상의 패리티 및 예측 방향이 동일해지므로 동작 벡터는 상기 제 16 도의 레지스터 메모리(PMV1)에 기억되어 있는 동작 벡터끼리를 상대에게 차분화하여 전송한다. 또한 상기 제 16 도의 레지스터 메모리(PMV1)는 초기치로서 (0,0)이 기억되어 있다.
즉 제 18 도의 예의 경우 매크로블록(MBO)에 있어서는 상부 동작 벡터(5,1)(1)와 레지스터 메모리(PMV1)의 초기치(0,0)와의 차분인(5,1)(1)-PMV1=(5,1)이 얻어지고, 이 값이(MBO)의 상부 차분 동작 벡터로서 출력된다. 레지스터 메모리(PMV1)에는 동작 벡터(5,1)(1)가 기억된다. 또한 하부 동작 벡터(5,5)(12)와 레지스터 메모리 PMV 1의 값(5,1)과의 차분인 (5,5)(2)-PMV1= (0,4)가 얻어지고, 이 값이 MBO의 하부 차분 동작 벡터로서 출력된다. 레지스트 메모리(PMV1)에는 동작 벡터(5,5)(2)가 기억된다. 다음에 매크로블록(MB1)에 관하여도 동일하게 차분을 취하므로서 해당 매크로블록(MB1)에서는 차분화 동작 벡터는 모두 영(0,0)으로 된다(상기 조건 b-3e가 충족된다).
또한 제2예로서 상기한 바와 같이 조건 b-1e와 조건 b-2e가 충족되어 있을 때 픽쳐 구조가 프레임 구조라고 한다. 프레딕션 타입은 매크로블록(MB)의 제1필드와 제2필드를 각각 별도로 예측을 행하는 경우(Field Based Prediction)(피 예측 필드가 제1필드와 제2필드)로 한다. 또한 매크로 블록(MBO)의 제1필드가 (5,1)(1)이고, 제2필드의 동작 벡터가 (5,5)(2)이고, 매크로블록(MB1)의 제2필드의 동작 벡터가 (5,5)(3)이고, 제2필드의 동작 벡터가 (5,5)(4)이고, 매크로블록(MB2)의 제2필드의 동작 벡터가 (5,5)(5)이고, 제2필드의 동작 벡터가 (5,5)(6)이라고 한다.
또한 매크로블록(MBO)과 매크로블록(MB1)의 모든 동작 벡터는 동일한 제1필드를 참조하고 있는 것으로 한다. 이 경우도 참조 화상의 패리티와 예측 방향이 모든 동작 벡터에 관하여 동일해지므로, 동작벡터는 상기 제 16 도의 레지스터 메모리(PMV1)에 기억되고 있는 동작 벡터끼리를 상대로 차분화하여 전송하게 된다. 따라서 이 예에 있어서도 차분을 취하는 방법은 제 18 도와 동일하며, 매크로블록(MB1)에서는 차분화 동작 벡터는 모두 영(0,0)이 된다(조건 b-3e가 충족된다).
이런 점에서 상기한 두 예에 있어서 MPEG1의 규칙에 의하면 매크로블록(MB1)은 상기 조건 b-1e, b-2e, b-3e가 충족되므로 인코더가 이 매크로블록(MB1)을 스킵 매크로블록으로서 처리한 것으로 한다.
그런데 이 경우 이것은 잘못된 선택으로 된다. 왜냐하면 복호화 장치측에 있어서 상기 조건 b-1b와 b-2b의 처리는 바르게 행해지지만, 조건 b_3d의 처리는 매크로블록(MB0)과 매크로블록(MB1)의 동작 벡터가 실제로는 상이함에도 불구하고 카피가 행해지기 때문이다. 즉 매크로블록(MB1)을 스킵 ㆍ 매크로블록이라고 판정하면 전자의 예에서는 매크로블록(MBO)의 상부 동작 벡터(5,1)(1)와 매크로블록(MB1)의 상부 동작 벡터(5,5)(3)가 상이((5,1)(1) (5,5)(3))함에도 불구하고 매크로블록(MBO)으로부터 매크로블록(MB1)으로의 동작 벡터의 카피(복제)가 행해지고 복호화는 바르게 행해지지 않는다. 또한 후자의 예에서도 매크로블록(MBO)의 제1필드 동작 벡터 (5,1)(1)와 매크로 블록(MB1)의 제1필드 동작 벡터(5,5)(3)는 실제로는 상이함에도 불구하고 잘못된 카피가 행해진다.
이 문제는 종래는 B픽쳐에 있어서 동일 매크로블록 안의 동작 벡터를 차분화하여 전송할 때 동일 레지스터 메모리(PMV)를 2회 이상 사용하여 그 내용을 갱신하고 있는데 원인이 있다.
또한 동일 매크로블록 안의 동작 벡터에 관하여 동일 레지스터 메모리(PMV)를 2회 이상 사용하는 것은 복호화 장치측에 있어서 다시 아래와 같은 문제를 발생시킨다.
제 19 도는 B픽쳐에 관하여 전송된 차분화 동작 벡터로부터 동작 벡터를 재구성한 동작을 도시한 것이다. 또한 이 예에 있어서는 픽쳐 구조는 필드 구조이며, 매크로블록(MBO, MB1, MB2)은 각각 상부의 16화소 X 8라인의 영역과 하부 16화소 X 8라인의 영역이 별도로 전방향 예측 모드로 부호화되어 있는 것으로 한다. 또한 참조 화상은 상부 16화소 X 8라인의 영역도 하부 16화소 X 8라인의 영역도 단일 제1 필드인 것으로 한다.
이 제 19 도의 예에 있어서는 상부 영역과 하부 영역은 동일 참조 화소의 패리티와 동일한 예측 방향을 가지므로, 예를 들면 레지스터 메모리(PMV1)만이 사용되어 동일 매크로블록 안에서 이의 레지스터메모리(PMV1)의 내용이 변화한다. 그러므로 직전에 처리된 매크로블록의 동작 벡터를 유지해두기 위해서는 해당 레지스터 메모리(PMV) 이외에 별도의 4개의 레지스터 메모리(전방향, 후방향 벡터를 위해 2개씩)를 가질 필요가 있다. 또한 직전의 매크로블록의 동작 벡터를 유지해 두는 것은 복호화 장치측에서의 에러 수정 등을 행할 목적으로도 자주 행해지고 있는 것이다.
즉 제 19 도에 있어서는 상기 제 18 도에 의한 차분화 동작 벡터로서 매크로블록(MBO)의 상부 차분화 동작 벡터의 (5,1)(1) 과, 매크로블록(MBO)의 하부 차분화 동작 벡터의 (0,4)(2)와, 매크로블록(MB1)의 상부 차분화 동작 벡터의 (0,0)(3)과, 매크로블록(MB1)의 하부 차분화 동작 벡터의 (0,0)(4)과, 매크로블록(MB2)의 상부 차분화 동작 벡터의 (0,0)(5)과, 매크로블록(MB2)의 하부 차분화 동작벡터의 (0,0)(5)이 얻어지는 것으로 한다. 또한 상기 레지스터 메모리(PMV1)는 초기치로서 (0,0)이 기억되어 있는 것으로 한다.
여기서 이 제 19 도의 예의 경우, 매크로블록(MBO)에 있어서는 상부 차분화 동작 벡터(5,1)(1)와 레지스터 메모리(PMV1)의 초기치 (0,0)의 가산에 따른 (5,1)(1)+PMV1= (5,1)A가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV1)로 보내지게 된다. 또한 이 매크로블록(MBO)의 하부에 있어서는 상기 하부 차분화 동작 벡터(0,4)(2)와 상기 레지스터 메모리(PMV1)로의 재구성 동작 벡터 (5,1)A의 가산에 의한 (0,4)(2)+PMV1=(5,5)B가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV1)에 보내지게 된다. 마찬가지로 매크로블록(MB1)에 있어서는 상부 차분화 동작 벡터 (0,0)(3)와 상기 레지스터 메모리(PMV1)로의 재구성 동작 벡터(5,5)B와의 가산에 의한 (0,0)(3)+PMV1= (5,5)C가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV1)로 보내어지게 된다. 또한 이 매크로블록(MB1)의 하부에 있어서는, 상기 하부 차분화 동작 벡터(0,0)(4)와 상기 레지스터 메모리(PMV1)로의 재구성 동작 벡터(5,5)C의 가산에 따른 (0,0)(4)+PMV1=(5,5)D가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV1)로 보내지게 된다. 이와 같이 얻어진 재구성 동작 벡터는 차례로 레지스터 메모리(PMV1)에 재기록되므로, 직전의 매크로블록의 재구성 동작 벡터는 소실되어진다.
이와 같이 복호화 장치측에 있어서는 직전의 매크로블록(MB)에서 재구성된 동작 벡터의 값을 유지하기 위하여, 1개의 예측 방향에 관하여 별도로 두개의 레지스터 메모리(PMV)를 가지며, 예를 들면 상기 매크로블록(MBO)에서는 상기 동작 벡터 (5,1)A와 (5,5)B의 값을, 또한 매크로블록(MB1)에서는 상개 동작 벡터 (5,5)C와 (5,5)D의 값을 기억할 필요가 있다.
상기한 바와 같이 종래의 MPEG2로 제안되어 있는 동작 벡터의 부호화 방법에서는 스킵 매크로 블록의 취급을 고려치 않고 있으며 이 때문에 스킵 매크로 블록을 취급할 수 없다고 하는 문제점을 갖고 있다.
또한 복호화 장치측에 있어서는 직전에 처리된 매크로블록의 동작 벡터를 유지해 두기 위하여 레지스터 메모리(PMV) 이외에 레지스터 메모리를 가질 필요가 있고, 벡터(차분화 동작 벡터)의 역차분화기의 구성이 복잡화되어 있다.
또한 종래는 벡터 차분화기, 역차분화기에서의 레지스터 메모리(PMV)의 전환을 위한 컨트롤이 복잡하며 레지스터 메모리(PMV)전환기의 하드웨어 규모가 크다는 문제를 갖는다.
본 발명은 동화상의 동작 보상 예측에 따른 동작 벡터를 차분화하는 동작 벡터 차분화 방법 및 차분화기와, 그것의 역차분화 방법 및 역차분화기 및 이들 차분화, 역차분화가 적용되는 동화상 신호를 부호화 및 복호화하는 동화상 부호화 및 복호화 장치에 관한 것이다.
제1도는 본 발명의 화상 신호 부호화 장치에 이용되는 인코더의 개략 구성을 도시한 블록 회로도.
제2도는 본 발명의 화상 신호 부호화 장치에 이용되는 동작 벡터의 차분화기의 개략 구성을 도시한 블록 회로도.
제3도는 본 발명의 화상 신호 부호화 장치에 이용되는 동작 벡터의 차분화기 및 역차분화기를 설명하기 위한 레지스터 메모리를 도시한 도면.
제4도는 본 발명의 화상 신호 부호화 장치에 이용되는 인코더의 스킵 ㆍ 매크로블록 판정기의 블록 회로도.
제5도는 본 발명의 화상 신호 복호화 장치에 이용되는 디코더의 블록 회로도.
제6도는 본 발명의 화상 신호 복호화 장치에 이용되는 동작 벡터의 역차분화기의 개략 구성을 도시한 블록 회로도.
제7도는 본 발명의 화상 신호 복호화 장치에 있어서의 차분화 벡터의 구체적 구성을 설명하기 위한 도면.
제8도는 본 발명의 화상 신호 복호화 장치에 있어서의 차분화 동작 벡터로 부터 동작 벡터를 재구성하는 구체예를 설명하는 도면.
제9도는 동작 보상 예측의 원리를 설명하기 위한 도면.
제10도는 매크로블록 단위에서의 동작 보상 예측에 관하여 설명하기 위한 도면.
제11도는 픽쳐사이에서의 동작 보상 예측을 설명하는 도면.
제12도는 MPEG1에서의 동작 벡터의 차분화기의 블록 회로도.
제13도는 MPEG1에서의 동작 벡터의 차분화기의 동작예를 설명하기 위한 도면.
제14도는 MPEG1에서의 동작 벡터의 역차분화기의 개략 구성을 도시한 블록 회로도.
제15도는 프레임/필드 적응 예측을 설명하기 위한 도면.
제16도는 동작 벡터의 차분화기의 종래예를 도시한 블록 회로도.
제17도는 동작 벡터의 역차분화기의 종래예를 도시한 블록 회로도.
제18도는 종래의 동작 벡터의 차분화기의 문제점을 설명하기 위한 도면.
제19도는 종래에서의 차분화 동작 벡터로부터 동작 벡터를 재구성하는 구체예를 설명하는 도면.
그러므로 본 발명에서는 이러한 점에 착안하여 동화상 동작 보상 예측 부호화 및 복호화 장치에 있어서 매크로 블록 단위로 부여되는 동작 벡터가 전방향 예측에서는 과거 프레임(혹은 필드)을 참조하는 동작 벡터가 1개 이상, 후방향 예측에서는 미래 프레임(혹은 필드)을 참조하는 동작 벡터가 1개 이상, 양방향 예측에서는 과거와 미래의 두 프레임(혹은 필드)을 참조하는 동작 벡터가 각각 1개 이상씩 존재하는 경우이며, 또한 매크로블록 단위로 각각의 동작 보상 모드에서의 동작 벡터의 수가 변화하는 경우에 있어서 부호화 장치측에서는 종래보다 간단한 구성으로 동작 벡터를 차분화하기 위한 차분화기를 제공하고, 또한 스킵 매크로블록을 판정하는 방법도 제공함을 목적으로 하고 있다.
또한 복호화 장치측에서는 종래보다 간단한 구성으로, 수신된 차분화 동작 벡터로부터 동작 벡터를 재구성키위한 역차분화기를 제공하며 이것은 직전에 처리된 매크로블록의 동작 벡터를 유지해 두기 위하여, 레지스터 메모리(PMV) 이외에 레지스터 메모리를 가질 필요가 없는 특징을 갖는 것, 그리고 또한 복호화 장치측에서의 스킵 매크로블록의 취급 방법을 제공함을 목적으로 하는 것이다.
본 발명은 전방향 예측 모드, 후방향 예측 모드 또는 양방향 예측 모드로 부호화되는 매크로블록의 동작 벡터의 부호화 방법 및 부호화 장치이다. 이 동작 벡터의 부호화 방법 및 부호화 장치에서는 1개의 매크로블록 안에서의 현재의 소정 방향 동작 벡터의 전송 순서를 검출하고 전송 순서에 기초하여 L개의 소정 방향 동작 벡터용 메모리 중의 하나를 선택하여 이전의 소정 방향 동작 벡터를 판독하여, 현재의 소정 방향 동작 벡터로부터 상기 이전의 소정 방향 동작 벡터를 감산하여 현재의 소정 방향 차분화 동작 벡터를 생성한다.
또한 본 발명은 전방향 예측 모드 후방향 예측 모드 또는 양방향 예측 모드로 부호화된 매크로블록의 차분화 동작 벡터의 재구성 방법 및 이의 재구성 장치이다. 이 차분화 동작 벡터의 재구성 방법 및 이의 재구성 장치에서는, 수신한 소정 방향 차분화 동작 벡터의 매크로블록 안에서의 수신 순서를 검출하여 수신 순서에 기초하여 L개의 소정 방향 동작 벡터용 메모리 중의 하나를 선택하여 이미 재구성된 소정 방향 재구성 동작 벡터를 판독하여, 소정 방향 차분화 동작 벡터와 이미 재구성된 소정 방향 재구성 동작 벡터를 가산하여 새로운 소정 방향 재구성 동작 벡터를 생성한다.
또한 본 발명은 화상 신호 부호화 방법 및 그 부호화 장치이다. 이 화상 신호 부호화 방법 및 그 부호화 장치에서는 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하고 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이며 복수 모드중의 픽쳐 구조가 필드 구조인 경우 부호화된 매크로블록마다에 예측 오차 신호가 영이고, 동작 벡터가 영이고 복수 모드 중의 동작 보상 모드가 전방향 예측이고, 복수 모드중의 프레딕션 타입이 16 x 16인 필드 예측이고, 매크로블록의 필드 동작 벡터 참조 패리티가 피 예측 필드 패리티와 동일하다는 조건을 충족하는지의 여부를 판정하고, 조건을 충족시키는 경우에 부호화된 매크로블록을 스킵 매크로블록으로서 처리한다.
상기 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이고 상기 복수 모드중의 픽쳐 구조가 필드 구조인 경우 부호화된 매크로블록마다 예측 오차 신호가 영이고, 동작 벡터가 영이고, 복수 모드중의 동작 보상 모드가 전방향 예측이고, 복수 모드 중의 프레딕션 타입이 프레임 예측인 조건을 충족하는지의 여부를 판정하고, 조건을 충족시키는 경우에 부호화된 매크로블록을 스킵 매크로블록으로서 처리하여도 된다.
또한 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고 상기 복수 모드중의 픽쳐 구조가 필드 구조인 경우, 부호화된 매크로블록마다 적어도 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 복수 모드중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 복수 모드중의 프레딕션 타입이 16 x 16인 필드 예측이라는 조건을 충족하는지의 여부를 판정하고, 조건을 충족시키는 경우에 부호화된 매크로블록을 스킵 매크로블록으로서 처리할 수도 있다.
또한 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고, 복수 모드중의 픽쳐 구조가 프레임 구조인 경우, 부호화된 매크로블록마다 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 복수 모드중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 복수 모드 중의 프레딕션 타입이 프레임 예측이라는 조건을 충족하는 지의 여부를 판정하고, 조건을 충족시키는 경우에 부호화된 매크로블록을 스킵 매크로블록으로서 처리하여도 된다.
본 발명은 화상 신호 복호화 방법 및 그 복호화장치 이다. 이 화상 신호 복호화 방법 및 그 복합화 장치에서는, 부호화 화상 신호로부터 스킵 매크로블록을 검출하고, 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 필드 구조인 경우, 동작 벡터의 역차분화기 중의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 16 x 16의 필드 예측, 필드 동작 벡터 참조 패리티를 피 예측 필드 패리티와 동일한 패리티로 하여 복호화를 행한다.
상기 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 동작 벡터의 역차분화기 속의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 프레임 예측으로 하여 복호화를 하여도 된다.
또한 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 필드 구조인 경우, 적어도 부호화 블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 16 x 16의 필드예측으로 하여 복호화를 하여도 된다.
또한 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 부호화블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 프레임 예측으로 하여 복호화를 하여도 된다.
본 발명에 따르면 동작 벡터의 차분화기의 구성에 있어서, 동작 벡터를 기억해 두기 위한 레지스터 메모리의 수를 매크로블록 안에서의 전방향 동작 벡터의 최대 전송수 N과 후방향 동작 벡터의 최대 전송수 M의 합(N+M)과 동일한 수로 준비하고 매크로블록 안에서의 전방향 동작 벡터의 전송 순서로 1 내지 N의 인덱스를 붙이고 또한 후방향 동작 벡터의 전송 순서로 (N+1) 내지 (N+M)의 인덱스를 붙이고, 각각의 인덱스를 갖는 동작 벡터와 상기 레지스터 메모리를 1:1로 대응시키는 것으로서, 동일 매크로블록 안의 동작 벡터를 차분화시켜 전송할 때에 동일 레지스터 메모리(PMV)가 2회 이상 사용되는 일은 없게 된다.
또한 본 발명의 차분화 동작 벡터로부터 동작 벡터를 재구성하기 위한 역차분화기의 구성에 있어서는, 재구성된 동작 벡터를 기억해두기 위한 레지스터 메모리의 수를 매크로블록 안에서의 전방향 차분화 동작 벡터의 최대 수신수 N과 후방향 차분화 동작 벡터의 최대 수신수 M의 합(N+M)과 동일한 수로 준비하고, 매크로블록 안에서의 전방향 차분화 동작 벡터의 수신 순서로 1 내지 N의 인덱스를 붙이고 또한 후방향 차분화 동작 벡터의 수신 순서로 (N+1) 내지 (N+M)의 인덱스를 붙이고, 각각의 인덱스를 갖는 차분화 동작 벡터와 상기 레지스터 메모리를 1:1로 대응시키는 것으로서 레지스터 메모리(PMV) 이외에 레지스터 메모리를 필요로 하지 않게 된다.
우선 본 발명에 관한 동화상 부호화 장치(인코더)에 관하여 제 1 도를 참조하여 설명한다.
본 발명에 관한 부호화 장치의 기본적 동작을 제어하기 위한 정보는 화상 부호화 제어 정보 입력부(30)로부터 부여되며, 화상 부호화 제어 기억용 메모리(29)에 기억되어 있다. 이들은 그림 테두리 사이즈, 부호화 정보의 출력 비트 레이트 등이다. 이들 정보는 화상 부호화 제어 신호(S25)로서 상기 메모리(29)로부터 출력된다. 또한 상기 화상 부호화 제어 정보 입력부(30)로부터는 상기 메모리(29)를 통하여 픽쳐 구조 신호(S26)(픽쳐가 프레임 구조인지 필드 구조인지 프로그레시브인지의 식별 신호)가 출력되고, 또한 픽쳐 부호화 타입 신호(S27)(I픽쳐인지 P픽쳐인지 B픽쳐인지의 식별 신호)도 출력된다.
또한 화상 입력 단자(10)로부터 입력된 화상 신호는 필드 메모리군(11)에 공급된다. 또한 입력 단자(26)로부터는 입력 화상 동기 신호인 수직 동기 신호(S11)가 공급되고 참조 화상 제어기(23)에 공급된다. 참조 화상 제어기(23)에는 단자(1)를 통하여 상기 화상 부호화 제어 신호(S25), 픽쳐 구조 신호(S26), 픽쳐 부호화 타입 신호(S27)도 공급된다. 이 참조 화상 제어기(23)는 상기 수직 동기 신호(S11)를 받으면 후술하는 참조 화상 지시 신호(S10)를 출력하고 이것을 필드 메모리군(11)에 공급하고 있다.
상기 필드 메모리군(11)에 공급되어 있는 화상 신호의 화상은, 현재의 부호화 대상이며 여기에서 판독되는 화상(픽쳐)의 선두에 동기하여, 후술하는 픽쳐 ㆍ 스타트 ㆍ 플래그(S22)를 세워서 이것을 단자(2) 및 단자(9)를 통하여 참조 화상 제어기(24)에 공급한다. 참조 화상 제어기(24)는 픽쳐 ㆍ 스타트 ㆍ 플래그(S22)가 서면, 후술하는 참조 화상 지시 신호(S12, S13)를 출력하고 이들을 필드 메모리군(17)에 공급하고 있다. 또한 상기 단자(9)를 통한 픽쳐 ㆍ 스타트 ㆍ 플래그(S22)는 출력 화상 제어기(25)에도 공급되어 있다. 출력 화상 제어기(25)는 상기 픽쳐 ㆍ 스타트 ㆍ 플래그(S22)가 서면 후술하는 출력 화상 지시 신호(S14)를 출력하고, 이것을 필드 메모리군(17)에 공급하고 있다. 또한 상기 참조 화상 제어기(24)및 출력 화상 제어기(25)에는 단자(30)를 통하여 화상 부호화 제어 신호(S25), 픽쳐 구조 신호(S26), 픽쳐 부호화 타입 신호(S27)가 공급된다.
또한 동작 예측 회로(12)에는 상기 필드 메모리군(11)에 공급되어 있는 화상 신호가 보내짐과 동시에 상기 단자(1)로부터의 상기 화상 부호화 제어 신호(S25), 픽쳐 구조 신호(S26), 픽쳐 부호화 타입 신호(S27)가 공급된다. 이 동작 예측 회로(12)는 상기 필드 메모리군(11)에 공급되고 있는 화상 신호에 대하여 해당 현재 부호화 대상인 화상중의 화소의 동작 예측을 과거 화상과 미래 화상을 참조하여 행한다. 상기 동작 예측은 상기 부호화 대상인 화상중의 블록 화소 신호와 참조되는 과거 화상 또는 미래 화상의 블록 매칭이며 블록의 크기는 예를 들면 16 x 16화소, 16 x 8화소, 8 x 8화소이다.
이때의 과거 및 미래의 참조 화상은 참조 화상 제어기(23)에서 출력되는 동작 예측의 참조 화상 지시 신호(S10)에 따라서 필드 메모리군(11) 중에서 지정된다. 동작 예측 회로(12)는 선택 가능한 각각의 동작 보상 모드 각각에 대하여 블록 매칭에서의 예측 오차가 최소가 되는 참조 화상중의 블록 위치를 검출하고, 이 위치에 대응하는 동작 벡터를 동작 벡터 신호(S7)로서 동작 보상 회로(18)에 공급한다. 또한 어느 동작 보상 모드가 선택 가능한가는 픽쳐 구조 신호(S26)와 픽쳐 부호화 타입 신호(S27)에 의해서 결정된다.
또한 상기 동작 예측 회로(12)는 상기 동작 벡터 신호(S7)의 부가 정보로서 프레딕션 타입 신호(S30), 필드 동작 벡터 참조 패리티 신호(S31), 서브 동작 벡터 신호(S32), 피 예측 필드 패리티 신호(S33)도 또한 동작 보상 회로(18)에 공급한다.
여기서 상기 프레딕션 타입 신호(S30)는 예를 들면 동작 예측을 프레임 베이스로 행했는지, 필드베이스로 행했는지, 블록 매칭을 16 x 16화소, 16 x 8화소, 8 x 8화소 중의 어느 것으로 행했는지, DUAL-PRIME인가에 대한 정보이다. 또한 8 x 8화소 블록 예측 및 DUAL-PRIME에 관하여는 상기한 자료 ISO-IEC/JTCI/SC29/WG11 MPEG93/225b Test Model 4에 상세하게 설명되어 있으므로 여기서는 설명을 생략한다.
또한 상기 필드 동작 벡터 참조 패리티 신호(S31)는 동작 예측을 필드 베이스로 행한 경우에 이 벡터를 참조하는 필드가 제1필드(필드1)인가, 제2필드(필드2)인가를 표시하는 신호이다.
상기 서브 동작 벡터 신호(S32)는 예를 들면 DUAL-PRIME및 8 x 8화소 블록 예측의 벡터 부속 신호이다.
상기 피 예측 필드 패리티 신호(S33)는 동작 예측을 필드 베이스로 행한 경우에, 동작 벡터의 예측선의 필드(피 예측 필드)가 제1필드인지 제2필드인지를 표시하는 신호이다.
상기 동작 보상 회로(18)는 후술하는 이미 복호 재생된 화상이 축적되어 있는 필드 메모리군(17)으로부터, 동작 벡터 신호(S7)와 프레딕션 타입 신호(S30)와 필드 동작 벡터 참조 패리티 신호(S31)와 서브 동작 벡터 신호(S32) 및 피 예측 필드 패리티 신호(S33)로 지정된 어드레스에 위치하는 블록 화상 신호(S3)의 출력을 지시한다. 이때의 참조 화상은 참조 화상 제어기(24)로부터 출력되는 동작 보상 참조 화상 지시 신호(S12)에 따라서 필드 메모리군(17)중에서 지정된다.
상기 동작 보상 회로(18)로부터의 블록 화상 신호(S3)의 출력은 적응적 동작으로 되어 있으며 매크로블록 단위로 아래 4종류의 동작 중 선택 가능한 동작 모드중에서 최적인 것으로의 전환이 가능하다.
즉 4종류의 동작은,
제 1로, 과거의 재생 화상으로부터의 동작 보상 모드(전방향 예측 모드)와,
제 2로 미래의 재생 화상으로부터의 동작 보상 모드(후방향 예측 모드)와,
제 3으로 과거와 미래의 양쪽의 재생 화상으로부터의 동작 보상 모드[과거의 재생 화상으로부터의 참조 블록과 미래의 재생 화상으로부터의 참조 블록을 1화소마다 선형 연산(예를 들면 평균치 계산)을 한다.](양방향 예측모드)와,
제 4로 동작 보상 없음[즉 인트라 부호화 모드이다. 이 경우 블록 화상 신호(S3)의 출력은 영인 것과 동일하다.]의 4종류의 모드이며 이들 모드 중 선택 가능한 것 중에서 최적인 것으로 전환한다.
여기서 상기 동작 보상 모드 전환 시에는, 예를 들면 상기 4종류의 모드로 출력되는 각각의 블록 화소 신호(S3)와 현재의 부호화 대상 블록 화소 신호(S1)의 1화소마다의 차분치의 절대치의 총합이 최소인 모드가 선택된다.
이 선택된 모드는, 동작 보상 모드 신호(S9)와 이때의 동작 벡터 신호(S8)와 프레딕션 타입 신호(S40), 필드 동작 벡터 참조 패리티 신호(S41), 서브 동작 벡터 신호(S42), 피 예측 필드 패리티 신호(S43)로서 단자(3)를 통하여 각부에 보내진다.
또한 상기 필드 메모리군(11)으로부터는 현재의 부호화 대상의 매크로블록 화소 신호(S1)가 출력되고, 또한 이 매크로블록 화상 신호(S1)의 출력에 동기하여 MB 스타트 플래그(S300)이 출력된다. MB카운터(49)는 상기 MB 스타트 플래그(S300)에 동기하여 그 수를 카운트한다. 또한 MB카운터(49)는 단자(48)를 통하여 공급되는 상기 픽쳐 스타트 플래그(S22)가 세워지면 리셋된다. 또한 해당 MB카운터(49)에는 단자(46)를 통하여 화상 부호화 제어 신호(S25)도 공급된다.
이 MB 카운터(49)로부터 단자(45)를 통하여 출력되는 슬라이스 스타트 플래그(S301)는 MB카운터수가 미리 결정된 슬라이스 길이(슬라이스를 만드는 매크로블록의 수)의 배수가 되면 세워진다. 여기서 슬라이스란 화상의 주사 순서로 연결되는 하나 또는 복수의 매크로블록으로 구성되는 유닛이며, 슬라이스의 앞 부분에서는 최초의 매크로블록은 화상내에서의 위치를 표시하는 데이터를 전송하고, 수신측에 있어서 에러가 일어난 경우에도 복귀될 수 있도록 고려되고 있다. 슬라이스 길이는 비트 스트림의 전송로의 에러 상태에 따라 변경할 수 있도록 되어 있다.
일반적으로는 전송로의 에러 확률이 높은 경우일수록 슬라이스 길이는 짧아진다. 이때의 지정된 슬라이스 길이는 상기 메모리 (29)에 기억되어 있다.
상기 매크로블록 화소 신호(S1)와 동작 보상 회로 18로부터 공급되는 블록 화소 신호(S3)는 감산기(13)에서 1화소마다 차분치가 계산되고 그 결과 블록 차분 신호(S2)가 얻어진다. 블록 차분 신호(S2)는 블록 신호 부호화부(14)에 공급되고, 여기서부터 부호화 신호(S4)가 얻어진다. 부호화 신호(S4)는 블록 신호 복호화부(15)에 공급되고 여기서 복호화되어 블록 재생 차분 신호(S5)로 된다.
여기서 상기 블록 신호 부호화부(14)에는 단자(7)를 통한 상기 화상 부호화 제어 신호 S25와, 단자(31) 및 단자(8)를 통한 양자화 테이블 신호(S15)도 공급된다. 이 블록 신호 부호화부(14)의 구성으로서는 DCT(디스크리트 코사인 변환)기와, 이의 출력 계수를 버퍼 메모리(21)로부터 지정된 상기 양자화 테이블 신호(S15)에 의해 양자화되는 양자화기로 이루어지는 구성을 적용할 수 있다. 이 경우 상기 블록 신호 복호화부(15)에도 상기 화상 부호화 제어 신호(S25)와 양자화 테이블 신호(S15)가 공급되고 이 블록 신호 복호화부(15)의 구성으로서는 양자화 계수를 상기 양자화 테이블 신호(S15)에 의해 역양자화하는 역양자화기와, 그 출력 계수를 역 DCT하는 역DCT기로 이루어지는 구성을 적용한다.
상기 블록 재생 차분 신호(S5)는 동작 보상 회로(18)에서 출력되는 블록 화상 신호(S3)와 가산기(16)에서 1화소마다 가산되고 그 결과 블록 재생 신호(S6)가 얻어진다. 이 블록 재생 신호(S6)는 필드 메모리군(17)중에서 현재 화상 지시 신호(S13)에 의해 지정되는 필드 메모리에 격납된다. 필드 메모리군(17)에 축적된 재생 화상은, 상기한 출력 화상 지시 신호(S14)에 따라서 지정된 재생 화상 신호가 단자(29)로부터 출력된다. 한편 블록 부호화 신호(S4)는 단자(6)를 통하여 상기 화상 부호화 제어 신호(S25)가 공급되는 일차원 신호화부(19)에도 보내지고, 여기서 일차원 배열로 격납되어 일차원 부호화 신호(S16)가 된다. 일차원 신호화부(19)의 구성은 블록 양자화 DCT계수를 저주파수로부터 고주파수 계수 순서로 지그재그 스캔하는 스캔 콘버터(주사 변환기)로 이루어진다. 일차원 부호화 신호 S16은 VLC기(20)(가변 길이 부호화기)에서 하프만 부호 등으로 가변 길이 부호화된다.
또한 동작 벡터 신호 S8은 단자(3) 및 단자(4)를 통하여 벡터 차분화기(27)에 보내지고 여기서 차분화되어 차분화 동작 벡터 신호(S50)로 되고, VLC기(20)에서 하프만 부호 등으로 가변 길이 부호화된다. 또한 단자(4)에는 MB스타트 플래그(S300), 슬라이스 스타트 플래그(S301), 동작 보상 모드 신호(S9), 픽쳐 구조 신호(S26), 프레딕션 타입 신호(S40)도 공급된다.
상기 벡터 차분화기(27)의 상세에 대해서 제 2 도에 기초하여 설명한다. 이 제 2 도에 있어서 벡터 차분화기(27)의 단자(77)에는 슬라이스 스타트 플래그(S301)가 입력되고 단자(71)에는 제 1 도의 단자(47) 및 단자(4)를 통한 MB스타트 플래그(S300)가, 단자(70)에는 제 1 도의 단자(3) 및 단자(4)를 통한 동작 벡터 신호(S8)가, 단자(72)에는 제 1 도의 단자(3) 및 단자(4)를 통한 동작 보상 모드 신호(S9)가, 단자(73)에는 제 1 도의 단자(3)및 단자(4)를 통한 프레딕션 타입 신호(S40)가, 그리고 단자(74)에는 제 1 도의 단자(4)를 통한 상기 픽쳐 구조 신호(S26)가 입력된다.
여기서 상기 픽쳐 구조 신호(S26)와, 프레딕션 타입 신호(S40)에 의해 매크로블록 안에서의 전방향 동작 벡터 또는 후방향 동작 벡터의 전송수를 알게 되며, 이것은 하기하는 표1, 표2, 표3처럼 결정된다. 본 실시예에서는 전방향 동작 벡터와 후방향 동작 벡터의 각각의 최대 전송수는 2이며 따라서 매크로블록 안에서 동작 벡터는 최대 4개 전송된다. 또한 매크로블록 안에서의 전 혹은 후방향 동작 벡터의 전송수가 2개인 경우 이 두개의 동작 벡터의 전송순서는 미리 정해져 있다.
예를 들면 표1의 Field based Prediction의 경우, 피 예측 필드가 제1필드인 동작 벡터가 먼저 전송되고, 피 예측 필드가 제2필드인 벡터가 나중에 전송된다. 또한 표2의 16 x 8 Field based Prediction의 경우에는 상부 동작 벡터가 먼저 전송되고 하부 동작 벡터가 나중에 전송된다. 또한 본 실시예에서의 동작 보상 회로(18)는 이 전송 순서와 같은 순서로 동작 벡터 S8을 출력한다.
본 실시예에서는 제 2 도의 벡터 차분화기(27)에 있어서의 레지스터군(81)을 예를 들면 제 3 도에 도시한 바와 같이 구성한다. 여기서는 레지스터군(81)으로서 동작 벡터를 기억하기 위한 4개의 레지스터 메모리(PMV1 내지 PMV4)가 준비된다.
그리고 전방향 동작 벡터 및 후방향 동작 벡터를, 각콰 매크로블록 안에서의 전송 순서에 따라 레지스터 메모리(PMV1 내지 PMV4)에 1:1로 대응시킨다. 구체적으로는 매크로블록 안에서 1번째로 전송되는 전방향 동작 벡터는 레지스터 메모리(PMV1)에 기억된다. 매크로블록 안에서 2 번째로 전송되는 전방향 동작 벡터는 레지스터 메모리(PMV2)에 기억된다. 또한 매크로블록 안에서 1번째로 전송되는 후방향 동작 벡터는 레지스터 메모리(PMV3)에 기억된다. 매크로블록 안에서 2 번째로 전송되는 후방향 동작 벡터는 레지스터 메모리(PMV4)에 기억된다. 이와 같이 본 실시예에서는 각각의 동작 벡터의 매크로블록 안에서의 전송 순서가 각각의 동작 벡터를 레지스터 메모리(PMV1 내지 PMV4) 중의 어느 레지스터에 기억하는가를 표시하는 인덱스가 된다.
다시 말하면, 본 실시예에서는 매크로블록 안에서의 전방향 동작 벡터의 전송 순서에 "1" 내지 "2"의 인덱스를 붙이고 또한 후방향 동작 벡터의 전송 순서에 "3" 내지 "4"의 인덱스를 붙여서, 각각의 인덱스를 갖는 동작 벡터와 상기 레지스터 메모리(PMV1 내지 PMV4)를 1:1로 대응시키고 있다. 또한 제 3 도의 레지스터 메모리(PMV1 내지 PMV4)의 각각의 입력 단자(a 내지 d)는 제 2 도의 스위치(80)의 대응하는 피 전환 단자와 접속되고, 출력 단자(e 내지 h)는 제 2 도의 스위치(82)의 대응하는 피 전환 단자와 접속된다.
또한 표4에는 동작 벡터의 전송시의 비트 스트림의 신텍스를 표시한다.
이 표4에 있어서 함수 "forward_motion_vector()"가 전방향 동작 벡터에 관한 것이며, 함수 "backward_motion_ vector()"가 후방향 동작 벡터에 관한 것이다. 또한 "/*"와 "*/"로 괄호를 친 문장은 코멘트이다. 이 표에 도시한 바와 같이 각각 전송하는 동작 벡터와 레지스터 메모리(PMV)를 대응시킨다.
또한 여기서 "mv_format", "motion_vector_count"라고 하는 파라미터가 사용되어 있으나, 이들은 표1 내지 표3에 기초하여 부여된다. "mv_format"는 표1, 표2에 있는 바와 같이 "frame" 타입과 "field"타입이 있다. "field"타입의 벡터에는 기본적으로 필드 동작 벡터 참조 ㆍ 패리티가 부가된다. 또한 "motion_vector_count"는 표1 내지 표3에 있는 바와 같이 1개의 매크로블록에서의 전방향 또는 후방향 벡터의 전송수이다.
여기서 "forward_motion_vector()"에 관하여 이하에 설명한다. 우선 "motion_vector_count"가 1개(017행)인 경우에는 동작 벡터의 정보는 레지스터 메모리(PMV1)에 격납된다. 또한 "motion_vector_count"가 2개인 경우에는 1 번째로 전송되는 동작 벡터의 정보(028행)는 레지스터 메모리(PMV1)에 저장되고, 2 번째로 전송되는 동작 벡터의 정보(029행)는 레지스터 메모리(PMV2)에 저장된다. 더욱 상세히 설명하면 동작 벡터의 정보의 전송수가 1개(017행)인 경우는 2가지로 분기되고 "mv-format"가 "frame"인 경우 (018행)와 "mv_format"가 "field"인 경우(020행)가 있다. "mv_format"가 "field"인 경우 다시 "dmv==i"인 경우(022행), "prediction_type"은 "Dual_ prime"이며, "dmv_horizontal"과 "dmv_vertical"이 전송된다. 이들은 프레딕션 타입이 "Dual_Prime"인 때의 서브 동작 벡터이다. "backward_motion_vector() "에 관하여도 마찬가지다.
또한 여기서는 전방향 동작 벡터의 전송수가 1개인 매크로블록에서는 레지스터 메모리(PMV1)를 갱신할 때 동일 값으로 레지스터 메모리(PMV2)를 갱신한다. 또한 후방향 동작 벡터의 전송수가 1개인 매크로블록에서는 레지스터 메모리(PMV3)를 갱신할 때에 동일 값으로 레지스터 메모리(PMV4)를 갱신한다.
상기한 표4에서 설명한 비트 스트림 신텍스에서의 동작을 상기 제 2 도의 구성을 사용 설명한다.
이 제 2 도에 있어서 단자(70)를 통하여 입력되는 상기 동작 벡터 신호(S8)를 수신하여 동작 벡터 신호 플래그 발생기(87)는 동작 벡터 신호 플래그(S86)를 출력한다. 이 동작 벡터 신호 플래그(S86)는 동작 벡터 카운터(88)에서 카운트된다. 또한 동작 벡터 카운터(88)는 단자(71)를 통한 상기 MB스타트 플래그(S300)이 일어서면 리셋되어 있다. 이 동작 벡터 카운터(88)로부터의 동작 벡터 카운트수 신호(S87)는 레지스터 인덱스 지정 신호 발생기(89)에 입력된다. 여기에는 또한 단자(72, 73, 74)를 통한 상기 동작 보상 모드 신호(S9), 프레딕션 타입 신호(S40), 그리고 픽쳐 구조 신호(S26)가 입력되어 있다.
여기서 상기 픽쳐 구조 신호(S26)와 프레딕션 타입 신호(S40)에 의해 매크로 블록 안에서의 전방향 동작 벡터 또는 후방향 동작 벡터의 전송수(motion_vector_count)를 알게 되고, 또한 동작 보상 모드 신호(S9)에 의해 매크로 블록 안에서 전송되는 모든 동작 벡터의 전송수를 알게 된다. 예를 들면 "motion_vector_count"가 "2"이고 동작 보상 모드 신호(S9)가 양방향 예측 모드인 경우, 매크로블록 안에서 전송되는 동작 벡터는 전방향 동작 벡터 2개, 후방향 동작 벡터 2개의 순서로 전송되므로 매크로블록 안에서의 모든 동작 벡터의 전송수는 4개이다.
이 정보를 기초로 하여 레지스터 인덱스 지정 신호 발생기(89)는 동작 벡터 카운트수 신호(S87)에서 레지스터 인덱스 지정 신호(S88)를 생성하고 출력시킨다. 예를 들면 상기한 제 3 도의 예에 있어서 동작 벡터 카운트수 신호(S87)가, 값이 1 일 때에는 레지스터군(81)에서는 레지스터 메모리(PMV1)가 지정되고, 값이 2일 때에는 레지스터군(81)에서는 레지스터 메모리(PMV2)가 지정되고, 값이 3일 때에는 레지스터군(81)에서는 레지스터 메모리(PMV3)가 지정되고, 값이 4일 때에는 레지스터군(81)에서는 레지스터 메모리(PMV4)가 지정된다.
또한 다른 예로서 "motion_vector_count"가 1개이고 동작 보상 모드 신호(S9)가 후방향 예측 모드인 경우, 매크로블록 안에서 전송되는 모든 동작 벡터의 전송수는 후방향 벡터 1개이므로, 상기 동작 벡터 카운트수 신호(S87)의 값이 1일때에는 레지스터군(81)에서는 레지스터 메모리(PMV3)가 지정된다.
상기 레지스터군(81)은 상기 레지스터 인덱스 지정 신호(S88)를 받아서 지정된 레지스터에 기억되어 있는 동작 벡터 신호(S82)를 스위치(82)를 통하여 출력한다.
해당 레지스터 출력 동작 벡터 신호(S82)는 필요에 따라 스케일 변환(A)의 스케일 변환기(84)에서 단자(75)로부터의 프레딕션 타입 신호(S40)에 기초하여 전환 회로(85)에서 출력되는 스케일 지시 신호(S85)(스케일 지시 신호 A)에 의해 스케일 변환된 후 차분 회로(86)에 입력되고, 현재 입력된 동작 벡터 신호(S8)의 차이 값이 계산되고, 이렇게 하여 차분화 동작 벡터 신호(S50)가 얻어지고 이것이 단자(76)에서 출력된다.
한편 현재 입력된 동작 벡터 신호(S8)는 필요에 따라 스케일 변환(B)의 스케일 변환기(83)에서 상기 전환 회로(85)에서 출력되는 스케일 지시 신호(S83)(스케일 지시 신호B)에 의해 스케일 변환된 후[스케일 변환된 동작 벡터 신호(S80)], 상기 레지스터 인덱스 지정 신호(S88)에 의해 지정된 레지스터에 스위치(80)를 통하여 재기록되어 새롭게 기억된다. 또한 상기 스케일 변환기(84)와 스케일 변환기(83)는, 프레임을 참조하는 동작 벡터와 필드를 참조하는 동작 벡터끼리의 차분화 동작 벡터를 계산할 때의 공간적 스케일 조정이나, 참조 필드까지의 시간적 거리가 상이한 동작 벡터끼리의 차분화 벡터를 계산할 때의 시간축적인 원인에 기초하는 스케일 조정에 사용되기도 한다.
또한 해당 벡터 차분화기(27)의 레지스터 메모리 PMV의 리셋은 단자(77)를 통한 동작 보상 모드 신호(S9)가 인트라 부호화 모드인 매크로블록과, 마찬가지로 단자(77)로부터의 슬라이스 스타트 플래그(S301)가 서있는 매크로블록에 있어서 행해지고, 이때 레지스터군(81) 중의 모든 레지스터는 제로로 리셋된다. 이 레지스터의 리셋의 지시가 레지스터 리셋 지시기(78)에 의해 행해진다.
본 실시예에서는 이상과 같이 동작 벡터의 차분화기(27)를 구성한다. 또한 상기한 실시예에 있어서는 동작 보상 회로(18)의 동작 벡터(S8)의 출력 순서를 미리 정해진 동작 벡터의 전송 순서와 같게 했으나 달리할 수도 있다. 단 이 경우에도 최종적으로 VLC기(20)로의 차분화 동작 벡터(S50)의 입력 순서는 상기 전송 순서와 같게 할 필요가 있으므로, 피 예측 필드 패리티 신호를 레지스터 인덱스 지정 신호 발생기(89)에 공급하고, 차분화 동작 벡터(S50)의 출력 순서를 변경하는 등 여분의 구성이 필요해진다.
다음에 제 1 도의 스킵 매크로블록 판정기(28)의 구성을 제 4 도에 기초하여 설명한다.
이 제 4 도에 있어서 스킵 매크로블록 판정기(28)의 단자(96)에는 동작 보상 예측 오차 신호 S16이 공급된다. 또한 이 스킵 매크로블록 판정기(28)에는 상기 동작 보상 예측 오차 신호(S16) 이외에 상기 차분화 동작 벡터 신호(S50)와 제 1 도의 단자(4)로부터의 동작 벡터 신호(S8), 동작 보상 모드 신호(S9), 픽쳐 구조 신호(S26), 프레딕션 타입 신호(S40)와, 제 1 도의 단자(5)로부터의 필드 동작 벡터 참조 패리티 신호(S41), 서브 동작 벡터 신호(S42), 피 예측 필드 ㆍ 패리티 신호(S43), 픽쳐 부호화 타입 신호(S27)가 공급되도록 되어 있다. 즉 제 4 도의 단자(95)에는 동작 벡터 신호(S8), 차분화 동작 벡터 신호(S50), 동작 보상 모드 신호(S9), 프레딕션 타입 신호(S40), 필드 동작 벡터 참조 패리티 신호(S41), 서브 동작 벡터 신호(S42), 피 예측 필드 패리티 신호(S43), 픽쳐 부호화 타입 신호(S27), 픽쳐 구조 신호(S26)가 입력되고, 이들은 현재 매크로블록의 파라미터 기억용 메모리(91)에 기억된다.
매크로블록의 동작 보상 예측 오차 신호(S16)는 비 영계수 판정기(94)에서 전송할 신호의 존재 유무가 판정된다. 여기서 해당 판정기(94)는 전송할 신호가 존재한 경우에는, 그 취지를 판정기(93)에 알리고 이것을 받아서 해당 판정기(93)는 매크로블록 플래그(S90)에 "FALSE"를 출력한다.
한편 전송할 예측 오차 신호가 존재하지 않았던 경우(즉 S16의 계수가 모두 영)에는, 판정기(94)는 판정기(93)에 "TRUE" 신호를 알린다. 이 경우 판정기(93)는 또한 상기 메모리(91)의 내용과 과거의 매크로블록의 파라미터 기억용 메모리(92)의 내용을 비교, 판정한다.
여기서 상기 판정기(93)에서는 픽쳐 부호화 타입 신호(S27)가 P픽쳐인 경우,
제 1로 동작 벡터 신호 S8이 영일 것,
제 2로 동작 보상 모드 신호(S9)는 전방향 예측일 것,
제 3으로 프레딕션 타입 신호(S40)가 필드 예측인 경우에는 필드 동작 벡터 참조 패리티 신호(S41)이 피 예측 필드의 패리티와 같을 것,
제 4로 서브 동작 벡터 신호(S42)는 영일 것의 조건의 비교, 판정을 행한다.
이들 조건이 충족되었을 때, 상기 판정기(93)는 스킵 매크로블록 플래그(S90)에 "TRUE"를 출력한다. 그렇지 않는 경우에는 스킵 매크로블록 플래그(S90)는 "FALSE"이다. 이 매크로블록 플래그(S90)가 단자(97)를 통하여 출력되고 상기 제 1 도의 VLC기(20)에 보내지도록 되어 있다.
또한 상기 판정기(93)에서는 픽쳐 부호화 타입 신호(S27)가 B픽쳐인 경우,
제 1로 차분화 동작 벡터 신호(S50)가 영일 것,
제 2로 메모리(91)와 메모리(92)의 내용에 대해서 동작 보상 모드(S9), 프레딕션 타입 신호(S40), 필드 동작 벡터 참조 패리티 신호(S41), 서브 동작 벡터 신호(S42), 피 예측 필드 패리티 신호(S43)가 동일할 것의 조건의 비교 판정을 행한다.
이들 조건이 충족되었을 때 스킵 매크로블록 플래그(S90)에 "TRUE"를 출력한다. 그렇지 않는 경우에는 스킵 매크로블록 플래그(S90)는 "FALSE"이다.
또한 슬라이스의 선두와 최후의 매크로블록에서는 상기한 조건이 충족되는 경우에도 스킵 매크로블록은 금지된다.
스킵 매크로블록 플래그(S90)가 "FALSE"인 경우 메모리(91)의 내용은 메모리(92)에 카피된다. 또한 스킵 매크로블록 플래그(S90)가 "TRUE"인 매크로블록에 대해서는 VLC기(20)는 아무런 데이터라도 전송하지 않는다.
이상과 같이 하여 스킵 매크로블록 판정기(28)를 구성한다.
또한 스킵 매크로블록의 판정에 관하여 다른 실시예를 설명한다. 다른 실시예에서는 또한 상기한 실시예에서의 P픽쳐 및 B픽쳐의 스킵 매크로블록의 성립조건을 아래와 같이 한정한다. 즉 픽쳐 구조가 프레임 구조인 경우, 프레딕션 타입을 프레임 예측(Frame based Prediction)의 경우에 한한다. 또한 픽쳐 구조가 필드 구조인 경우 프레딕션 타입을 16 x 16의 필드 예측(16 x 16 Field based Prediction)의 경우에만 한한다. 즉 B픽쳐 프레딕션 타입도 앞의 매크로블록의 프레딕션 타입과는 무관계가 된다.
이 경우의 스킵 매크로블록의 성립 조건을 정리하면 아래와 같다. 판정기(93)는 비 영 판정기(94)가 전송할 신호가 존재하지 않는 매크로블록이라고 판정된 경우, 다시 각각의 매크로블록이 이 성립 조건을 충족하는지 여부를 판정한다. 우선 픽쳐 부호화 타입 신호(S27)가 P픽쳐이고, 픽쳐 구조 신호(S26)가 필드 구조인 경우,
제 1로 동작 벡터 신호(S8)가 영일 것,
제 2로 동작 보상 모드 신호(S9)는 전방향 예측일 것,
제 3으로 프레딕션 타입 신호(S40)가 16x16인 필드 예측일 것,
제 4로 필드 동작 벡터 참조 패리티 신호(S41)가 피 예측 필드 패리티 신호(S43)의 패리티와 같을 것이 성립 조건이 된다.
또한 픽쳐 부호화 타입 신호(S27)가 P픽쳐이고 픽쳐 구조 신호(S26)가 프레임 구조인 경우,
제 1로 동작 벡터 신호(S8)가 영일 것,
제 2로 동작 보상 모드 신호(S9)가 전방향 예측일 것,
제 3으로 프레딕션 타입 신호(S40)가 프레임 예측일 것이 성립조건이 된다.
또한 픽쳐 부호화 타입 신호(S27)가 B픽쳐이고, 픽쳐 구조 신호(S26)가 필드구조인 경우,
제 1로 차분화 동작 벡터 신호(S50)가 영일 것,
제 2로 동작 보상 모드 신호(S9)가 앞의 매크로블록과 동일할 것,
제 3으로 프레딕션 타입 신호(S40)가 16 x 16의 필드 예측일 것,
제 4로 필드 동작 벡터 참조 패리티 신호(S41)가 앞의 매크로블록과 동일g라 것.
제 5로 피 예측 필드 패리티 신호(S43)가 앞의 매크로블록과 동일할 것이 성립조건이 된다.
또한 픽쳐 부호화 타입 신호(S27)가 B픽쳐이고 픽쳐 구조 신호(S26)가 프레임인 경우,
제 1로 차분화 동작 벡터 신호(S50)가 영일 것,
제 2로 동작 보상 모드 신호(S9)가 앞의 매크로블록과 동일할 것,
제 3으로 프레딕션 타입 신호(S40)가 프레임 예측일 것이 성립조건이 된다.
제 1 도로 돌아가서 VLC기(20)로부터의 출력은 버퍼 메모리(21)에 축적된 후 출력 단자(22)로부터 비트 스트림이 일정 전송 레이트로 송출된다.
이상과 같이 하여 동화상 부호화 장치를 구성하고, 동화상의 부호화와 비트 스트림의 출력과 부호화 화상의 출력을 행한다.
다음에 본 발명의 동작 벡터의 역차분화기를 갖는 동화상 부호화 장치(디코더)에 대해서 제 5 도를 기초로 하여 설명한다.
이 제 5 도에 있어서 입력단자(50)에서 입력된 비트 스트림 신호는 버퍼 메모리(51)에 축적된 후에 역 VLC기(52)에 공급된다.
역 VLC기(52)는 복호화하는 픽쳐의 선두를 검출하면, 픽쳐 ㆍ 스타트 ㆍ 플래그(S102)를 세워서 이것을 참조 화상 제어기(58)에 공급한다. 또한 이 픽쳐 스타트 플래그(S102)는 단자(67및 61)를 통하여 상기 참조 화상 제어기(58)에 보내진다. 상기 참조 화상 제어기(58)는 픽쳐 ㆍ 스타트 ㆍ 플래그(S102)가 서면 후술하는 참조 화상 지시 신호(S58, S59)를 출력하고, 이들을 필드 메모리군(57)에 공급하고 있다.
또한 역 VLC기(52)는 복호화하는 슬라이드의 선두를 검출하면 슬라이스 ㆍ 스타트 ㆍ 플래그(S211)를 세운다. 또한 마찬가지로 상기 픽쳐 스타트 플래그(S102)는 출력 화상 제어기(59)에도 공급되어 있다. 출력 화상 제어기(59)는 픽쳐 ㆍ 스타트 ㆍ 플래그(S102)가 서면 후술하는 출력 화상 지시 신호(S60)를 출력하고 이것을 필드 메모리군(57)에 공급하고 있다.
역 VLC기(52)에서 얻어진 본 발명의 동화상 복호화 장치를 제어하기 위한 제어 정보는 메모리(201)에 기억된다. 이것은 제어 신호(S104)로서 출력된다. 또한 픽쳐 구조 신호(S201), 픽쳐 부호화 타입 신호(S202)가 메모리(201)로부터 출력된다. 이들이 상기 역 VLC기(52)에 공급된다.
역 VLC기(52)에서 인출된 부호화 매크로블록 신호(S501)는 2차원 신호화부(53)에 공급되고 있다. 또한 이 역 VLC기(52)로부터는 부호화 매크로블록 신호(S501)의 출력에 동기하여 MB스타트 플래그(S210)가 출력되고 있다.
상기 부호화 매크로블록 신호(S501)는 상기 2차원 신호화부(53)에서 2차원 블록 신호(S51)로 된다. 이 2차원 블록 신호(S51)는 블록 신호 복호화부(54)에 공급되고 여기서 복호되어 블록 재생 차분 신호(S52)로 된다.
상기 블록 신호 복호화부(54)의 구성으로서는 역 VLC기(52)에서 인출된 양자화 테이블 신호(S57)에 의해 양자화 계수를 역양자화하는 역양자화기와, 이의 출력 계수를 역 DCT(디스크리드 코사인 변환)하는 역 DCT기로 이루어지는 구성을 적용할 수 있다.
또한 2차원 신호화부(53)의 구성은, 상기 부호화 블록 신호(S501)를 저주파수에서 고주파수 계수의 순서로 역 지그재그 스캔하는 역 스캔 콘버터(주사 변환기)로 이루어지는 구성을 적용할 수 있다.
한편 역 VLC기(52)에서 인출한 현재의 복호화 대상 매크로블록에 부속하는 차분화 동작 벡터 신호(S90)는 후술하는 동작 벡터의 역 차분화기(202)에서 재구성된다. 이 역 차분화기(202)로부터의 재구성 동작 벡터 신호(S55)와, 상기 역 VLC기(52)로부터 출력된 메모리(204)를 통한 동작 보상 모드 신호(S56), 프레딕션 타입 신호(S91), 필드 동작 벡터 참조 패리티 신호(S92), 서브 동작 벡터 신호(S93) 및 피 예측 필드 패리티 신호(S94)는 동작 보상기(56)에 보내진다. 이들 신호를 받고 해당 동작 보상기 (56)에서는 이미 복호 재생된 화상이 축적되어 있는 팔드 메모리군(57) 중에서 블록 화상 신호의 출력을 지시한다.
구체적으로는 상기한 참조 화상 지시 신호(S58)에 의해 필드 메모리군(57) 중에서 지정되는 재생 화상을 참조 화상으로 인식하고 동작 보상 모드 신호(S56)와 동작 벡터 신호(S55)와 프레딕션 타입 신호(S91)와 필드 동작 벡터 참조 패리티 신호(S92)와 서브 동작 벡터 신호(S93)와 피 예측 필드 패리티 신호(S94)에 의해 지정된 참조 화상 안의 어드레스에 위치하는 블록 화상 신호의 출력을 지시한다.
상기 동작 보상기(56)는 동작 보상 모드 신호(S56)에 따른 적응적 동작으로 되어 있으며, 매크로블록 단위로 아래의 4종류의 동작을 행한다. 또한 블록의 크기는 예를 들면 16 x 16화소, 16 x 8화소, 8 x 8화소이다.
즉 이 경우의 4종류의 동작 모드로서는,
제 1로 과거의 재생 화상으로부터의 동작 보상 모드와,
제 2로 미래의 재생 화상으로부터의 동작 보상 모드와,
제 3으로 과거와 미래의 두 재생 화상으로부터의 동작 보상 모드[과거의 재생 화상으로부터의 참조 블록과 미래의 재생 화상으로부터의 참조 블록을 1화소마다에 선형 연산(예를 들면 평균치 계산)을 한다]와,
제 4로 동작 보상 없음[즉 인트라 부호화 모드이다. 이 경우 블록 화상 신호(S54)의 출력은 영에 가깝다)이 있다. 상기 동작 보상기(56)는 동작 보상 모드 신호 S56에 따라서 이 4종류의 동작 모드 중 하나를 선택한다.
상기 블록 신호 복호화 블록(54)으로부터의 블록 재생 차분 신호(S52)는 상기 동작 보상기(56)에서 출력되는 블록 화상 신호(S54)와 가산기(55)에서 1화소마다 가산되고, 그 결과 블록 재생 신호(S53)가 수득된다. 블록 재생 신호(S53)는 필드 메모리군(57)중에서 현재 화상 지시 신호(S59)에 의해 지정된 필드 메모리에 격납된다.
이상과 같이 하여 비트 스트림으로부터 동화상이 재구성된다.
필드 메모리군(57)에 축적된 재생 화상은 상기한 출력 화상 지시 신호(S60)에 따라서 지정된 재생 화상이 단자(60)에서 출력된다.
또한 상기 동작 보상기(56)와 참조 화상 제어기(58)와 출력 화상 제어기(59)에는, 단자(62)를 통하여 제어 신호(S104)와 픽쳐 구조 신호(S201)와 픽쳐 부호화 타입 신호(S202)가 공급되도록 되어 있다.
다음에 상기한 동작 벡터의 역차분화기(202)에 대해 제 6 도에 기초하여 설명한다.
이 제 6 도에 있어서 단자(311)를 통해 공급된 상기 차분화 동작 벡터 신호(S90)는 해당 제 6 도의 역차분화기(202)에서 재구성된다. 이 벡터 역차분화기(202)에는 슬라이스 스타트 플래그(S211), MB스타트 플래그(S210), 차분화 동작 벡터 신호(S90), 동작 보상 모드 신호(S56), 프레딕션 타입 신호(S91) 그리고 픽쳐 구조 신호(S201)가 입력된다. 즉 상기 MB스타트 플래그(S210)는 단자(312)에, 동작 보상 모드 신호(S56)는 단자(313)에, 프레딕션 타입 신호(S91)는 단자(314 및 316)에, 픽쳐 구조 신호(S201)는 단자(315)에 공급된다.
여기서 상기 픽쳐 구조 신호(S201)와 프레딕션 타입 신호(S91)에 의해 매크로블록 안에서의 전방향 차분화 동작 벡터 또는 후방향 차분화 동작 벡터의 수신수를 알게 되고, 이것은 상기 표 1 내지 표3과 같이 결정된다. 본 실시예에서는 전방향 차분화 동작 벡터와 후방향 차분화 동작 벡터 각각의 최대 수신수는 2이며, 따라서 매크로블록 안에서 차분화 동작 벡터는 최대 4개 수신된다.
이 때문에 본 실시예에서는 제 6 도의 벡터 역차분화기(202)에서의 레지스터 군(305)을 상기 제 3 도에 도시한 바와 같이 구성한다. 여기서는 상기한 바와 마찬가지로 동작 벡터를 기억하기 위한 4개의 레지스터 메모리(PMV1 내지 PMV4)가 준비된다.
그리고 전방향 차분화 동작 벡터 및 후방향 차분화 동작 벡터를 각각 매크로 블록 안에서의 수신 순서에 따라 레지스터 메모리(PMV1 내지 PMV4)에 1:1로 대응시킨다. 구체적으로는 매크로블록 안에서 1 번째로 수신되는 전방향 차분화 동작 벡터는 레지스터 메모리(PMV1)에 기억된 재구성 동작 벡터와 가산된다. 또한 매크로 블록 안에서 2 번째로 수신되는 전방향 차분화 동작 벡터는 레지스터 메모리(PMV2)에 기억된 재구성 동작 벡터와 가산된다. 또한 매크로블록 안에서 1 번째로 수신되는 후방향 차분화 동작 벡터는 레지스터 메모리(PMV3)에 기억된 재구성 동작 벡터와 가산된다. 또한 매크로블록 안에서 2 번째로 수신되는 후방향 차분화 동작 벡터는 레지스터 메모리(PMV4)에 기억된 재구성 동작 벡터와 가산된다. 이와 같이 본 실시예에서는 각각의 동작 벡터의 매크로블록 안에서의 수신 순서가 각각의 차분화 동작 벡터를 레지스터 메모리(PMV1 내지 PMV4) 중의 어느 한 레지스터에 기억된 재구성 동작 벡터와 가산되는가를 표시하는 인덱스가 된다.
다시 말하면 본 실시예에서는 매크로블록 안에서의 전방향 차분화 동작 벡터의 수신 순서로 "1" 내지 "2"의 인덱스를 붙이고, 또한 후방향 차분화 동작 벡터의 수신 순서로 "3" 내지 "4"의 인덱스를 붙여서 각각의 인덱스를 갖는 동작 벡터와 상기 레지스터 메모리(PMV)를 1:1로 대응시키고 있다.
또한 동작 벡터의 비트 스트림의 신텍스에 관하여는 상기 표4에 표시한 대로이며 여기서도 표에서 표시한 바와 같이 각각 전송하는 동작 벡터와 레지스터(PMV)를 대응시킨다. 표4의 설명은 부호화 장치측에서 행한 대로이다.
또한 여기서는 전방향 차분화 동작 벡터의 수신수가 1개인 매크로블록에서는 레지스터 메모리(PMV1)를 갱신할 때 동일한 값으로 레지스터 메모리(PMV2)를 갱신한다. 또한 후방향 차분화 동작 벡터의 수신수가 1개인 매크로블록에서는 레지스터 메모리(PMV3)를 갱신할 때 동일한 값으로 레지스터 메모리(PMV4)를 갱신한다.
상기 레지스터 메모리(PMV)의 전환 동작에 대해 제 6 도를 사용하여 설명한다.
이 제 6 도에 있어서 단자(311)를 통하여 입력되는 상기 차분화 동작 벡터 신호(S90)를 받아서 차분화 동작 벡터 신호 플래그 발생기(308)는 차분화 동작 벡터 신호 플래그(S306)를 출력한다. 차분화 동작 벡터 신호 플래그(S306)는 차분화 동작 벡터 카운터(309)에서 카운트된다. 또한 차분화 동작 벡터 카운터(309)는 상기 MB스타트 플래그(S201)가 서면 리셋되어 있다. 이 동작 벡터 카운터(309)로부터의 동작 벡터 카운트수 신호(S307)는 레지스터 인덱스 지정 신호 발생기(310)에 입력된다. 여기에는 상기 동작 보상 모드 신호(S56), 프레덕션 타입 신호(S91), 그리고 픽쳐 구조 신호(S201)가 입력되어 있다.
여기서 상기 픽쳐 구조 신호(S201)와 프레딕션 타입 신호(S91)에 의해, 매크로블록 안에서의 전방향 차분화 동작 벡터 또는 후방향 차분화 동작 벡터의 전송수(motion_vector_count)를 알게되고, 또한 동작 보상 모드 신호(S56)에 의해 매크로 블록 안에서 전송되는 모든 동작 벡터의 전송수를 알게된다. 예를 들면 "motion_vector_count"가 "2"이고 동작 보상 모드 신호(S56)가 양방향 예측 모드인 경우 매크로블록 안에서 수신되는 동작 벡터는 전방향 차분화 동작 벡터 두개, 후방향 차분화 동작 벡터 두개의 순서로 수신되므로 모든 차분화 동작 벡터의 전송수는 4개이다.
이 정보를 기초로 하여 레지스터 인덱스 지정 신호 발생71(310)는 상기 동작 벡터 카운트수 신호(S307)로부터 레지스터 인덱스 지정 신호(S308)를 생성하고 출력한다. 이 레지스터 인덱스 지정 신호(S308)에 따르면 예를 들면 상기한 예에 있어서 동작 벡터 카운트수 신호(S307)가 값이 1일 때에는 레지스터군(305)에서는 레지스터 메모리(PMV1)이 지정되고, 값이 2일 때에는 레지스터군(305)에서는 레지스터 메모리(PMV2)가 지정되고, 값이 3일 때에는 레지스터군(305)에서는 레지스터 메모리(PMV3)이 지정되고, 값이 4일 때에는 레지스터군(305)에서는 레지스터 메모리(PMV4)가 지정된다.
또한 다른 예로서 "motion_vector_count"가 1개이고, 동작 보상 모드 신호(S56)가 후방향 예측 모드인 경우, 매크로블록 안에서 전송되는 모든 차분화 동작 벡터의 전송수는 후방향 차분화 동작 벡터 1개이므로 동작 벡터 카운트수 신호(S307)가 값이 1일 때에는 레지스터군(305)에서는 레지스터 메모리(PMV3)가 지정된다.
상기 레지스터군(305)은 상기 레지스터 인덱스 지정 신호(S308)를 수신하여 지정된 레지스터에 기억되어 있는 동작 벡터 신호(S302)를 스위치(303)를 통하여 출력한다.
해당 출력 동작 벡터 신호(S302)는 필요에 따라 스케일 변환(C)의 스케일 변환기(302)에서 상기 프레딕션 타입 신호(S91)가 공급되는 전환 회로(307)에서 출력되는 스케일 지시 신호(S304)(스케일 지시 신호 C)에 의해 스케일 변환된 후(스케일 변환된 출력 동작 벡터 신호 S302), 가산 회로(301)에 입력되어 여기서 현재 입력된 상기 차분화 동작 벡터 신호(S90)와 가산 계산되고, 이렇게 하여 동작 벡터 신호(S55)가 재구성된다. 이 동작 벡터 신호(S55)가 재구성 동작 벡터로서 단자(317)로부터 출력된다.
한편 해당 현재 재구성된 동작 벡터 신호(S55)는 필요에 따라 스케일 변환(D)의 스케일 변환기(306)에서 상기 전환 회로(307)에서 출력되는 스케일 지시 신호(S305)(스케일 지시 신호D)에 의해 스케일 변환된 후, 상기 레지스터 인덱스 지정 신호(S308)에 의해 지정된 레지스터군(305)의 레지스터 메모리(PMV)에 스위치(304)를 통하여 재기록되어 새롭게 기억된다. 또한 상기 스케일 변환기(302)와 스케일 변환기(306)는 프레임을 참조하는 동작 벡터와 필드를 참조하는 동작 벡터끼리의 차분화 동작 벡터를 계산할 때의 공간적 스케일 조정이나 참조 필드까지의 시간적 거리가 상이한 동작 벡터끼리의 차분화 벡터를 계산할 때의 시간축적인 원인에 기초하는 스케일 조정에 사용되거나 한다.
또한 이 제 6 도의 역차분화기(202)의 레지스터 메모리(PMV)의 리셋은, 동작 보상 모드 신호(S56)가 인트라 부호화 모드인 매크로블록과 슬라이스 스타트 플래그(S211)가 서있는 매크로블록에 있어서 행해지고, 이때 레지스터군(305) 중의 모든 레지스터는 제로로 리셋된다. 이 레지스터군(305)의 리셋의 지시가 레지스터 리셋 지시기(318)에 의해 행해진다. 또한 이 레지스터 리셋 지시기(318)에는 제 5 도의 단자(68)를 통하여 제 6 도의 단자(319)를 통한 슬라이스 스타트 플래그(S211)와, 동작 보상 모드 신호(S56)와 제 5 도의 단자(64)와 제 6 도의 단자(319)를 통한 픽쳐 부호화 타입 신호(S202)와 제 5 도의 단자(63)와 제 6 도의 단자(319)를 통한 스킵 매크로블록 플래그(S95)가 공급된다.
이상과 같이 동작 벡터의 역차분화기(202)를 구성한다.
다음에 제 5 도로 돌아가 복호화기측에서의 스킵 매크로블록의 취급을 설명한다.
이 제 5 도에 있어서 매크로블록이 수신된 후, 이 매크로블록의 화상 상에서의 어드레스가 매크로블록의 헤더 정보로부터 얻어진다. 즉 상기 역 VLC기(52)에서 얻어진 매크로블록 어드레스 신호(S94)는 매크로블록 어드레스 비교기(203)에 입력된다.
이 매크로블록 어드레스 비교기(203)에는 그 1개 앞에 수신된 매크로블록의 어드레스가 기억되어 있고 그 값과 상기 매크로블록 어드레스 신호(S94)가 비교된다. 그 결과 매크로블록 어드레스가 불연속일 때, 즉 차가 2 이상 있을 때 스킵 매크로블록이 존재함을 알 수 있다. 이 값의 차보다 1 적은 수가 스킵 매그로블록의 개수이다. 그리고 매크로블록 어드레스 비교기(203)는 스킵 매크로블록 플래그(S95)를 세운다.
스킵 매크로블록 플래그(S95)가 서면 본 실시예의 복호화 장치는 스킵 매크로블록의 처리에 들어간다. 우선 상기 역 VLC(52)는 상기 스킵 매크로블록 플래그(S95)가 서면 상기 부호화 블록 신호(S501)로서 제로를 출력한다. 따라서 이때 상기 블록 재생 차분 신호(S52)도 제로가 된다.
또한 여기서 예를 들면 상기 픽쳐 부호화 타입 신호(S202)가 P픽쳐인 경우,
제 1로 레지스터 리셋 지시기(318)는 동작 벡터의 상기 역차분화기(202) 중의 모든 레지스터(PMV)를 제로로 리셋하고,
제 2로 동작 벡터 신호(S55)로서 역차분화기(202)는 영을 출력하고,
제 3으로 역 VLC기(52)는 동작 보상 모드 신호(S56)를 전방향 예측으로서 출력하고,
제 4로 역 VLC기(52)는 프레딕션 타입 신호(S91)를 픽쳐 구조 신호(S201)가 프레임 구조일 경우에는 "Frame based prediction"으로 하고, 또한 픽쳐 구조 신호(S201)가 필드 구조인 경우에는 "16 x 16 Field based prediction"으로 하고, 또한 픽쳐 구조 신호(S201)가 프로그레시브인 경우에는 "16 x 16 Frame based prediction"으로 하고,
제 5로 역 VLC기(52)는 필드 동작 벡터 참조 패리티 신호(S92)를 피 예측 필드 패리티 신호(S94)와 같게 하고,
제 6으로 서브 동작 벡터 신호(S93)로서 영을 출력한다.
또한 예를 들면 픽쳐 부호화 타입 신호(S202)가 B픽쳐인 경우,
제 1로 동작 벡터 신호(S55)로서 역차분화기(202)는 레지스터 메모리(PMV)에 기억되어 있는 값을 출력하고,
제 2로 메모리(204)는 기억되어 있는 직전에 복호화된 매크로블록의 동작 보상 모드 신호(S56), 프레딕션 타입 신호(S91), 필드 동작 벡터 참조 패리티 신호(S92), 서브 동작 벡터 신호(S93), 피 예측 필드 패리티 신호(S94)를 출력한다.
또한 부호화 장치측에 있어서 스킵 매크로블록이 다른 실시예에 의해 판정된 경우의 복호화의 장치의 처리를 정리하면 아래와 같이 된다. 우선 픽쳐 부호화 타입 신호(S202)가 P픽쳐이고, 픽쳐 구조 신호(S201)이 필드 구조인 픽쳐에 있어서 스킵 매크로블록 플래그(S95)가 선 경우,
제 1로 레지스터 리셋 지시기(78)는 동작 벡터의 상기 역차분화기(202) 중의 모든 레지스터(PMV)를 영으로 리셋하고,
제 2로 역차분화기(202)는 동작 보상기(56)에 대하여 동작 벡터 신호(S55)로서 영을 출력하고,
제 3으로 역 VLC기(52)는 동작 보상기(56)에 대하여 동작 보상 모드(S56)로서 전방 예측을 지시하고,
제 4로 역 VLC기(52)는 동작 보상기(56)에 대하여 프레딕션 타입 신호(S91)로서 16 x 16의 필드 예측을 지시하고,
제 5로 역 VLC기(52)는 동작 보상기(56)에 대하여 필드 동작 벡터 참조 패리티 신호(S92)로서 피 예측 필드 패리티 신호(S94)와 동일한 패리티를 지시한다.
또한 픽쳐 부호화 타입 신호(S202)가 P픽쳐이고 픽쳐 구조 신호(S201)가 프레임 구조인 픽쳐에 있어서, 스킵 매크로블록 플래그(S95)가 선 경우,
제 1로 레지스터 리셋 지시기(78)는 동작 벡터의 상기 역차분화기(202) 중의 모든 레지스터(PMV)를 영으로 리셋하고,
제 2로 역차분화기(202)는 동작 보상기(56)에 대하여 동작 벡터 신호(S55)로서 영을 출력하고,
제 3으로 역 VLC기(52)는 동작 보상기(56)에 대하여 동작 보상 모드(S56)로서 전방 예측을 지시하고,
제 4로 역 VLC기(52)는 동작 보상기(56)에 대하여 프레딕션 타입 신호(S91)로서 프레임 예측을 지시한다.
또한 픽쳐 부호화 타입 신호(S202)가 B픽쳐에 있어서 스킵 매크로블록 플래그(S95)가 선 경우,
제 1로 역차분화기(202)는 동작 보상기(56)에 대하여 동작 벡터 신호(S55)로서 레지스터 메모리(PMV)에 기억되어 있는 값을 출력하고,
제 2로 메모리(204)는 동작 보상기(56)에 대하여 기억되어 있는, 직전에 복호화된 매크로블록의 동작 보상 모드 신호(S56), 필드 동작 벡터 참조 패리티 신호(S92), 피 예측 필드 패리티 신호(S94)를 출력한다.
제 3으로 역 VLC기(52)는 동작 보상기(56)에 대하여 프레딕션 타입 신호(S91)로서 16 x 16의 필드예측을 지시한다.
또한 픽쳐 부호화 타입 신호(S202)가 B픽쳐이고, 픽쳐 구조 신호(S201)가 프레임 구조인 픽쳐에 있어서, 스킵 매크로블록 플래그(S95)가 선 경우,
제 1로 역차분화기(202)는 동작 보상기(56)에 대하여 동작 벡터 신호(S55)로서 레지스터 메모리(PMV)에 기억되어 있는 값을 출력하고,
제 2로 메모리(204)는 동작 보상기(56)에 대하여 기억되어 있는 직전에 복호화된 매크로블록의 동작 보상 모드 신호(S56)을 출력한다.
제 3으로 역 VLC기(52)는 동작 보상기(56)에 대하여 프레딕션 타입 신호(S91)로서 프레임 예측을 지시한다.
이상과 같이 하여 스킵 매크로블록의 처리를 행한다. 이 처리가 스킵 매크로 블록의 개수만큼 반복된다. 복호화 장치는 얻어진 신호를 기초로 하여 통상의 매크로블록과 동일하게 복호화를 행한다.
다음에 스킵 매크로블록이 아닌 매크로블록이 얻어졌을 때, 즉 단자(66)를 통하여 공급되는 스킵 매크로블록 플래그(S95)가 "FALSE"인 경우에는 이 매크로블록의 동작 보상 모드 신호(S56), 프레딕션 타입 신호(S91), 필드 동작 벡터 참조 패리티 신호(S92), 서브 동작 벡터 신호(S93), 피 예측 필드 패리티 신호(S94)로 메모리(204)의 내용을 갱신한다. 또한 이 메모리(204)에는 단자(65)를 통하여 픽쳐 구조 신호(S201), 픽쳐 부호화 타입 신호(S202)도 공급된다.
이상과 같이 하여 동화상 복호화 장치를 구성하고 비트 스트림으로부터 화상을 재생한다.
마지막으로 본 실시예의 구체적 동작을 설명한다.
제 7 도는 앞에 도시한 종래의 인코더 측에 있어서의 제1 차분화의 예(제 18 도)를 본 실시예에서 행한 경우의 동작을 도시한다.
이 제 7 도에 있어서 예를 들면 매크로블록(MBO)의 상부 동작 벡터가 (5,1)(1)이고, 매크로블록(MBO)의 하부 동작 벡터가 (5,5)(2)이고, 매크로블록(MB1)의 상부 동작 벡터가 (5,5)(3)이고, 매크로블록(MB1)의 하부 동작 벡터가(5,5)(4)이고, 매크로블록(MB2)의 상부 동작 벡터가(5,5)(5)이고 매크로블록(MB2)의 하부 동작 벡터가 (5,5)(5)로 되어 있다.
또한 상기 제 2 도(즉 제 3 도)의 레지스터 메모리(PMV1 및 PMV2)는 초기치 로서 (0,0)이 기억되어 있다.
여기서 제 7 도의 예의 경우 매크로블록(MBO)에 있어서는 상부 동작 벡터 (5,1)(1)과 레지스터 메모리(PMV1)의 초기치 (0,0)의 차분인 (5,1)(1)-PMV1=(5,1)이 얻어지고, 이 값이 MBO의 상부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV1)에는 동작 벡터 (5,1)(1)이 기억된다. 또한 하부 동작 벡터 (5,5)(2)와 레지스터 메모리(PMV2)의 초기치(0,0)의 차분인 (5,5)(2)-PMV1=(5,5)가 얻어지고 이 값이 MBO의 하부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV2)에는 하부 동작 벡터 (5,5)(2)가 기억된다. 또한 매크로블록(MB1)에 있어서는 상부 동작 벡터 (5,5)(3)과 상기 레지스터 메모리(PMV1)의 값(5,1)(1)의 차분인 (5,5)(3)-PMV1=(0,4)가 얻어지고, 이 값이 MB1의 상부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV1)에는 상부 동작 벡터 (5,5)(3)이 기억된다. 또한 매크로블록(MB1)의 하부 동작 벡터 (5,5)(4)와 상기 레지스터 메모리(PMV2)의 값 (5,5)(2)의 차분인 (5,5)(4)-PMV2=(0,0)이 얻어지고, 이 값이 MB1의 하부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV2)에는 하부 동작 벡터 (5,5)(4)가 기억된다. 마찬가지로 매크로블록(MB2)에 있어서는 상부 동작 벡터 (5,5)(5)와, 상기 레지스터 메모리(PMV1)의 값 (5,5)(3)의 차분인 (5,5)(5)-PMV1=(0,0)이 얻어지고 이 값이 MB2의 상부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV1)에는 상부 동작 벡터 (5,5)(5)가 기억된다. 또한 매크로블록(MB2)의 하부 동작 벡터 (5,5)(6)과 상기 레지스터 메모리(PMV2)의 값 (5,5)(4)의 차분인 (5,5)(6)-PMV2= (0,0)이 얻어지고, 이 값이 MB2의 하부 차분화 동작 벡터로서 출력된다. 레지스터 메모리(PMV2)에는 하부 동작 벡터 (5,5)(6)이 기억된다.
이와 같이 매크로블록(MB2)은 전송해야될 예측 오차 신호를 갖지 않고, 동작 보상 모드 등이 직전의 매크로블록과 동일하다. 이 경우 매크로블록(MB2)은 스킵 매크로블록이 된다. 즉 매크로블록(MB2)이 스킵 매크로블록으로 된 경우, 디코더측에서는 직전 매크로블록(MB1)에서 동작 벡터가 카피되도록 되어 있다.
또한 제 8 도는 복호화 장치측에서의 동작을 도시한다.
즉 제 8 도에 있어서는 상기 제 7 도의 예에서의 차분화 동작 벡터로서 매크로블록(MBO)의 상부 차분화 동작 벡터인 (5,1)(1)과, 매크로블록(MBO)의 하부 차분화 동작 벡터인 (5,5)(2)와, 매크로블록(MB1)의 상부 차분화 동작 벡터인 (0,4)(3)과, 매크로블록(MB1)의 하부 차분화 동작 벡터인 (0,0)(4)가 얻어지고 매크로블록(MB2)은 스킵 매크로블록으로 한다. 또한 상기 제 6 도(즉 제 3 도)의 상기 레지스터 메모리(PMV1 및 PMV2)는 초기치로서 (0,0)이 기억되어 있는 것으로 한다.
여기서 제 8 도의 예의 경우, 매크로블록(MBO)에 있어서는 상부 차분화 동작 벡터 (5,1)(1)과 레지스터 메모리(PMV1)의 초기치 (0,0)의 가산에 따른 (5,1)(1)+PMV1=(5,1)이 재구성 동작 벡터로서 얻어지고 이것이 레지스터 메모리(PMV1)에 보내지게 된다. 또한 이 매크로블록(MBO)에 있어서는 상기 하부 차분화 동작 벡터 (5,5)(2)와 상기 레지스터 메모리(PMV2)의 초기치(0,0)의 가산에 따른 (5,5)(2)+PMV2=(5,5)가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV2)에 보내지게 된다. 마찬가지로 매크로 블록(MB1)에 있어서는 상부 차분화 동작 벡터 (0,4)(3)과 상기 레지스터 메모리(PMV1)의 재구성 동작 벡터 (5,1)의 가산에 따른 (0,4)(3)+PMV1= (5,5)가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV1)에 보내지게 된다. 또한 이 매크로블록(MB1)에 있어서는 상기 하부 차분화 동작 벡터 (0,0)(4)와 상기 레지스터 메모리(PWV2)의 재구성 동작 벡터 (5,5)와의 가산에 따른 (0,0)(4)+PMV2=(5,5)가 재구성 동작 벡터로서 얻어지고, 이것이 레지스터 메모리(PMV2)에 보내지게 된다. 마찬가지로 매크로블록(MB2)에서는 스킵 매크로블록이므로 재구성 동작 벡터로서 상부에서 (5,5)(5)가, 하부에서는 (5,5)(6)이 카피된다.
즉 이 제 8 도의 예에서는 매크로블록(MB2)이 스킵 매크로블록이므로, 레지스터 메모리(PMV)에서 벡터가 카피되고, 동작 보상 모드도 직전의 매크로블록(MB1)에서 카피된다. 이와 같이 본 실시예에 따르면 스킵 매크로블록에 대해서도 올바른 재구성 동작 벡터를 얻을 수 있다.
이상과 같은 특징을 가진 동화상 부호화 및 복호화 장치를 구성한다.
본 발명에 따르면 동화상의 동작 보상 예측 부호화 및 복호화 장치에 있어서 매크로블록 단위로 부여되는 동작 벡터가, 전방향 예측에서는 과거 프레임(필드)을 참조하는 동작 벡터가 1개 이상, 후방향 예측에서는 미래 프레임(필드)을 참조하는 동작 벡터가 1개 이상, 양방향 예측에서는 과거 미래 2 프레임 (필드)을 참조하는 동작 벡터가 각각 1 이상씩 존재하는 경우이고, 또한 매크로블록 단위로 각각의 동작 보상 모드에서의 동작 벡터의 수가 변화되는 경우에 있어서, 부호화 장치측에서는 동작 벡터를 차분화하기 위한 차분화기를 구성할 수 있고 또한 스킵 매크로블록을 판정하는 것이 가능하게 된다.
복호화 장치측에서는 수신된 차분화 동작 벡터로부터 동작 벡터를 재구성하기 위한 역차분화기를 구성할 수 있고, 이것은 직전에 처리된 매크로블록의 동작 벡터를 유지해두기 위하여 레지스터 메모리(PMV) 이외에 레지스터 메모리를 가질 필요가 없는 특징을 갖는다. 그리고 다시 부호화장치측에서 스킵 매크로블록을 취급할 수 있게 된다.
상기한 경우에 있어서 종래 취급할 수 없었던 스킵 매크로블록이 본 방법에 의해 취급할 수 있게된다는 효과는 크다. 스킵 매크로블록인 매크로블록에 관하여는 부호화장치는 아무런 데이터도 전송치 않는다. 스킵 매크로블록은 부호화 효율을 올리는데 있어서 중요한 부호화 기술이다.
예를 들면 동화 시퀀스라고 하여도 그 내용이 정지화(또는 굉장히 동작이 완만한 그림)가 계속되는 장면인 경우에는 거의 모든 매크로블록을 스킵 매크로블록으로 하는 것이 가능하게 된다. 극단적인 경우에는 1프레임 째를 동작 보상 없이 화상 안에서 부호화시켜 전송하고, 2프레임 째부터는 2매크로블록을 거의 모두 스킵 매크로블록으로 하는 것이 가능한 경우가 있다. 이 경우 대폭적인 부호화 효율의 향상이 기대된다.

Claims (28)

  1. 전방향 예측 모드, 후방향 예측 모드 또는 양방향 예측 모드로 부호화되는 매크로블록의 동작 벡터의 부호화 방법에 있어서, 1개의 매크로블록 안에서의 현재의 소정 방향 동작 벡터의 전송 순서를 검출하고, 상기 전송 순서에 기초하여 L개의 소정 방향 동작 벡터용 메모리 중의 1개를 선택하여 이전의 소정 방향 동작 벡터를 판독하고, 상기 현재의 소정 방향 동작 벡터로부터 상기 이전의 소정 방향 동작 벡터를 감산하여, 현재의 소정 방향 차분화 동작 벡터를 생성하는 것을 특징으로 하는 동작 벡터의 부호화 방법.
  2. 제1항에 있어서, 상기 현재의 소정 방향 동작 벡터로 상기 전송 순서에 기초하여 선택된 상기 메모리를 갱신하는 것을 특징으로 하는 동작 벡터 부호화 방법.
  3. 제2항에 있어서, 1개의 매크로블록에 관한 상기 현재의 소정 방향 동작 벡터의 전송 개수가 L보다 적은 경우, 상기 현재의 소정 방향 동작 벡터로, 나머지 상기 소정 방향 동작 벡터용 메모리를 갱신하는 것을 특징으로 하는 동작 벡터 부호화 방법.
  4. 전방향 예측 모드, 후방향 예측 모드 또는 양방향 예측 모드로 부호화된 매크로블록의 차분화 동작 벡터의 재구성 방법에 있어서, 수신한 소정 방향 차분화 동작 벡터의 매크로블록 내에서의 수신 순서를 검출하고, 상기 수신 순서에 기초하여 L개의 소정 방향 동작 벡터용 메모리 중의 1개를 선택하여, 이미 재구성된 소정 방향 재구성 동작 벡터를 판독하고, 상기 소정 방향 차분화 동작 벡터와 상기 이미 재구성된 소정 방향 재구성 동작 벡터를 가산하여, 새로운 소정 방향 재구성 동작 벡터를 생성하는 것을 특징으로 하는 차분화 동작 벡터의 재구성 방법.
  5. 제4항에 있어서, 상기 새로운 소정 방향 재구성 동작 벡터로, 상기 수신 순서에 기초하여 선택된 상기 메모리를 갱신하는 것을 특징으로 하는 차분화 동작 벡터의 재구성 방법.
  6. 제5항에 있어서, 1개의 매크로블록에 관한 상기 소정 방향 차분화 동작 벡터의 수신 개수가 L보다 적은 경우, 상기 새로운 소정 방향 재구성 동작 벡터로 나머지 상기 소정 방향 동작 벡터용 메모리를 갱신하는 것을 특징으로 하는 차분화 동작 벡터의 재구성 방법.
  7. 전방향 예측 모드, 후방향 예측 모드 또는 양방향 예측 모드로 부호화되는 매크로블록의 동작 벡터의 부호화 장치에 있어서, 소정 방향 동작 벡터를 기억하기 위한 L개의 소정 방향 동작 벡터용 메모리와, 1개의 매크로블록 내에서의 현재의 소정 방향 동작 벡터의 전송 순서를 검출하는 수단과, 상기 전송 순서에 기초하여 상기 L개의 소정 방향 동작 벡터용 메모리 중의 1개를 선택하여, 이전의 소정 방향 동작 벡터를 판독하는 수단과, 상기 현재의 소정 방향 동작 벡터로부터 상기 이전의 소정 방향 동작 벡터를 감산하여, 현재의 소정 방향 차분화 동작 벡터를 생성하는 수단을 갖는 것을 특징으로 하는 동작 벡터의 부호화 장치.
  8. 제7항에 있어서, 상기 전송 순서에 기초하여 선택된 상기 메모리는, 상기 현재의 소정 방향 동작 벡터로 갱신되는 것을 특징으로 하는 동작 벡터 부호화장치.
  9. 제8항에 있어서, 1개의 매크로블록에 관한 상기 현재의 소정 방향 동작 벡터의 전송 개수가 L보다 적은 경우, 나머지 상기 소정 방향 동작 벡터용 메모리는 상기 현재의 소정 방향 동작 벡터로 갱신되는 것을 특징으로 하는 동작 벡터 부호화 장치.
  10. 전방향 예측 모드, 후방향 예측 모드 또는 양방향 예측 모드로 부호화된 매크로블록의 차분화 동작 벡터의 재구성 장치에 있어서, 소정 방향 동작 벡터를 기억하기 위한 L개의 소정 방향 동작 벡터용 메모리와, 수신한 소정 방향 차분화 동작 벡터의 매크로블록 내에서의 수신 순서를 검출하는 수단과, 상기 수신 순서에 기초하여 L개의 소정 방향 동작 벡터용 메모리 중의 1개를 선택하여, 이미 재구성된 소정 방향 재구성 동작 벡터를 판독하는 수단과, 상기 소정 방향 차분화 동작 벡터와 상기 이미 재구성된 소정 방향 재구성 동작 벡터를 가산하여 새로운 소정 방향 재구성 동작 벡터를 생성하는 수단을 갖는 것을 특징으로 하는 차분화 동작 벡터의 재구성 장치.
  11. 제10항에 있어서, 상기 수신 순서에 기초하여 선택된 상기 메모리는 상기 새로운 소정 방향 재구성 동작 벡터로 갱신되는 것을 특징으로 하는 차분화 동작 벡터의 재구성 장치.
  12. 제11항에 있어서, 1개의 매크로블록에 관한 상기 소정 방향 차분화 동작 벡터의 수신 개수가 L보다 적은 경우, 나머지 상기 소정 방향 동작 벡터용 메모리는 상기 새로운 소정 방향 재구성 동작 벡터로 갱신되는 것을 특징으로 하는 차분화 동작 벡터의 재구성 장치.
  13. 화상 신호 부호화 방법에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하고, 상기 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이고, 상기 복수 모드 중의 픽쳐 구조가 필드 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 전방향 예측이고, 상기 복수 모드 중의 프레딕션 타입이 16 x 16인 필드 예측이고, 상기 매크로블록의 필드 동작 벡터 참조 패리티가 피 예측 필드 패리티와 동일할 것의 조건을 충족하는가 여부를 판정하고, 상기 조건을 충족하는 경우에는 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 것을 특징으로 하는 화상 신호 부호화 방법.
  14. 화상 신호 부호화 방법에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하고, 상기 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이고, 상기 복수 모드 중의 픽쳐 구조가 프레임 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 전방향 예측이고, 상기 복수 모드 중의 프레딕션 타입이 프레임 예측인 것의 조건을 충족하는가 여부를 판정하고, 상기 조건을 충족하는 경우에는 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 것을 특징으로 하는 화상 신호 부호화 방법.
  15. 화상 신호 부호화 방법에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하고, 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고, 상기 복수 모드 중의 픽쳐 구조가 필드 구조인 경우, 부호화된 상기 매크로블록마다, 적어도, 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 상기 복수 모드 중의 프레딕션 타입이 16 x 16인 필드 예측인 것의 조건을 충족시키는가 여부를 판정하고, 상기 조건을 충족하는 경우에는 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 것을 특징으로 하는 화상 신호 부호화 방법.
  16. 화상 신호 부호화 방법에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하고, 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고, 복수 모드 중의 픽쳐 구조가 프레임 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 상기 복수 모드 중의 프레딕션 타입이 프레임 예측인 것의 조건을 충족하는가 여부를 판정하고, 상기 조건을 충족하는 경우에는, 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 것을 특징으로 하는 화상 신호 부호화 방법.
  17. 화상 신호 복호화 방법에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하고, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 필드구조인 경우, 동작 벡터의 역차분화기 중의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 16 x 16의 필드 예측, 필드 동작 벡터 참조 패리티를 피 예측 필드 패리티와 동일 패리티로서 복호화를 하는 것을 특징으로 하는 화상 신호 복호화 방법.
  18. 화상 신호 복호화 방법에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하고, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 동작 벡터의 역차분화기 중의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 프레임 예측으로서 복호화를 하는 것을 특징으로 하는 화상 신호 복호화 방법.
  19. 화상 신호 복호화 방법에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하고, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 필드구조인 경우, 적어도 부호화 블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 16 x 16의 필드 예측으로서 복호화를 하는 것을 특징으로 하는 화상 신호 복호화 방법.
  20. 화상 신호 복호화 방법에 있어서, 복호화 화상 신호로부터 스킵 매크로블록을 검출하고, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 부호화 블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 프레임 예측으로서 복호화를 하는 것을 특징으로 하는 화상 신호 복호화 방법.
  21. 화상 신호 부호화 장치에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하는 수단과, 상기 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이고, 상기 복수 모드 중의 픽쳐 구조가 필드 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 전방향 예측이고, 상기 복수 모드 중의 프레딕션 타입이 16 x 16인 필드 예측이고, 상기 매크로블록의 필드 동작 벡터 참조 패리티가 피 예측 필드 패리티와 동일한 것의 조건을 충족하는가 여부를 판정하는 수단과, 상기 조건을 충족하는 경우에 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 수단을 갖는 것을 특징으로 하는 화상 신호 부호화 장치.
  22. 화상 신호 부호화 장치에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하는 수단과, 상기 복수 모드 중의 픽쳐 부호화 타입이 P픽쳐이고, 상기 복수 모드 중의 픽쳐 구조가 프레임 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 전방향 예측이고, 상기 복수 모드 중의 프레딕션 타입이 프레임 예측인 것의 조건을 충족하는가 여부를 판정하는 수단과, 상기 조건을 충족하는 경우에 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 수단을 갖는 것을 특징으로 하는 화상 신호 부호화 장치.
  23. 화상 신호 부호화 장치에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하는 수단과, 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고, 복수 모드 중의 픽쳐 구조가 필드 구조인 경우, 부호화된 상기 매크로블록마다, 적어도, 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 상기 복수 모드 중의 프레딕션 타입이 16 x 16의 필드 예측인 것의 조건을 충족하는가 여부를 판정하는 수단과, 상기 조건을 충족하는 경우에는 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 수단을 갖는 것을 특징으로 하는 화상 신호 부호화 장치.
  24. 화상 신호 부호화 장치에 있어서, 입력 화상 신호를 복수 모드에 기초하여 매크로블록마다 부호화하는 수단과, 상기 복수 모드 중의 픽쳐 부호화 타입이 B픽쳐이고, 복수 모드 중의 픽쳐 구조가 프레임 구조인 경우, 부호화된 상기 매크로블록마다, 예측 오차 신호가 영이고, 차분화 동작 벡터가 영이고, 상기 복수 모드 중의 동작 보상 모드가 앞의 매크로블록과 동일하고, 상기 복수 모드 중의 프레딕션 타입이 프레임 예측인 것의 조건을 충족하는가 여부를 판정하는 수단과, 상기 조건을 충족하는 경우에는 상기 부호화된 매크로블록을 스킵 매크로블록으로서 처리하는 수단을 갖는 것을 특징으로 하는 화상 신호 부호화 장치.
  25. 화상 신호 복호화 장치에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하는 수단과, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 필드구조인 경우, 동작 벡터의 역차분화기 중의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 16 x 16의 필드 예측, 필드 동작 벡터 참조 패리티를 피 예측 필드 패리티와 동일한 패리티로서 복호화를 행하는 수단을 갖는 것을 특징으로 하는 화상 신호 복호화 장치.
  26. 화상 신호 복호화 장치에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하는 수단과, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 P픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 동작 벡터의 역차분화기 중의 모든 메모리를 영으로 리셋하고, 부호화 블록 신호를 영, 동작 벡터를 영, 동작 보상 모드를 전방 예측, 프레딕션 타입을 프레임 예측으로서 복호화를 행하는 수단을 갖는 것을 특징으로 하는 화상 신호 복호화 장치.
  27. 화상 신호 복호화 장치에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하는 수단과, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 필드구조인 경우, 적어도 부호화 블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 16 x 16인 필드 예측으로서 복호화를 하는 수단을 갖는 것을 특징으로 하는 화상 신호 복호화 장치.
  28. 화상 신호 복호화 장치에 있어서, 부호화 화상 신호로부터 스킵 매크로블록을 검출하는 수단과, 상기 스킵 매크로블록의 픽쳐 부호화 타입이 B픽쳐이고, 픽쳐 구조가 프레임 구조인 경우, 부호화 블록 신호를 영, 동작 벡터를 역차분화기의 메모리에 기억되어 있는 값, 동작 보상 모드를 직전에 복호화된 매크로블록의 동작 보상 모드, 프레딕션 타입을 프레임 예측으로서 복호화를 하는 수단을 갖는 것을 특징으로 하는 화상 신호 복호화 장치.
KR1019940703915A 1993-03-24 1994-03-24 동작벡터부호와복호화방법및그장치,화상신호부호화복호화방법및그장치 KR100308099B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP93-65689 1993-03-24
JP6568993 1993-03-24
JP93-124686 1993-04-30
JP12468693 1993-04-30
PCT/JP1994/000473 WO1994022269A1 (en) 1993-03-24 1994-03-24 Method and apparatus for coding/decoding motion vector, and method and apparatus for coding/decoding image signal

Publications (2)

Publication Number Publication Date
KR950701487A KR950701487A (ko) 1995-03-23
KR100308099B1 true KR100308099B1 (ko) 2001-12-01

Family

ID=26406823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940703915A KR100308099B1 (ko) 1993-03-24 1994-03-24 동작벡터부호와복호화방법및그장치,화상신호부호화복호화방법및그장치

Country Status (13)

Country Link
US (3) US5701164A (ko)
EP (4) EP1098529B1 (ko)
JP (4) JP3393234B2 (ko)
KR (1) KR100308099B1 (ko)
CN (2) CN1075323C (ko)
AT (1) ATE204691T1 (ko)
AU (2) AU673250B2 (ko)
CA (1) CA2118118C (ko)
DE (1) DE69428019T2 (ko)
DK (1) DK0651574T3 (ko)
ES (4) ES2431289T3 (ko)
PT (4) PT2375753E (ko)
WO (1) WO1994022269A1 (ko)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509418A1 (de) * 1995-03-16 1996-09-19 Thomson Brandt Gmbh Verfahren und Schaltungsanordnung zur Unterabtastung bei Bewegungsschätzung
JPH09182083A (ja) 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd ビデオ画像符号化方法及び復号化方法とその装置
DE19603808C1 (de) * 1996-02-02 1997-04-17 Siemens Ag Anordnung und Verfahren zur Codierung und Decodierung von mit einem blockbasierten Codierungsverfahren codierten Bildern
TW312770B (en) * 1996-10-15 1997-08-11 Japen Ibm Kk The hiding and taking out method of data
DE69735437T2 (de) * 1996-12-12 2006-08-10 Matsushita Electric Industrial Co., Ltd., Kadoma Bildkodierer und bilddekodierer
US5870146A (en) * 1997-01-21 1999-02-09 Multilink, Incorporated Device and method for digital video transcoding
US6185340B1 (en) * 1997-02-18 2001-02-06 Thomson Licensing S.A Adaptive motion vector control
GB9703470D0 (en) 1997-02-19 1997-04-09 Thomson Consumer Electronics Trick play reproduction of MPEG encoded signals
US6018368A (en) * 1997-07-11 2000-01-25 Samsung Electro-Mechanics Co., Ltd. Scalable encoding apparatus and method with improved function of scaling motion vector
JPH11275587A (ja) * 1998-03-20 1999-10-08 Pioneer Electron Corp 動きベクトル生成装置、画像符号化装置、動きベクトル生成方法及び画像符号化方法
US6501799B1 (en) * 1998-08-04 2002-12-31 Lsi Logic Corporation Dual-prime motion estimation engine
US6563953B2 (en) * 1998-11-30 2003-05-13 Microsoft Corporation Predictive image compression using a single variable length code for both the luminance and chrominance blocks for each macroblock
US6983018B1 (en) * 1998-11-30 2006-01-03 Microsoft Corporation Efficient motion vector coding for video compression
US6499060B1 (en) * 1999-03-12 2002-12-24 Microsoft Corporation Media coding for loss recovery with remotely predicted data units
FR2813001B1 (fr) 2000-08-11 2002-12-20 Thomson Multimedia Sa Procede de conversion de format couleur d'une sequence d'images
US6700934B2 (en) 2001-03-14 2004-03-02 Redrock Semiconductor, Ltd. Error detection using a maximum distance among four block-motion-vectors in a macroblock in a corrupted MPEG-4 bitstream
US7602847B1 (en) * 2001-03-27 2009-10-13 Vixs Systems, Inc. Device and method for compression of a video stream
US20070053428A1 (en) * 2001-03-30 2007-03-08 Vixs Systems, Inc. Managed degradation of a video stream
US8107524B2 (en) * 2001-03-30 2012-01-31 Vixs Systems, Inc. Adaptive bandwidth footprint matching for multiple compressed video streams in a fixed bandwidth network
KR100378795B1 (ko) * 2001-04-02 2003-04-03 엘지전자 주식회사 동영상에서 ｂ픽쳐의 신축적인 다이렉트 모드 코딩 방법
GB2374479B (en) * 2001-04-12 2005-05-04 Snell & Wilcox Ltd Video signal processing
FR2824988B1 (fr) * 2001-05-21 2003-08-01 Thomson Licensing Sa Procede et dispositif de codage video utilisant la norme mpeg4
WO2002099582A2 (en) * 2001-06-02 2002-12-12 Polycom, Inc. System and method for point to point integration of personal computers with videoconferencing systems
US6959348B1 (en) * 2001-07-30 2005-10-25 Vixs Systems, Inc. Method and system for accessing data
US7675972B1 (en) 2001-07-30 2010-03-09 Vixs Systems, Inc. System and method for multiple channel video transcoding
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US7139330B1 (en) 2001-10-31 2006-11-21 Vixs Systems, Inc. System for signal mixing and method thereof
US7596127B1 (en) 2001-10-31 2009-09-29 Vixs Systems, Inc. System for allocating data in a communications system and method thereof
BR0206305A (pt) * 2001-11-06 2004-07-13 Matsushita Electric Ind Co Ltd Método de codificação de imagem em movimento e método de decodificação de imagem em movimento
US7106715B1 (en) 2001-11-16 2006-09-12 Vixs Systems, Inc. System for providing data to multiple devices and method thereof
KR101033398B1 (ko) * 2001-11-21 2011-05-09 제너럴 인스트루먼트 코포레이션 디지털 비디오 콘텐트를 위한 매크로블록 레벨 적응성프레임/필드 코딩
US7403564B2 (en) * 2001-11-21 2008-07-22 Vixs Systems, Inc. System and method for multiple channel video transcoding
US7356079B2 (en) 2001-11-21 2008-04-08 Vixs Systems Inc. Method and system for rate control during video transcoding
US7165180B1 (en) 2001-11-27 2007-01-16 Vixs Systems, Inc. Monolithic semiconductor device for preventing external access to an encryption key
JP4610195B2 (ja) 2001-12-17 2011-01-12 マイクロソフト コーポレーション スキップマクロブロックコード化
JP4150742B2 (ja) * 2002-01-09 2008-09-17 松下電器産業株式会社 動きベクトル復号化方法
CN101031082B (zh) * 2002-01-09 2011-08-17 松下电器产业株式会社 移动向量解码方法和移动向量解码装置
JP4114859B2 (ja) 2002-01-09 2008-07-09 松下電器産業株式会社 動きベクトル符号化方法および動きベクトル復号化方法
US6690307B2 (en) * 2002-01-22 2004-02-10 Nokia Corporation Adaptive variable length coding of digital video
US7003035B2 (en) 2002-01-25 2006-02-21 Microsoft Corporation Video coding methods and apparatuses
HUE026930T2 (en) * 2002-03-15 2016-08-29 Nokia Technologies Oy Procedure for encoding motion in a series of images
US7620109B2 (en) * 2002-04-10 2009-11-17 Microsoft Corporation Sub-pixel interpolation in motion estimation and compensation
US7305034B2 (en) * 2002-04-10 2007-12-04 Microsoft Corporation Rounding control for multi-stage interpolation
JP4130783B2 (ja) * 2002-04-23 2008-08-06 松下電器産業株式会社 動きベクトル符号化方法および動きベクトル復号化方法
US7310679B1 (en) 2002-04-29 2007-12-18 Vixs Systems Inc. Method and system for transmitting video content while preventing other transmissions in a contention-based network
US7120253B2 (en) * 2002-05-02 2006-10-10 Vixs Systems, Inc. Method and system for protecting video data
US7072402B2 (en) * 2002-05-13 2006-07-04 General Instrument Corporation Methods and apparatus for dynamically adjusting f-codes for a digital picture header
US20040001546A1 (en) 2002-06-03 2004-01-01 Alexandros Tourapis Spatiotemporal prediction for bidirectionally predictive (B) pictures and motion vector prediction for multi-picture reference motion compensation
KR100956910B1 (ko) 2002-07-02 2010-05-11 파나소닉 주식회사 움직임 벡터 도출 방법, 동화상 부호화 방법, 및 동화상복호화 방법
US7280700B2 (en) 2002-07-05 2007-10-09 Microsoft Corporation Optimization techniques for data compression
KR100865034B1 (ko) 2002-07-18 2008-10-23 엘지전자 주식회사 모션 벡터 예측 방법
US7154952B2 (en) 2002-07-19 2006-12-26 Microsoft Corporation Timestamp-independent motion vector prediction for predictive (P) and bidirectionally predictive (B) pictures
JP4007594B2 (ja) * 2002-09-26 2007-11-14 株式会社東芝 動画像符号化装置及び方法、動画像符号化方式変換装置及び方法
KR100522595B1 (ko) * 2002-11-29 2005-10-19 삼성전자주식회사 엠펙 비디오 복호화방법 및 엠펙 비디오 복호화기
JP4003128B2 (ja) * 2002-12-24 2007-11-07 ソニー株式会社 画像データ処理装置および方法、記録媒体、並びにプログラム
US7408989B2 (en) * 2003-01-16 2008-08-05 Vix5 Systems Inc Method of video encoding using windows and system thereof
US20040141555A1 (en) * 2003-01-16 2004-07-22 Rault Patrick M. Method of motion vector prediction and system thereof
US7327784B2 (en) * 2003-02-24 2008-02-05 Vixs Systems, Inc. Method and system for transcoding video data
US7133452B1 (en) 2003-02-24 2006-11-07 Vixs Systems, Inc. Method and system for transcoding video data
US7606305B1 (en) 2003-02-24 2009-10-20 Vixs Systems, Inc. Method and system for transcoding video data
US7130350B1 (en) 2003-02-28 2006-10-31 Vixs Systems, Inc. Method and system for encoding and decoding data in a video stream
US7739105B2 (en) * 2003-06-13 2010-06-15 Vixs Systems, Inc. System and method for processing audio frames
US7499493B2 (en) * 2003-06-20 2009-03-03 Lsi Corporation Dual block motion vector storage in compressed form
US20050013496A1 (en) * 2003-07-16 2005-01-20 Bruls Wilhelmus Hendrikus Alfonsus Video decoder locally uses motion-compensated interpolation to reconstruct macro-block skipped by encoder
US7426308B2 (en) 2003-07-18 2008-09-16 Microsoft Corporation Intraframe and interframe interlace coding and decoding
US7738554B2 (en) 2003-07-18 2010-06-15 Microsoft Corporation DC coefficient signaling at small quantization step sizes
US10554985B2 (en) 2003-07-18 2020-02-04 Microsoft Technology Licensing, Llc DC coefficient signaling at small quantization step sizes
US7499495B2 (en) 2003-07-18 2009-03-03 Microsoft Corporation Extended range motion vectors
US20050013498A1 (en) 2003-07-18 2005-01-20 Microsoft Corporation Coding of motion vector information
US7609763B2 (en) 2003-07-18 2009-10-27 Microsoft Corporation Advanced bi-directional predictive coding of video frames
US7620106B2 (en) * 2003-09-07 2009-11-17 Microsoft Corporation Joint coding and decoding of a reference field selection and differential motion vector information
US7577200B2 (en) * 2003-09-07 2009-08-18 Microsoft Corporation Extended range variable length coding/decoding of differential motion vector information
US7623574B2 (en) * 2003-09-07 2009-11-24 Microsoft Corporation Selecting between dominant and non-dominant motion vector predictor polarities
US7616692B2 (en) * 2003-09-07 2009-11-10 Microsoft Corporation Hybrid motion vector prediction for interlaced forward-predicted fields
US7567617B2 (en) 2003-09-07 2009-07-28 Microsoft Corporation Predicting motion vectors for fields of forward-predicted interlaced video frames
US7606308B2 (en) 2003-09-07 2009-10-20 Microsoft Corporation Signaling macroblock mode information for macroblocks of interlaced forward-predicted fields
US7317839B2 (en) 2003-09-07 2008-01-08 Microsoft Corporation Chroma motion vector derivation for interlaced forward-predicted fields
US8064520B2 (en) 2003-09-07 2011-11-22 Microsoft Corporation Advanced bi-directional predictive coding of interlaced video
US7724827B2 (en) 2003-09-07 2010-05-25 Microsoft Corporation Multi-layer run level encoding and decoding
US7599438B2 (en) 2003-09-07 2009-10-06 Microsoft Corporation Motion vector block pattern coding and decoding
US7092576B2 (en) * 2003-09-07 2006-08-15 Microsoft Corporation Bitplane coding for macroblock field/frame coding type information
US7668396B2 (en) * 2003-09-29 2010-02-23 Vixs Systems, Inc. Method and system for noise reduction in an image
US7277101B2 (en) 2003-09-29 2007-10-02 Vixs Systems Inc Method and system for scaling images
US20050117639A1 (en) * 2003-10-24 2005-06-02 Turaga Deepak S. Optimal spatio-temporal transformations for reduction of quantization noise propagation effects
US7346111B2 (en) * 2003-12-10 2008-03-18 Lsi Logic Corporation Co-located motion vector storage
US20050169376A1 (en) * 2004-01-30 2005-08-04 Pai Ramadas L. Motion vector address computer error detection
US7406598B2 (en) * 2004-02-17 2008-07-29 Vixs Systems Inc. Method and system for secure content distribution
TWI268715B (en) * 2004-08-16 2006-12-11 Nippon Telegraph & Telephone Picture encoding method, picture decoding method, picture encoding apparatus, and picture decoding apparatus
US8861601B2 (en) 2004-08-18 2014-10-14 Qualcomm Incorporated Encoder-assisted adaptive video frame interpolation
US8634413B2 (en) 2004-12-30 2014-01-21 Microsoft Corporation Use of frame caching to improve packet loss recovery
US7421048B2 (en) * 2005-01-20 2008-09-02 Vixs Systems, Inc. System and method for multimedia delivery in a wireless environment
US7609766B2 (en) * 2005-02-08 2009-10-27 Vixs Systems, Inc. System of intra-picture complexity preprocessing
US8949920B2 (en) * 2005-03-17 2015-02-03 Vixs Systems Inc. System and method for storage device emulation in a multimedia processing system
US7400869B2 (en) * 2005-03-22 2008-07-15 Vixs Systems Inc. System and method for adaptive DC offset compensation in wireless transmissions
US9077960B2 (en) 2005-08-12 2015-07-07 Microsoft Corporation Non-zero coefficient block pattern coding
US20070064809A1 (en) * 2005-09-14 2007-03-22 Tsuyoshi Watanabe Coding method for coding moving images
US7707485B2 (en) 2005-09-28 2010-04-27 Vixs Systems, Inc. System and method for dynamic transrating based on content
US20070112826A1 (en) * 2005-11-10 2007-05-17 Vixs Systems, Inc. Multimedia transcoding based on remaining storage capacity
US8131995B2 (en) * 2006-01-24 2012-03-06 Vixs Systems, Inc. Processing feature revocation and reinvocation
CN101543053B (zh) * 2007-02-07 2011-07-06 索尼株式会社 图像处理设备，成像设备，图像处理方法
US8254455B2 (en) 2007-06-30 2012-08-28 Microsoft Corporation Computing collocated macroblock information for direct mode macroblocks
JP4325708B2 (ja) * 2007-07-05 2009-09-02 ソニー株式会社 データ処理装置、データ処理方法およびデータ処理プログラム、符号化装置、符号化方法および符号化プログラム、ならびに、復号装置、復号方法および復号プログラム
US8184715B1 (en) * 2007-08-09 2012-05-22 Elemental Technologies, Inc. Method for efficiently executing video encoding operations on stream processor architectures
US8121197B2 (en) 2007-11-13 2012-02-21 Elemental Technologies, Inc. Video encoding and decoding using parallel processors
US7949775B2 (en) 2008-05-30 2011-05-24 Microsoft Corporation Stream selection for enhanced media streaming
KR101377660B1 (ko) * 2008-09-30 2014-03-26 에스케이텔레콤 주식회사 복수 개의 움직임 벡터 추정을 이용한 움직임 벡터 부호화/복호화 방법 및 장치와 그를 이용한 영상 부호화/복호화 방법 및 장치
US8189666B2 (en) 2009-02-02 2012-05-29 Microsoft Corporation Local picture identifier and computation of co-located information
US20100232511A1 (en) * 2009-03-12 2010-09-16 Himax Media Soltuions, Inc. Motion compensator, motion compensating method, and motion-compensated video decoder implementing the same
US9100656B2 (en) * 2009-05-21 2015-08-04 Ecole De Technologie Superieure Method and system for efficient video transcoding using coding modes, motion vectors and residual information
KR101452859B1 (ko) * 2009-08-13 2014-10-23 삼성전자주식회사 움직임 벡터를 부호화 및 복호화하는 방법 및 장치
US8600179B2 (en) * 2009-09-17 2013-12-03 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding image based on skip mode
KR101872178B1 (ko) 2010-11-25 2018-06-27 엘지전자 주식회사 영상 정보의 시그널링 방법 및 이를 이용한 영상 정보의 복호화 방법
US11284081B2 (en) 2010-11-25 2022-03-22 Lg Electronics Inc. Method for signaling image information, and method for decoding image information using same
US9490839B2 (en) 2011-01-03 2016-11-08 Qualcomm Incorporated Variable length coding of video block coefficients
US9516316B2 (en) 2011-06-29 2016-12-06 Qualcomm Incorporated VLC coefficient coding for large chroma block
US9338456B2 (en) 2011-07-11 2016-05-10 Qualcomm Incorporated Coding syntax elements using VLC codewords
US9571833B2 (en) 2011-11-04 2017-02-14 Nokia Technologies Oy Method for coding and an apparatus
JP5748225B2 (ja) * 2012-01-26 2015-07-15 日本電信電話株式会社 動画像符号化方法，動画像符号化装置および動画像符号化プログラム
US9749642B2 (en) 2014-01-08 2017-08-29 Microsoft Technology Licensing, Llc Selection of motion vector precision
US9774881B2 (en) 2014-01-08 2017-09-26 Microsoft Technology Licensing, Llc Representing motion vectors in an encoded bitstream
US9942560B2 (en) 2014-01-08 2018-04-10 Microsoft Technology Licensing, Llc Encoding screen capture data
CN111095926A (zh) 2017-09-12 2020-05-01 三星电子株式会社 用于对运动信息进行编码和解码的方法以及用于对运动信息进行编码和解码的装置
KR102631361B1 (ko) 2018-10-11 2024-01-31 엘지전자 주식회사 변환 계수 코딩 방법 및 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009092B1 (ko) * 1988-02-29 1991-10-28 미쯔비시덴끼 가부시끼가이샤 프레임간의 벡터 양자화 부호화 및 복호화 장치
US5194950A (en) * 1988-02-29 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Vector quantizer
JPH0666948B2 (ja) * 1988-02-29 1994-08-24 三菱電機株式会社 フレーム間ベクトル量子化符号化復号化装置
EP0715469B1 (en) * 1989-10-14 2001-09-12 Sony Corporation Video signal coding/decoding method and apparatus
KR950011200B1 (ko) * 1990-10-31 1995-09-29 니뽕 빅터 가부시끼가이샤 인터레이스 동화상 신호의 압축 장치
US5455629A (en) * 1991-02-27 1995-10-03 Rca Thomson Licensing Corporation Apparatus for concealing errors in a digital video processing system
US5317397A (en) * 1991-05-31 1994-05-31 Kabushiki Kaisha Toshiba Predictive coding using spatial-temporal filtering and plural motion vectors
US5210605A (en) * 1991-06-11 1993-05-11 Trustees Of Princeton University Method and apparatus for determining motion vectors for image sequences
TW245871B (en) * 1994-08-15 1995-04-21 Gen Instrument Corp Method and apparatus for efficient addressing of dram in a video decompression processor

Also Published As

Publication number Publication date
JP3393234B2 (ja) 2003-04-07
EP0651574A1 (en) 1995-05-03
EP2334083A1 (en) 2011-06-15
JP3381169B2 (ja) 2003-02-24
AU700535B2 (en) 1999-01-07
CA2118118C (en) 2004-02-24
AU673250B2 (en) 1996-10-31
US5946042A (en) 1999-08-31
PT651574E (pt) 2002-02-28
CN1349354A (zh) 2002-05-15
PT2334083E (pt) 2013-09-30
CN1106199A (zh) 1995-08-02
EP1098529B1 (en) 2013-10-16
AU6291294A (en) 1994-10-11
ES2431289T3 (es) 2013-11-25
JP3614160B2 (ja) 2005-01-26
ES2159553T3 (es) 2001-10-16
EP0651574B1 (en) 2001-08-22
EP2334083B1 (en) 2013-08-28
JP2001204033A (ja) 2001-07-27
AU6558496A (en) 1996-11-07
US6040863A (en) 2000-03-21
ES2430060T3 (es) 2013-11-18
ES2438184T3 (es) 2014-01-16
EP1098529A3 (en) 2008-10-29
JP3614159B2 (ja) 2005-01-26
US5701164A (en) 1997-12-23
WO1994022269A1 (en) 1994-09-29
KR950701487A (ko) 1995-03-23
JP2003179934A (ja) 2003-06-27
DK0651574T3 (da) 2001-10-08
DE69428019T2 (de) 2002-05-29
CN1075323C (zh) 2001-11-21
ATE204691T1 (de) 2001-09-15
EP1098529A2 (en) 2001-05-09
EP2375753B1 (en) 2013-09-11
PT1098529E (pt) 2013-11-25
JP2003179935A (ja) 2003-06-27
EP0651574A4 (en) 1998-06-17
EP2375753A1 (en) 2011-10-12
DE69428019D1 (de) 2001-09-27
PT2375753E (pt) 2013-10-21
CA2118118A1 (en) 1994-09-25
CN1251513C (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
KR100308099B1 (ko) 동작벡터부호와복호화방법및그장치,화상신호부호화복호화방법및그장치
KR100254070B1 (ko) 화상 부호화 장치 및 화상 복호화 장치
US6603815B2 (en) Video data processing apparatus, video data encoding apparatus, and methods thereof
KR100720842B1 (ko) 비디오 코딩 방법 및 대응 비디오 코더
JPH05137130A (ja) 動画像符号化装置及びその復号装置
KR100415494B1 (ko) 화상인코딩방법및장치,기록장치,비디오신호인코딩장치,처리장치및방법,비디오데이터처리장치및방법
JPH08223577A (ja) 動画像符号化方法及び装置、並びに動画像復号方法及び装置
KR20010082933A (ko) 움직임 벡터 메모리의 갱신방법 및 장치
JPH10322696A (ja) 信号符号化装置、信号符号化方法、信号記録媒体及び信号伝送方法
JPH07240944A (ja) ステレオ画像符号化装置
JPH09322175A (ja) 動画像復号化方法及び装置
JP4359273B2 (ja) 符号化モード選択方法
JP2002344949A (ja) 動画像監視装置
JP4067954B2 (ja) 動画像符号化方法及び動画像符号化装置
JP4359274B2 (ja) 動画像圧縮符号化装置
JP4353928B2 (ja) データ圧縮方法、記録方法、及び伝送方法
JPH0799645A (ja) 動きベクトル検出回路
JPH0779439A (ja) 動きベクトル検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 13

EXPY Expiration of term