KR100307725B1 - 집적회로모듈의제조방법 - Google Patents

Abstract

IC 모듈을 제조하는 방법이 제공된다. 본 방법은 얻어진 IC 모듈이 소형화되고 IC 모듈의 전체 제조 공정의 복잡성을 감소시킬 수 있도록 한 개선된 칩 배열 기술의 사용을 포함한다. 이에 따라 IC 모듈의 제조 비용이 상당히 감소될 수 있다. 본 방법은 인쇄 회로 기판을 제작하는 제 1 단계; 인쇄 회로 기판 상에 복수의 IC 칩을 장착하는 제 2 단계; 와이어 결합 공정을 수행하는 제 3 단계; 모든 IC 칩 및 관련된 결합 와이어를 덮는, 인쇄 회로 기판의 전체 위 표면에 걸쳐 캡슐화 막을 코팅하기 위한 캡슐화 공정을 수행하는 제 4 단계; 캡슐화막의 선택적 제거를 위한 포토리도그래피 및 에칭 공정을 수행하는 제 5 단계; 및 인쇄 회로 기판 상의 노출된 영역에 보조 회로 요소의 조립품을 장착하는 제 6 단계를 포함한다. 또한, 본 방법은 IC 모듈 상에서 절단전 시험 공정을 수행하고; 인쇄 회로 기판으로부터 IC 모듈을 절단 분리하고; 그리고 마지막으로 절단 분리된 IC 모듈상에서 절단후 모듈 시험 공정을 수행하는 단계를 포함한다.

Description

집적 회로 모듈의 제조 방법

본 발명은 집적 회로 (integrated circuit: IC) 모듈에 관한 것으로, 보다 상세하게는 IC 모듈을 보다 소형화 할 수 있고 IC 모듈의 제조 단가를 감소시킬 수 있는 IC 모듈의 제조 방법에 관한 것이다.

집적 회로 (integrated circuit: IC) 모듈은 단순하고 쉬운 유지, 교환 및 저장을 위하여 단일의 인쇄 회로 기판 (printed circuit board: PCB) 상에 많은 기능적으로 관련된 IC 칩을 집합해 놓은 것이다. 통상적으로 사용되는 IC 모듈에는, 예를 들어 DRAM 모듈, 플래시 ROM 모듈, 네트워크 관련 모듈 등이 포함된다. 통상적으로, 이들 IC 칩은 PCB 상에 패키지 형태로 장착된다. 패키지화된 IC 칩은 크기가 크고 구조를 위해서는 복잡한 제조 공정을 요하기 때문에 전체 제조 단가가 매우 높게 된다. 게다가, IC 칩을 위한 패키지화 과정 및 이들을 PCB 상에 장착하기 위한 조립 공정은 다른 장소에서 별도로 수행되기 때문에, IC 모듈의 전체 제조 공정의 복잡성은 더욱 커지게 된다. IC 모듈의 통상적인 제조 공정의 예를 도 1a 내지 도 1c 및 도 2를 참조하여 다음에 설명한다.

도 1a를 참조하면, 통상적인 방법의 제 1 단계에서 PCB 10이 제작된다. 이 PCB 10은 그 위에 패키지화된 IC 칩을 장착시키기 위한 회로 설계가 디자인된다.

도 1b를 참조하면, 패키지화된 IC 칩 14 상의 핀 16을 PCB 10 상의 상응하는 납땜 패드에 영구히 결합시키는 납땜 조립 공정을 통하여, 많은 패키지화된 IC 칩 14가 PCB 10 상에 장착된다.

도 1c를 참조하면, 저항 및/또는 콘덴서를 포함하는 보조 회로 요소 18의 조립품이 PCB 10 상에 장착된다. 이로서 IC 모듈 12의 제조가 완료된다.

도 2는 IC 모듈 12를 제조하기 위한 전술한 도 1a 내지 도 1c의 제조 공정을 포함하는 단계를 보여주는 흐름도이다. 여기에서 보듯이, 제조 공정은 6 단계를 포함한다: IC 제작(fabrication), IC 패키지화, IC 번인(burn-in) 및 시험, PCB 제작, 모듈 조립, 및 모듈 시험. PCB 10 상에 장착된 IC 칩 14는 패키지 형태이기 때문에 이들은 PCB 10 상에 장착되기 전에 IC 제작, IC 패키지화, 및 IC 번인 및시험 단계를 거쳐야 한다. 또한, IC 제작, IC 패키지화, 및 IC 번인 및 시험 단계는 한 장소에서 수행되고 모듈 조립 및 모듈 시험 단계는 다른 장소에서 수행된다. 따라서, IC 모듈의 전체 제조 공정은 그 과정이 매우 복잡하고 수행하기에 비용이 많이 들게 된다.

다른 통상적인 방법에는 소위 말하는 칩온 보드(chip-on-board: COB) 기술의 사용을 포함하는데, 이것은 IC 모듈의 제조 단가를 감소시킬 수 있게 해 준다. 그러나 이 방법은 사용하기에 그다지 신뢰할 만한 것이 못되고 과정이 아직도 매우 복잡하다. 따라서, 아직 산업적으로 널리 활용되지 못하고 있다.

따라서, 전체 제조 공정을 단순화 할 수 있는 보다 개선된 칩 배열 패키지 기술의 사용을 포함하는 IC 모듈의 제조 방법을 제공하는 것이 본 발명의 우선적인 목적이다.

소형화되고 저가의 IC 모듈을 제공할 수 있도록 된 IC 모듈의 제조 방법을 제공하는 것이 본 발명의 다른 목적이다.

도 1a 내지 도 1c는 IC 모듈을 제조하는 통상적인 방법에 포함되는 단계를 나타내기 위하여 사용된 모식적 단면도,

도 2는 IC 모듈을 제조하기 위한 도 1a 내지 도 1c의 제조 방법에 포함되는 단계를 나타내는 흐름도,

도 3a 내지 도 3f는 IC 모듈을 제조하기 위한 본 발명에 따른 방법에 포함되는 단계를 나타내기 위하여 사용된 모식적 단면도,

도 4는 IC 모듈을 제조하기 위한 도 3a 내지 도 3f의 제조 방법에 포함되는 단계를 나타내는 흐름도.

본 발명의 상기 및 다른 목적에 따라, IC 모듈의 신규 제조 방법이 제공된다. 본 발명의 방법에 있어서, 제 1 단계는 그 위에 IC 모듈이 구조되는 인쇄 회로 기판 (PCB)을 제작하는 것이다. 제 2 단계는 PCB 상에 복수의 IC 칩을 장착하는 것이다. 제 3 단계는 금 또는 알루미늄 와이어를 통하여 IC 칩을 PCB에 전기적으로 연결하는 와이어 결합 공정이다. 캡슐화 공정으로 들어가기 전에 IC 칩의 어떠한 결함이라도 체크하는 번인(burn-in) 공정 및 칩 탐사(chip-probe) 시험 공정이 포함될 수 있다.

이어서, 제 4 단계는 모든 IC 칩 및 관련된 결합 와이어를 덮는, PCB의 전체 위 표면에 걸쳐 캡슐화 막을 코팅하기 위한 캡슐화 공정이 수행되는 것이다. 이 캡슐화 막은 이어서 이를 경화시키기 위한 건조 및 경화 공정을 받는다. 제 5 단계는 캡슐화 막의 선택적 제거를 위한 포토리도그래피 및 에칭 공정을 수행하는 것이다. 제 6 단계는 PCB 상의 노출된 영역에 보조 회로 요소 (IC 칩에 대한)의 조립품을 장착하는 것이다. 또한, 본 방법은 IC 모듈 상에서 절단전 시험 공정을 수행하고; 이어서 IC 모듈을 PCB 로부터 분리 절단하고; 마지막으로 분리 절단된 IC 모듈 상에서 절단후 모듈 시험을 수행하는 단계를 포함한다.

전술한 방법은 전체 제조 공정을 단순화시킬 수 있도록 하고 얻어진 IC 모듈이 소형화될 수 있도록 하는 개선된 칩 배열 패키지 기술의 사용을 포함한다. 따라서 본 IC 모듈의 제조 단가는 상당히 감소될 수 있다.

본 발명은 첨부되는 도면을 참고하여 바람직한 실시 태양의 상세한 기술을 통하여 보다 완전히 이해될 수 있을 것이다.

도 3a 내지 도 3f는 IC 모듈을 제조하기 위한 본 발명에 따른 방법에 포함되는 단계를 나타내기 위하여 사용된 모식적 단면도이다.

도 3a를 참고하면, 제 1 단계에서는, 크기 10 x 10 평방인치의 PCB 와 같은 인쇄 회로 기판(PCB), 바람직하게는 BT 수지로 만들어진 것이 제조된다. PCB 30은 모듈 배열을 참고하여 영역의 배열로 구획되고, 그 위에 IC 모듈 32의 배열이 함께PCB 30 상에 구조된다. 도면을 단순화하기 위하여 하나의 IC 모듈 32 만을 후속되는 도 3b 내지 3f에 단면도로 나타낸다.

다음 도 3b를 참고하면, 다음 단계에서는 통상적인 다이 결합 방식을 통하여 많은 IC 칩 34가 PCB 30 상에 장착된다.

도 3c를 참고하면, 금 또는 알루미늄 와이어와 같은 복수의 결합 와이어 36를 사용하여 통상적인 와이어 결합 방식을 통해, IC 칩 34 상의 결합 패드 (도시되지 않음)와 PCB 30 상의 동 패드 (도시되지 않음) 사이의 전기적 연결을 수행한다.

도 3d를 참고하면, 후속 단계는 모든 IC 칩 34 및 관련된 결합 와이어 36을 넣은, PCB 30의 전체 위 표면에 걸쳐서 캡슐화 막 38을 코팅하기 위한 캡슐화 공정을 수행하는 것이다. 캡슐화 막 38은 PCB 30의 전체 위 표면 위로, 상품명 하이솔 4450 (Hysol 4450)의 액체형 폴리머와 같은 캡슐화 재료를 닥터 블레이트, 또는 스핀 코팅, 또는 적가 공정 등을 통하여 적용하는 것에 의하여 형성된다. 바람직하게는, 캡슐화 막 38를 형성하기 위하여 사용되는 폴리머는 광감성(photo-sensitive property)을 갖는다 (이유는 뒤에 설명될 것이다). 이후, PCB 30은 캡슐화 막 38을 경화시키기 위한 건조 및 경화 공정을 받는다.

캡슐화 공정 전에, IC 칩에서의 어떠한 결함이라도 조사하기 위하여 번인 (burn-in) 공정 및 칩 탐사 공정이 수행될 수 있다. 어떠한 결함있는 IC 칩이라도 발견될 경우 이들은 후속 캡슐화 공정으로 진행되기 전에 즉시 수리될 수 있다.

계속해서 도 3e를 참조하면, 후속 단계에서는 캡슐화 막 38의 선택된 부분을 제거하기 위하여 포토리도그래피 및 에칭 공정이 수행되어 추가의 회로 요소가 장착될 PCB 30 상의 영역을 노출시키고, 캡슐화 막 38의 나머지 부분은 모든 IC 칩 34 및 관련된 결합 와이어 36을 여전히 덮고 있게 된다.

캡슐화 막 38이 본래 광감성이라면 포토리도그래피 공정은 단지 캡슐화 막 38 상에 마스크 (도시하지 않음)를 위치시키고 이 마스크를 통하여 캡슐화 막 38이 광 노출을 받도록 하는 단계 만을 포함하게 될 것이다. 그렇지 않을 경우, 포토리도그래피 공정은 캡슐화 막 38 위에 포토레지스트 막과 같은 광감성 재료의 막을 코팅하는 추가의 단계를 필요로 하게 된다. 이것은 전체 제조 공정에 하나의 단계를 추가하게 될 것이다. 따라서, 앞서 언급한 바와 같이 캡슐화 막 38은 직접 광감성 폴리머로 형성되는 것이 바람직하다.

도 3f를 참조하면, 후속 단계에서는 저항 및/또는 콘덴서를 포함하는 IC 칩 34에 대한 보조 회로 요소 40의 조립품을 PCB 30 상에 장착한다. 이로서 IC 모듈 32의 제조가 완료된다.

이후, IC 칩 34를 시험하기 위하여 칩 탐사(CP) 시험 공정과 같은 절단전 시험 공정이 IC 모듈 32 상에서 수행된다. 그리고 나서, PCB 30 상의 IC 모듈 각각의 배열 (도 3a)이 절단 분리되어 단일 IC 모듈로서 작용하게 된다. 이후, 절단 분리된 IC 모듈 상에 통상적인 모듈 시험 공정인 절단후 시험 공정이 수행되어 수율을 검사하도록 한다. 모든 후속 공정은 단지 통상적인 기술 만을 포함하므로 더 이상의 설명은 생략된다.

도 4는 IC 모듈 32를 제조하기 위한 도 3a 내지 도 3f의 방법에 관련된 제조 공정에 포함된 단계를 나타내는 흐름도이다. 여기에서 보듯이, 단계 42는 PCB 30을 제조하는 것이고 (도 3a); 단계 44는 IC 칩 34를 제공하기 위한 IC 제작에 사용된다. 단계 46은 통상적인 다이 부착 방법을 통하여 PCB 30 상에 IC 칩 34를 장착하는 것이다 (도 3b). 단계 48은 IC 칩 34와 PCB 30 사이에 결합 와이어 36을 연결하는 통상적인 와이어 결합 공정을 수행하는 것이다 (도 3c). 이후, IC 칩 34는 단계 49에서 번인 공정 및 CP 시험 공정을 받게 되는데; 만약 결함있는 IC 칩이 발견되면 단계 51에서 수리된다.

후속 단계 50은 모든 IC 칩 34 및 관련된 결합 와이어 36을 넣은, PCB 30의 전체 위 표면에 걸쳐서 캡슐화 막 38을 형성하는 캡슐화 공정을 수행하는 것이다 (도 3d). 다음에, 단계 52는 캡슐화 막 38의 선택적 제거를 위한 포토리도그래피 및 에칭 공정을 수행하는 것이다 (도 3e). 다음 단계 54는 PCB 30 상에 회로 요소의 조립품 40을 장착하는 것이다 (도 3f). 단계 56에서는 IC 모듈 32의 제조가 완료된다.

이후 단계 58은 PCB 30으로부터 절단 분리하기 전에 IC 모듈 32를 시험하기 위한 절단전 시험 공정을 수행하는 것이다. 단계 60에서는 IC 모듈 32를 절단 분리하여 각각 단일 IC 모듈로서 작용하도록 한다. 최종 단계 62는 각각의 분리된 IC 모듈 상에서의 절단후 시험 공정 (모듈 시험)이다.

결론적으로, 본 발명은 선행 기술에 비하여 몇가지 장점을 갖는다. 첫째, 제조 공정이 단일 장소에서 완료되도록 하는데, 이로서 제조 공정 완료에 요하는 시간을 상당히 단축할 수 있다. 제조 공정이 다른 장소에서 분리 수행될 필요가있는 선행 기술에 비하여, 본 발명은 명백히 보다 사용하기 유리하다. 둘째, 본 발명의 방법에 사용되는 캡슐화 공정은 얻어지는 IC 모듈이 인쇄 회로 기판 상에서 보다 작은 공간을 차지하도록 허용한다. 이에 따라 제조된 IC 모듈은 크기가 보다 작게 된다. 게다가, PCB 상에 BT 수지 및 유연한 금 와이어의 사용은 와이어 결합 공정이 열음파(thermosonic) 수단을 통하여 수행되도록 허용하는데, 이것은 통상적인 COB 방법 보다 높은 신뢰성을 제공한다. 셋째, 본 발명의 방법에 사용되는 캡슐화 공정은, COB 기술을 사용하는 통상적인 방법에 요구되는 IC 칩의 패키지화 단계를 제거하도록 허용하여, 전체 제조 공정이 더욱 단순화 될 수 있다.

본 발명은 예시적인 바람직한 태양을 사용하여 기술되었다. 그러나, 본 발명의 범위는 개시된 태양 만으로 제한되지 않음이 이해될 것이다. 한편, 본 발명은 여러 가지 변경과 유사한 배열을 포함하도록 의도된다. 따라서, 특허청구범위는 이러한 모든 변경 및 유사한 배열을 포함하도록 가장 넓은 의미로 해석되어야 할 것이다.

Claims (15)

1. (1) 그 위에 IC모듈이 구조되는 인쇄회로기판을 제작하고;

   (2) 인쇄회로기판 상에 복수의 IC칩을 장착하고;

   (3) IC칩을 인쇄회로기판에 전기적으로 연결하기 위하여 복수의 결합 와이어를 연결하고;

   (4) 모든 IC 칩 및 관련된 결합 와이어를 덮는, 인쇄회로기판의 전체 위표면에 걸쳐 캡슐화막을 코팅하기 위한 캡슐화 공정을 수행하고;

   (5) 모든 IC 칩 및 관련된 결합 와이어를 캡슐화 막의 나머지 부분이 덮고 있도록 하면서, IC 칩에 대한 보조회로요소의 조립품이 장착될 인쇄회로기판상의 영역을 노출하기 위하여 캡슐화막의 선택적 제거를 위한 포토리도그래피 및 에칭공정을 수행하고; 그리고

   (6) 인쇄회로기판 상의 노출된 영역에 보조 회로 요소의 조립품을 장착하는 단계를 포함하는 IC 모듈의 제조방법.
2. 제 1 항에 있어서, 인쇄 회로 기판이 BT 수지로 만들어진 10 × 10 평방인치 크기인 방법.
3. 제 1 항에 있어서, 캡슐화 공정 전에 IC 칩 상에서 번인 (burn-in) 공정 및 칩 탐사 (chip-probe) 시험 공정을 수행하는 단계를 더욱 포함하는 방법.
4. 제 1 항에 있어서, 상기 단계 (4)에서 캡슐화 공정이,

   인쇄 회로 기판의 전체 위 표면 위로 액체형 폴리머를 코팅하여 캡슐화 막을 형성하고; 그리고

   이 캡슐화 막에 건조 및 경화 공정을 수행하여 이 캡슐화 막을 고화시키는 단계를 포함하는 방법.
5. 제 4 항에 있어서, 상기 코팅 단계가 닥터 블레이드 공정을 실시하는 것에 의하여 수행되는 방법.
6. 제 4 항에 있어서, 상기 코팅 단계가 스핀 코팅 공정을 실시하는 것에 의하여 수행되는 방법.
7. 제 4 항에 있어서, 상기 코팅 단계가 적가 공정을 실시하는 것에 의하여 수행되는 방법.
8. 제 1 항에 있어서,

   IC 모듈 상에서 절단전 시험 공정을 수행하고;

   인쇄 회로 기판으로부터 IC 모듈을 절단 분리하고; 그리고

   절단 분리된 IC 모듈 상에서 절단후 시험 공정을 수행하는 단계를 더욱 포함하는 방법.
9. 제 8 항에 있어서, 절단전 시험 공정이 칩 탐사 (chip-probe) 시험 공정인 방법.
10. (1) 그 위에 IC 모듈이 구조되고 모듈 배열 레이아웃으로 구획되는 인쇄 회로 기판을 제작하고;

    (2) 인쇄 회로 기판상에 복수의 IC 칩을 장착하기 위하여 다이 부착 공정을 수행하고;

    (3) IC 칩을 인쇄 회로 기판에 전기적으로 연결하기 위하여 복수의 결합 와이어를 연결하기 위한 와이어 결합 공정을 수행하고;

    (4) IC 칩 사에서 번인 및 시험 공정을 수행하고;

    (5) 모든 IC 칩 및 관련된 결합 와이어를 덮는, 인쇄 회로 기판의 전체 위 표면에 걸쳐 캡슐화 막을 코팅하기 위하여 캡슐화 공정을 수행하고;

    (6) 모든 IC 칩 및 관련된 결합 와이어를 캡슐화 막의 나머지 부분이 덮고 있도록 하면서, 회로 요소의 조립품이 장착될 인쇄 회로 기판 상의 영역을 노출하기 위하여 캡슐화 막의 선택적 제거를 위한 포토리도그래피 및 에칭 공정을 수행하고;

    (7) 인쇄 회로 기판 상의 노출된 영역에 회로 요소의 조립품을 장착하고;

    (8) IC 모듈 상에서 절단전 시험 공정을 수행하고;

    (9) 인쇄 회로 기판으로부터 IC 모듈을 절단 분리하고; 그리고

    (10) 절단 분리된 IC 모듈 상에서 절단후 시험 공정을 수행하는 단계를 포함하는 복수의 IC 모듈의 제조 방법.
11. 제 10 항에 있어서, 인쇄 회로 기판이 BT 수지로 만들어진 10 ×10 평방인치 크기인 방법.
12. 제 10 항에 있어서, 상기 단계 (5)에서 캡슐화 공정이,

    인쇄 회로 기판의 전체 위 표면 위로 액체형 폴리머를 코팅하여 캡슐화 막을 형성하고; 그리고

    이 캡슐화 막에 건조 및 경화 공정을 수행하여 이 캡슐화 막을 고화시키는 단계를 포함하는 방법.
13. 제 10 항에 있어서, 상기 코팅 단계가 닥터 블레이드 공정을 실시하는 것에 의하여 수행되는 방법.
14. 제 10 항에 있어서, 상기 코팅 단계가 스핀 코팅 공정을 실시하는 것에 의하여 수행되는 방법.
15. 제 10 항에 있어서, 상기 코팅 단계가 적가 공정을 실시하는 것에 의하여 수행되는 방법.

Images