KR100302604B1 - 메모리 디바이스의 서브 워드라인 구동 회로 - Google Patents

Abstract

본 발명은 메모리 디바이스의 서브 워드라인 구동 회로에 관한 것으로, 종래 기술에 있어서 로우 디코더에서 출력되는 글로벌 워드라인 및 글로벌 워드라인바 신호를 통해 복수의 서브 워드라인 드라이버를 제어함으로써, 웨이퍼 제조시의 메탈라인의 개방 또는 단락이 생기는 공정상의 워드라인성 페일(fail)이 발생하여 전체적인 양품율(yield)이 낮아지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 복수의 워드라인 인에이블 신호에 의해 로우 디코더의 글로벌 워드라인 신호를 서브 워드라인으로 출력함으로써, 게이트 부하에 비해 부하의 로딩을 최소화하여 레벨 상승 속도를 향상시키며, 불량율의 발생을 최소화하는 효과가 있다.

Description

메모리 디바이스의 서브 워드라인 구동 회로{SUB WORD LINE DRIVING CIRCUIT FOR MEMORY DEVICE}

본 발명은 메모리 디바이스의 서브 워드라인 구동 회로에 관한 것으로, 특히 디코딩된 로우 어드레스로 메모리 셀에 연결된 워드라인을 선택하기 위한 메모리 디바이스의 워드라인 구동회로에 있어서 게이트 로딩(loading)에 비해 부하의 로딩을 최소화하여 레벨 상승 속도를 향상시킨 메모리 디바이스의 서브 워드라인 구동 회로에 관한 것이다.

일반적으로 메모리 디바이스의 서브 워드라인 구동회로는 상위 프레디코딩 신호를 인가받아 디코딩하는 로우 디코더의 출력신호인 글로벌 워드라인 및 글로벌 워드라인바 신호에 따라 구동되며, 하위 프레디코딩 신호를 메모리 디바이스의 서브 워드라인을 통해 출력하여 특정 열의 메모리 셀을 인에이블시키는 동작을 하게 된다.

도 1은 종래 서브 워드라인 회로의 전체적인 구조를 보인 블록도로서, 이에 도시된 바와 같이 상위 프레디코딩신호(MSB)를 입력받아 디코딩하여 글로벌 워드라인 및 글로벌 워드라인바 신호(GWL)(GWLb)를 출력하는 복수의 로우 디코더(1-1∼1-n)와; 상기 복수의 로우 디코더(1-1∼1-n)에서 각각 출력되는 글로벌 워드라인 및 글로벌 워드라인바 신호(GWL)(GWLb)를 입력받아 하위 프레디코딩신호(LSB)를 각 서브 워드라인(SWL00∼SWLnm)으로 출력하는 복수의 서브 워드라인 드라이버(2-1∼2-mn)로 구성된다.

그리고, 상기 서브 워드라인 드라이버(2-1)는 도 2와 같이 서로 병렬 연결되어 각각 게이트에 인가되는 글로벌 워드라인 및 글로벌 워드라인바 신호(GWL)(GWLb)에 의해 서브 워드라인 인에이블 신호(SWLE)를 서브 워드라인(SWL)으로 출력하는 엔모스 및 피모스 트랜지스터(NM1)(PM1)와; 게이트에 인가되는 상기 글로벌 워드라인바 신호(GWLb)에 의해 상기 서브 워드라인(SWL)으로 접지전압(VSS)을 출력하는 엔모스 트랜지스터(NM2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 3의 전압 파형도를 참조하여 상세히 설명한다.

우선, 글로벌 워드라인중에서 선택되지 않는 글로벌 워드라인(GWL)에 연결된 서브 워드라인 드라이버는 글로벌 워드라인 신호(GWL)가 저전위신호로 인가되어 엔모스 트랜지스터(NM1)는 턴오프되고, 고전위인 글로벌 워드라인바 신호(GWLb)에 의해 피모스 트랜지스(PM1)는 턴오프되나, 엔모스 트랜지스터(NM2)가 턴온되어 서브 워드라인(SWL)을 디스에이블시킨다.

그리고, 도 3과 같이 하위 프레디코딩신호(LSB)에 의해 서브 워드라인 인에이블 신호(SWLE)가 인에이블되어 고전위로 구동되면, 상위 프레디코딩 신호(MSB)의 어드레스 코딩을 받아 선택된 로우 디코더(1-1)의 글로벌 워드라인바 신호(GWLb)가 저전위로 인에이블되면, 상기 피모스 트랜지스터(PM1)를 통해 서브 워드라인(SWL)을 구동하게 된다.

그리고, 선택된 하나의 글로벌 워드라인바 신호(GWLb)에 의해 상기 피모스 트랜지스터(PM1)가 턴온된 다른 서브 워드라인 드라이버는 상기 서브 워드라인 인에이블 신호(SWLE)가 저전위로 구동됨에 따라 피모스 트랜지스터(PM1)를 통해 저전위를 출력하여 서브 워드라인(SWL)이 디스에이블된다.

이때, 상기 서브 워드라인 인에이블 신호(SWLE)는 로우 디코더(1-1)를 거치지 않고, 직접 피모스 트랜지스터(PM1)의 소오스에 인가되므로, 글로벌 워드라인 및 글로벌 워드라인바 신호(GWL)(GWLb)보다 빠르게 입력되며, 이에 따라 글로벌 원드라인 신호(GWL)가 고전위, 글로벌 워드라인바 신호(GWLb)가 저전위로 인가되는 구간에서도 저전위로 출력된다.

즉, 서브 워드라인(SWL)의 신호 마진이 작아지게 되면, 상기 서브 워드라인(SWL)이 고전위로 천이되는 시점이 지연되므로, 이와 같이 특정 워드라인을 통해 서브 워드라인(SWL)의 구동신호가 인가되면, 그 특정 워드라인을 공유하는 메모리 셀은 인에이블되며, 선택된 비트라인에 해당되는 메모리 셀의 데이터가 출력된다.

상기와 같이 종래의 기술에 있어서 로우 디코더에서 출력되는 글로벌 워드라인 및 글로벌 워드라인바 신호를 통해 복수의 서브 워드라인 드라이버를 제어함으로써, 웨이퍼 제조시의 메탈라인의 개방 또는 단락이 생기는 공정상의 워드라인성 페일(fail)이 발생하여 전체적인 양품율(yield)이 낮아지는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 게이트 부하에 비해 부하의 로딩을 최소화하여 레벨 상승 속도를 향상시킨 메모리 디바이스의 서브 워드라인 구동 회로를 제공함에 그 목적이 있다.

도 1은 종래 서브 워드라인 회로의 전체적인 구조를 보인 블록도.

도 2는 도 1에서 서브 워드라인 드라이버의 구성을 보인 회로도.

도 3은 도 2의 서브 워드라인 드라이버의 각부 입출력 전압 파형도.

도 4는 본 발명 서브 워드라인 구동 회로의 전체적인 구조를 보인 블록도.

도 5는 도 4에서 서브 워드라인 드라이버의 구성을 보인 회로도.

도 6은 도 5의 서브 워드라인 드라이버의 각부 입출력 전압 파형도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 로우 디코더20∼2n : 서브 워드라인 드라이버

NM1∼NM4 : 엔모스 트랜지스터PM1,PM2 : 피모스 트랜지스터

상기와 같은 목적을 달성하기 위한 본 발명 메모리 디바이스의 서브 워드라인 구동 회로의 구성은 상위 프레디코딩신호를 입력받아 이를 디코딩하여 글로벌 워드라인 신호를 출력하는 로우 디코더와; 하위 프레디코딩신호를 디코딩한 제1,제2 워드라인 인에이블바 신호를 순번으로 인가받아 그에 따라 상기 로우 디코더에서 출력되는 글로벌 워드라인 신호를 각 서브 워드라인으로 출력하는 복수의 서브 워드라인 드라이버로 구성하여 된 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 4는 본 발명 서브 워드라인 구동 회로의 전체적인 구조를 보인 블록도로서, 이에 도시한 바와 같이 상위 프레디코딩신호(MSB)를 입력받아 이를 디코딩하여 글로벌 워드라인 신호(GWL)를 출력하는 로우 디코더(10)와; 하위 프레디코딩신호(LSB)를 디코딩한 제1,제2 워드라인 인에이블바 신호(WLENB0)(WLENB1)를 순번으로 인가받아 그에 따라 상기 로우 디코더(10)에서 출력되는 글로벌 워드라인 신호(GWL)를 각각의 서브 워드라인(SWL0)(SWL1)으로 출력하는 복수의 서브 워드라인 드라이버(20∼2n)로 구성한다.

그리고, 상기 서브 워드라인 드라이버(20)(21)는 도 5에 도시한 바와 같이 각각 게이트에 인가되는 제1,제2 워드라인 인에이블바 신호(WLENB0)(WLENB1)에 의해 로우 디코더(10)의 글로벌 워드라인 신호(GWL)를 서브 워드라인(SWL0)(SWL1)으로 출력하는 제1,제2 피모스 트랜지스터(PM1)(PM2)와; 각각 게이트에 인가되는 상기 제1,제2 워드라인 인에이블바 신호(WLENB0)(WLENB1)에 의해 서브 워드라인(SWL0)(SWL1)으로 접지전압(VSS)을 출력하는 제1,제4 엔모스 트랜지스터(NM1)(NM4)와; 각각 게이트에 인가되는 상기 서브 워드라인(SWL1)(SWL0)에 의해 상기 접지전압(VSS)을 서브 워드라인(SWL0)(SWL1)으로 출력하는 제2,제3 엔모스 트랜지스터(NM2)(NM3)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 6을 참조하여 상세히 설명한다.

우선, 도 6과 같이 제1,제2 워드라인 인에이블바 신호(WLENB0)(WLENB1)중 선택된 워드라인 인에이블바 신호(WLENB0)는 저전위를 출력하나, 선택되지 않은 워드라인 인에이블바 신호(WLENB1)는 고전위를 유지한다.

따라서, 상기 저전위 워드라인 인에이블바 신호(WLENB0)를 게이트에 각각 인가받은 피모스 트랜지스터(PM1)는 턴온되나, 엔모스 트랜지스터(NM1)는 턴오프되므로, 서브 워드라인(SWL0)으로 상기 피모스 트랜지스터(PM1)를 통해 로우 디코더(10)의 글로벌 워드라인 신호(GWL)를 출력한다.

그리고, 상기 고전위 워드라인 인에이블바 신호(WLENB1)를 각각 게이트에 인가받은 피모스 트랜지스터(PM2)는 턴오프되나, 엔모스 트랜지스터(NM4)는 턴온되므로, 서브 워드라인(SWL1)으로 상기 엔모스 트랜지스터(NM4)를 통해 접지전압(VSS)을 출력한다.

이때, 상기 로우 디코더(10)의 글로벌 워드라인 신호(GWL)가 고전위로 인가되면, 상기 서브 워드라인(SWL0)을 게이트에 인가받은 엔모스 트랜지스터(NM3)는 턴온되어 상기 서브 워드라인(SWL1)으로 접지전압(VSS)을 출력하여 저전위를 유지한다.

또한, 상기 워드라인 인에이블바 신호(WLENB1)가 저전위로 출력되면, 상기 서브 워드라인(SWL1)으로 글로벌 워드라인 신호(GWL)를 출력하며, 상기 서브 워드라인(SWL0)으로는 접지전압(VSS)을 출력한다.

따라서, 상기 워드라인 인에이블바 신호(WLENB0)(WLENB1)중 하나가 선택되면, 그에 해당되는 서브 워드라인은 각각 상기 글로벌 워드라인 신호(GWL)에 의해 구동되거나 디스에이블된다.

상기에서 상세히 설명한 바와 같이, 본 발명은 복수의 워드라인 인에이블 신호에 의해 로우 디코더의 글로벌 워드라인 신호를 서브 워드라인으로 출력함으로써, 게이트 부하에 비해 부하의 로딩을 최소화하여 레벨 상승 속도를 향상시키며, 불량율의 발생을 최소화하는 효과가 있다.

Claims (2)

1. 상위 프레디코딩신호를 입력받아 이를 디코딩하여 글로벌 워드라인 신호를 출력하는 로우 디코더와; 하위 프레디코딩신호를 디코딩한 제1,제2 워드라인 인에이블바 신호를 순번으로 인가받아 그에 따라 상기 로우 디코더에서 출력되는 글로벌 워드라인 신호를 각 서브 워드라인으로 출력하는 복수의 서브 워드라인 드라이버로 구성하여 된 것을 특징으로 하는 메모리 디바이스의 서브 워드라인 구동 회로.
2. 제1항에 있어서, 상기 서브 워드라인 드라이버는 각각 게이트에 인가되는 제1,제2 워드라인 인에이블바 신호에 의해 로우 디코더의 글로벌 워드라인 신호를 각각 제1,제2 서브 워드라인으로 출력하는 제1,제2 피모스 트랜지스터와; 각각 게이트에 인가되는 상기 제1,제2 워드라인 인에이블바 신호에 의해 접지전압을 각각 제1,제2 서브 워드라인으로 출력하는 제1,제4 엔모스 트랜지스터와; 각각 게이트에 인가되는 상기 제2,제1 서브 워드라인에 의해 상기 접지전압을 각각 제1,제2 서브 워드라인으로 출력하는 제2,제3 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 메모리 디바이스의 서브 워드라인 구동 회로