KR100301069B1 - Method and apparatus for etching semiconductor wafer - Google Patents
Method and apparatus for etching semiconductor wafer Download PDFInfo
- Publication number
- KR100301069B1 KR100301069B1 KR1019990047518A KR19990047518A KR100301069B1 KR 100301069 B1 KR100301069 B1 KR 100301069B1 KR 1019990047518 A KR1019990047518 A KR 1019990047518A KR 19990047518 A KR19990047518 A KR 19990047518A KR 100301069 B1 KR100301069 B1 KR 100301069B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- wafer
- etching
- semiconductor wafer
- reaction gas
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000007789 gas Substances 0.000 claims abstract description 66
- 239000012495 reaction gas Substances 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 94
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009272 plasma gasification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
플라즈마를 이용하여 반도체 웨이퍼 표면에 증착된 박막을 선택적으로 식각하는 반도체 웨이퍼 식각방법 및 그 장치에 대하여 개시된다. 개시된 식각장치는 그 중심부위에 위치하는 내부전극과 그 엣지부위에 위치하는 링 형상의 외부전극으로 구성된 상부전극을 구비한다. 내부전극과 외부전극중 적어도 하나는 상하 이동이 가능하여, 웨이퍼의 중심부위와 엣지부위에서의 상부전극과 하부전극 사이의 간격을 각각 조절할 수 있게 된다. 그리고, 내부전극의 가스토출구를 통해 반응가스를 공급하기 위한 제1 가스공급라인과, 외부전극의 가스토출구를 통해 반응가스를 공급하기 위한 제2 가스공급라인이 구비되며, 제1 가스공급라인과 제2 가스공급라인에는 각각 별도의 유량조절기가 설치되어, 웨이퍼의 중심부위와 엣지부위에 공급되는 반응가스의 유량도 각각 조절할 수 있게 된다. 따라서, 웨이퍼의 부위별 식각률에 영향을 미치는 다수의 요소들을 복합적으로 제어할 수 있게 되므로, 공정 조건의 변화에 적절히 대처하여 웨이퍼 전체의 식각 균일성을 유지할 수 있게 된다.Disclosed are a semiconductor wafer etching method and apparatus for selectively etching a thin film deposited on a semiconductor wafer surface using plasma. The disclosed etching apparatus includes an upper electrode composed of an inner electrode positioned on a central portion thereof and a ring-shaped outer electrode positioned on an edge portion thereof. At least one of the inner electrode and the outer electrode can be moved up and down, thereby adjusting the distance between the upper electrode and the lower electrode on the center and the edge of the wafer, respectively. In addition, a first gas supply line for supplying the reaction gas through the gaseous outlet of the inner electrode and a second gas supply line for supplying the reaction gas through the gaseous outlet of the external electrode are provided. Separate flow regulators are installed in the second gas supply line, respectively, so that the flow rate of the reaction gas supplied to the center and the edge of the wafer can be adjusted. Therefore, since it is possible to control a plurality of factors that affect the etch rate for each portion of the wafer, it is possible to appropriately cope with changes in process conditions to maintain the etching uniformity of the entire wafer.
Description
본 발명은 플라즈마를 이용한 반도체 웨이퍼 식각방법 및 그 장치에 관한 것으로, 상세하게는 반도체 웨이퍼 표면의 식각 균일성을 향상시키는 반도체 웨이퍼 식각방법 및 그 장치에 관한 것이다.The present invention relates to a semiconductor wafer etching method and apparatus using plasma, and more particularly, to a semiconductor wafer etching method and apparatus for improving the etching uniformity of the surface of the semiconductor wafer.
일반적으로 반도체 소자를 제조하기 위해서는 다양한 공정을 거치게 되며, 그 중에서 반도체 웨이퍼 상에 증착된 박막을 선택적으로 식각하는 식각 공정은 필수적으로 이용된다.In general, a semiconductor device is subjected to various processes, and an etching process for selectively etching a thin film deposited on a semiconductor wafer is essential.
이와 같이 반도체 웨이퍼 상에 형성된 박막을 식각하는 방식으로는 습식 식각(Wet etching) 방식 및 건식 식각(Dry etching) 방식으로 분류할 수 있다. 습식 식각 방식은 화학용액을 사용하여 박막을 식각하는 방식인데 반하여, 건식 식각 방식은 주로 반응가스를 플라즈마 가스화 시켜 박막을 식각하는 방식이다. 특히, 습식 식각 방식에 의하면 등방성 식각이 이루어지므로 미세 패턴을 형성하는 데 적합하지 않은 반면에, 건식 식각 방식에 의하면 이방성 식각이 가능하므로 고집적 반도체 소자의 제조에 적합하다.As such, the method of etching the thin film formed on the semiconductor wafer may be classified into a wet etching method and a dry etching method. The wet etching method is a method of etching a thin film using a chemical solution, whereas the dry etching is a method of etching a thin film mainly by plasma gasification of the reaction gas. In particular, the wet etching method is not suitable for forming a fine pattern because the isotropic etching is performed, whereas the dry etching method is suitable for the fabrication of highly integrated semiconductor devices because anisotropic etching is possible.
상술한 플라즈마를 이용한 건식 식각 방식에도 여러 종류가 있으며, 그 중 많이 사용되는 한가지로서 반응이온식각(RIE, Reactive Ion Etching) 방식이 있다.반응이온식각 방식은 RF 전력이 인가된 두 개의 전극 사이에 반응가스를 공급하여 플라즈마화시킴으로써 생성된 이온과 라디칼에 의해 반도체 웨이퍼 표면상의 박막을 식각하는 방식이다.There are various types of dry etching using the above-described plasma, and one of them is a reactive ion etching (RIE) method. A reactive ion etching method is used between two electrodes to which RF power is applied. The thin film on the surface of the semiconductor wafer is etched by the ions and radicals generated by supplying the reaction gas into a plasma.
도 1은 종래의 RIE 방식 식각장치의 개략적인 구조를 보여주는 수직 단면도이다.1 is a vertical cross-sectional view showing a schematic structure of a conventional RIE etching apparatus.
도 1에 도시된 바와 같이, RIE 방식 식각장치는 그 내부에 플라즈마 형성 공간이 마련된 챔버(100)를 구비한다. 상기 챔버(100)의 내부에는 웨이퍼(10)가 그 상면에 탑재되는 하부전극(110)이 마련되고, 상기 챔버(100)의 상부에는 상기 하부전극(110)과 소정 거리를 두고 서로 대향하도록 상부전극(120)이 설치된다. 통상, 상기 하부전극(110)에는 플라즈마 생성을 위해 RF 전력을 공급하기 위한 RF 전원(170)이 연결되며 상기 상부전극(120)은 접지되어, 하부전극(110)은 음극이 되고 상부전극은 양극의 역할을 하게 된다. 상기 상부전극(120)에는 가스공급라인(150)으로부터 공급되는 반응가스가 통과되는 다수의 가스토출구(121)가 형성되어 있다. 이때, 공급되는 반응가스의 유량을 조절하기 위한 유량조절기(MFC, Mass Flow Control, 151)가 상기 가스공급라인(150)에 설치된다. 상기 가스공급라인(150)을 통해 하부전극(110)과 상부전극(120) 사이의 공간에 공급된 반응가스는 RF 전력에 의해 이온과 라디칼로 분해되어 플라즈마를 형성한다. 그리고, 상기 챔버(100)의 하부에는 상기 챔버(100) 내부를 소정의 진공상태로 만들기 위한 진공펌프(190)가 마련된다.As shown in FIG. 1, the RIE etching apparatus includes a chamber 100 having a plasma formation space therein. The lower electrode 110 in which the wafer 10 is mounted on the upper surface of the chamber 100 is provided in the chamber 100, and the upper portion of the chamber 100 faces the lower electrode 110 at a predetermined distance to face each other. The electrode 120 is installed. Typically, the lower electrode 110 is connected to an RF power source 170 for supplying RF power for plasma generation, and the upper electrode 120 is grounded, the lower electrode 110 becomes a cathode, and the upper electrode is an anode. It will play the role of. A plurality of gas outlets 121 through which the reaction gas supplied from the gas supply line 150 passes is formed in the upper electrode 120. At this time, a flow controller (MFC, Mass Flow Control, 151) for controlling the flow rate of the supplied reaction gas is installed in the gas supply line 150. The reaction gas supplied to the space between the lower electrode 110 and the upper electrode 120 through the gas supply line 150 is decomposed into ions and radicals by RF power to form a plasma. In addition, a lower portion of the chamber 100 is provided with a vacuum pump 190 for making the inside of the chamber 100 into a predetermined vacuum state.
한편, 상기 상부전극(120)과 하부전극(110) 사이의 간격을 변화시킴으로써반도체 웨이퍼(10) 표면의 식각률(etch rate)을 조절할 수 있도록 된 식각장치도 개발되어 사용되고 있다. 이러한 식각장치는 상기 상부전극(120)을 승강시킴으로써 상기 하부전극(110)과 상부전극(120) 사이의 간격을 조절하게 된다. 이를 위해 상기 챔버(100)의 상부에는 상기 상부전극(120)을 승강가능하도록 지지하는 전극지지부(140)가 마련된다. 그리고, 상기 전극지지부(140)에는 구동모터(141)가 마련되어 상기 상부전극(120)을 필요에 따라 승강시키게 된다.On the other hand, by changing the interval between the upper electrode 120 and the lower electrode 110, an etching apparatus that can adjust the etch rate (etch rate) of the surface of the semiconductor wafer 10 has been developed and used. The etching apparatus adjusts the distance between the lower electrode 110 and the upper electrode 120 by elevating the upper electrode 120. To this end, an electrode support 140 for supporting the upper electrode 120 to be elevated is provided on the chamber 100. In addition, a driving motor 141 is provided at the electrode support part 140 to elevate the upper electrode 120 as necessary.
상술한 바와 같은 식각장치에 의한 반도체 웨이퍼의 식각 공정에 있어서, 웨이퍼 표면의 식각 균일성은 생산된 반도체 소자의 품질 균일성을 좌우하므로 매우 중요하다. 식각 균일성은 웨이퍼 표면의 부위별 식각률의 차이에 의해 좌우된다. 즉, 웨이퍼 표면의 중심부위의 식각률과 엣지부위의 식각률에 차이가 있으면, 그 각 부위에서의 식각 깊이가 달라지게 되고, 이는 결국 웨이퍼의 식각 균일성을 저해한다. 웨이퍼의 식각 불균일성은 반도체 소자의 제조에 있어서 균일성이 특히 중요시되는 선폭(CD: Critical Dimension) 및 잔존 산화막의 두께(R-TOX: Remain-Oxide Thickness)의 차이를 발생시킨다.In the etching process of the semiconductor wafer by the etching apparatus as described above, the etching uniformity of the wafer surface is very important because it determines the quality uniformity of the produced semiconductor device. Etch uniformity is dictated by the difference in the etch rate for each part of the wafer surface. That is, if there is a difference between the etching rate on the center portion of the wafer surface and the etching rate of the edge portion, the etching depth at each portion is changed, which in turn hinders the etching uniformity of the wafer. The etch nonuniformity of the wafer causes a difference in the line width (CD) and the thickness of the remaining oxide film (R-TOX: Remain-Oxide Thickness), in which uniformity is particularly important in manufacturing a semiconductor device.
그리고, 식각률은 전극들간의 간격이나 반응가스의 유입속도 및 압력 등의 요소들에 의해 영향을 받는다. 이러한 요소들은 복합적으로 작용하여 웨이퍼 표면의 부위별 식각률에 영향을 미친다. 예컨데, 반응가스의 유입속도와 압력이 웨이퍼 표면 전체에 걸쳐 균일한 상태라 하더라도, 전극들간의 간격을 넓히거나 좁히게 되면, 웨이퍼 표면의 중심부위와 진공펌프에 가까운 엣지부위 각각에 있어서 플라즈마 가스의 체류 시간이나 그 배기 흐름이 달라지게 되므로 웨이퍼 표면의 중심부위의 식각률과 엣지부위의 식각률이 변하여 그들 사이에 차이가 발생하게 된다. 한편, 전극들간의 간격이 웨이퍼 표면 전체에 걸쳐 동일한 상태에서, 반응가스의 유입속도와 압력이 변하게 되는 경우에도 상술한 바와 같이 웨이퍼 표면의 중심부위와 엣지부위의 식각률에 차이가 발생하게 된다.In addition, the etching rate is influenced by factors such as the distance between the electrodes and the inflow velocity and pressure of the reaction gas. These factors act in combination to affect the etch rate of the wafer surface. For example, even if the inlet velocity and pressure of the reaction gas are uniform across the entire surface of the wafer, increasing or decreasing the spacing between the electrodes results in the presence of plasma gas at the center of the wafer surface and at the edge near the vacuum pump. Since the residence time or the exhaust flow is different, the etch rate on the center of the wafer surface and the etch rate on the edge portion are changed and a difference occurs between them. On the other hand, in the state where the spacing between the electrodes is the same throughout the wafer surface, even if the flow rate and pressure of the reaction gas changes, as described above, there is a difference in the etching rate of the center portion and the edge portion of the wafer surface.
따라서, 웨이퍼의 식각 균일성을 향상시키기 위해서는 웨이퍼 표면의 부위별 식각률을 제어할 수 있어야 한다. 즉, 웨이퍼 표면의 중심부위에서의 상기 요소들과 엣지부위에서의 상기 요소들을 각각 조절할 수 있도록 하는 것이 필요하다.Therefore, in order to improve the etching uniformity of the wafer, it is necessary to control the etching rate for each part of the wafer surface. That is, it is necessary to be able to adjust the elements on the center of the wafer surface and the elements on the edge respectively.
그런데, 상술한 바와 같은 종래의 식각장치는 상기 요소들을 웨이퍼 표면 전체에 있어서 동일하게 조절할 수 있도록 되어 있으나, 웨이퍼 표면의 부위별로 조절할 수는 없도록 되어 있다. 즉, 종래의 식각장치에 의하면 웨이퍼 표면의 중심부와 엣지부에 있어서 상기 요소들을 각각 다르게 조절할 수는 없게 된다.By the way, in the conventional etching apparatus as described above, the elements can be equally adjusted over the entire surface of the wafer, but cannot be adjusted for each part of the wafer surface. That is, according to the conventional etching apparatus, the elements cannot be adjusted differently at the center and the edge of the wafer surface.
이와 같이, 종래의 식각장치는 그 구조상 문제점으로 인해 공정 조건의 변화에 적절히 대처하여 웨이퍼의 식각 균일성을 확보하기가 곤란한 단점을 가지고 있다. 특히, 최근에 반도체 웨이퍼의 크기가 8인치에서 12인치로 대구경화되어 가는 추세에 있어서, 종래의 식각장치로는 웨이퍼 표면의 중심부위와 엣지부위의 식각 균일성을 유지하기가 점차 더 어려워지고 있으며, 이는 반도체 소자의 품질이나 수율을 현저하게 떨어뜨리게 된다.As described above, the conventional etching apparatus has a disadvantage in that it is difficult to secure the etching uniformity of the wafer by appropriately coping with the change in process conditions due to its structural problems. In particular, in recent years, the size of semiconductor wafers has been largely enlarged from 8 inches to 12 inches, and it is increasingly difficult to maintain the etching uniformity of the center and edge portions of the wafer surface with a conventional etching apparatus. This significantly lowers the quality and yield of the semiconductor device.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 특히 반도체 웨이퍼 표면의 식각 균일성을 향상시키는 반도체 웨이퍼의 식각방법 및 그 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object thereof is to provide an etching method and a device for a semiconductor wafer, in particular, for improving the etching uniformity of a semiconductor wafer surface.
도 1은 종래의 RIE 방식 식각장치의 개략적인 구조를 보여주는 수직 단면도,1 is a vertical cross-sectional view showing a schematic structure of a conventional RIE etching apparatus;
도 2는 본 발명에 따른 반도체 웨이퍼 식각장치의 바람직한 실시예를 보여주는 수직 단면도,2 is a vertical cross-sectional view showing a preferred embodiment of a semiconductor wafer etching apparatus according to the present invention,
도 3은 도 2에 도시된 실시예의 상부전극의 저면도,3 is a bottom view of the upper electrode of the embodiment shown in FIG.
도 4는 본 발명에 따른 반도체 웨이퍼 식각장치의 다른 실시예를 보여주는 수직 단면도.Figure 4 is a vertical cross-sectional view showing another embodiment of the semiconductor wafer etching apparatus according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
10...웨이퍼 100,200,300...챔버10 ... wafer 100,200,300 ... chamber
110,210,310...하부전극 120...상부전극110,210,310 ... bottom electrode 120 ... top electrode
121,221,231,321,331...가스토출구 140,240,340...전극지지부121,221,231,321,331 ... Gasto exit 140,240,340 ... electrode support
141,241,341...구동모터 242,342...회전축141,241,341 ... Drive motor 242,342 ... Rotating shaft
150...가스공급라인 151...유량조절기150 gas supply line 151 flow regulator
170,270,370...RF 전원 190,290,390...진공펌프170,270,370 ... RF power supply 190,290,390 ... Vacuum pump
220,320...내부전극 230,330...외부전극220,320 ... internal electrode 230,330 ... external electrode
235,335...스프링 250,350...제1 가스공급라인235,335 Spring 250,350 First gas supply line
251,351...제1 유량조절기 260,360...제2 가스공급라인251,351 ... 1st flow regulator 260,360 ... 2nd gas supply line
261,361...제2 유량조절기261,361 ... 2nd flow regulator
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마를 이용하여 반도체 웨이퍼 표면에 증착된 박막을 선택적으로 식각하는 반도체 웨이퍼 식각장치는: 그 내부에 플라즈마 형성 공간이 마련되는 챔버; 상기 챔버의 일측에 연결되어 상기 챔버 내부를 소정의 압력으로 유지시키는 진공펌프; 상기 챔버의 내부에 설치되며, 그 상면에 반도체 웨이퍼가 탑재되는 하부전극; 상기 챔버의 상부에 상기 하부전극과 소정 거리를 두고 서로 대향하도록 설치되는 것으로, 그 중심부위에 위치하는 내부전극과 그 엣지부위에 위치하는 링 형상의 외부전극을 구비하고, 상기 내부전극과 외부전극중 적어도 하나는 상하 이동이 가능하며, 상기 내부전극과 외부전극의 저면에는 반응가스가 통과되는 가스토출구가 마련되는 상부전극; 상기 챔버의 상부에 설치되어 상기 상부전극을 지지하는 전극지지부; 상기 전극지지부에 설치되어 상기 내부전극과 외부전극 중 적어도 하나를 상하로 이동시키는 이동수단; 상기 상부전극의 가스토출구를 통하여 상기 하부전극과 상기 상부전극 사이에 반응가스를 공급하기 위한 가스공급라인; 상기 가스공급라인에 설치되어 상기 반응가스의 공급 유량을 조절하기 위한 유량조절기; 및 상기 하부전극에 연결되어, 상기 하부전극과 상기 상부전극 사이에 플라즈마를 생성하기 위해 RF 전력을 공급하기 위한 RF 전원;을 구비하는 것을 특징으로 한다.In order to achieve the above object, a semiconductor wafer etching apparatus for selectively etching a thin film deposited on a surface of a semiconductor wafer using a plasma according to the present invention comprises: a chamber in which a plasma forming space is provided; A vacuum pump connected to one side of the chamber to maintain the inside of the chamber at a predetermined pressure; A lower electrode installed inside the chamber and on which a semiconductor wafer is mounted; It is installed on the upper side of the chamber to face each other at a predetermined distance from the lower electrode, the inner electrode located on the center and the ring-shaped outer electrode located on the edge portion of the inner electrode and the external electrode At least one of the upper electrode is movable up and down, the lower electrode of the inner electrode and the outer electrode is provided with a gas outlet through which a reaction gas passes; An electrode support part installed on the chamber to support the upper electrode; Moving means installed on the electrode support part to move at least one of the internal electrode and the external electrode up and down; A gas supply line for supplying a reaction gas between the lower electrode and the upper electrode through a gas outlet of the upper electrode; A flow controller installed in the gas supply line to control a supply flow rate of the reaction gas; And an RF power source connected to the lower electrode to supply RF power to generate a plasma between the lower electrode and the upper electrode.
본 발명의 바람직한 실시예에 의하면. 상기 외부전극은 상기 전극지지부에 고정되고, 상기 내부전극은 상기 이동수단에 의해 상하 이동이 가능하여, 상기 하부전극의 상면에 탑재된 웨이퍼의 엣지부위와 상기 외부전극 사이의 간격은 일정하게 유지되고, 상기 웨이퍼의 중심부위와 상기 내부전극 사이의 간격은 조절할 수 있도록 되어 있다.According to a preferred embodiment of the present invention. The external electrode is fixed to the electrode support portion, the internal electrode can be moved up and down by the moving means, the distance between the edge of the wafer and the external electrode mounted on the upper surface of the lower electrode is kept constant The distance between the center of the wafer and the internal electrode is adjustable.
본 발명의 다른 실시예에 의하면, 상기 내부전극은 상기 전극지지부에 고정되고, 상기 외부전극은 상기 이동수단에 의해 상하 이동이 가능하여, 상기 하부전극의 상면에 탑재된 웨이퍼의 중심부위와 상기 내부전극 사이의 간격은 일정하게 유지되고, 상기 웨이퍼의 엣지부위와 상기 외부전극 사이의 간격은 조절할 수 있도록 되어 있다.According to another embodiment of the present invention, the inner electrode is fixed to the electrode support, the outer electrode can be moved up and down by the moving means, on the center and the inside of the wafer mounted on the upper surface of the lower electrode The gap between the electrodes is kept constant, and the gap between the edge portion of the wafer and the external electrode is adjustable.
그리고, 상기 가스공급라인은 상기 내부전극의 가스토출구를 통해 반응가스를 공급하기 위한 제1 가스공급라인과, 상기 외부전극의 가스토출구를 통해 반응가스를 공급하기 위한 제2 가스공급라인을 구비하는 것이 바람직하다.The gas supply line includes a first gas supply line for supplying a reaction gas through the gas outlet of the internal electrode, and a second gas supply line for supplying the reaction gas through the gas outlet of the external electrode. It is preferable.
또한, 상기 제1 가스공급라인과 제2 가스공급라인에는 각각 별도의 유량조절기가 설치되어, 상기 내부전극의 가스토출구를 통해 공급되는 반응가스의 유량과 상기 외부전극의 가스토출구를 통해 공급되는 반응가스의 유량을 각각 조절할 수 있도록 된 것이 바람직하다.In addition, each of the first gas supply line and the second gas supply line is provided with a separate flow regulator, the reaction is supplied through the flow rate of the reaction gas supplied through the gas outlet of the inner electrode and the gas outlet of the external electrode It is desirable to be able to adjust the flow rate of the gas, respectively.
한편, 본 발명에 따른 플라즈마를 이용하여 반도체 웨이퍼 표면에 증착된 박막을 선택적으로 식각하는 반도체 웨이퍼 식각방법은: (가) 웨이퍼 식각장치의 챔버 내부에 설치된 하부전극의 상면에 웨이퍼를 로딩하는 단계; (나) 웨이퍼 식각장치의 상부전극을 구성하는 내부전극과 외부전극 중 적어도 하나를 상하로 이동시켜 상기 웨이퍼 표면의 중심부위와 상기 내부전극 사이의 간격 및 상기 웨이퍼 표면의엣지부위와 상기 외부전극 사이의 간격을 각각 다르게 조절하는 단계; (다) 상기 내부전극과 외부전극을 통하여 상기 하부전극과 상부전극 사이에 반응가스를 주입하는 단계; 및 (라) 상기 하부전극에 연결된 RF 전원에 의해 상기 하부전극과 상부전극 사이에 플라즈마를 생성시켜, 상기 플라즈마 내의 반응가스 이온과 라디칼에 의해 상기 웨이퍼의 표면을 식각하는 단계;를 포함하는 것이 바람직하다.On the other hand, the semiconductor wafer etching method for selectively etching the thin film deposited on the surface of the semiconductor wafer using a plasma according to the present invention comprises: (a) loading the wafer on the upper surface of the lower electrode installed in the chamber of the wafer etching apparatus; (B) At least one of the internal electrode and the external electrode constituting the upper electrode of the wafer etching apparatus is moved up and down so that the gap between the center of the wafer surface and the internal electrode and between the edge portion of the wafer surface and the external electrode Adjusting the interval of each differently; (C) injecting a reaction gas between the lower electrode and the upper electrode through the inner electrode and the outer electrode; And (d) generating a plasma between the lower electrode and the upper electrode by an RF power source connected to the lower electrode to etch the surface of the wafer by reaction gas ions and radicals in the plasma. Do.
여기에서, 상기 (나) 단계는 상기 내부전극을 상하로 이동시켜 상기 웨이퍼 표면의 중심부위와 상기 내부전극 사이의 간격을 조절하는 것이 바람직하며, 상기 (다) 단계에서는 상기 내부전극을 통하여 주입되는 반응가스의 유량과 상기 외부전극을 통하여 주입되는 반응가스의 유량이 각각 다르게 조절되는 것이 바람직하다.Here, in the step (b), the internal electrode is moved up and down to adjust the distance between the center of the wafer surface and the internal electrode, and in the step (c), the internal electrode is injected through the internal electrode. Preferably, the flow rate of the reaction gas and the flow rate of the reaction gas injected through the external electrode are adjusted differently.
상술한 본 발명에 따른 식각장치와 식각방법은 12인치 웨이퍼의 식각공정에 적용되는 것이 바람직하다.The etching apparatus and the etching method according to the present invention described above is preferably applied to the etching process of the 12-inch wafer.
따라서, 웨이퍼의 부위별 식각률에 영향을 미치는 다수의 요소들을 복합적으로 제어할 수 있게 되므로, 공정 조건의 변화에 적절히 대처하여 웨이퍼 표면의 중심부위와 엣지부위의 식각 균일성을 확보할 수 있게 된다.Therefore, since it is possible to control a plurality of factors that affect the etch rate for each portion of the wafer, it is possible to appropriately cope with changes in the process conditions to ensure the etching uniformity on the center and edge of the wafer surface.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 웨이퍼 식각장치의 바람직한 실시예를 보여주는 수직 단면도이고, 도 3은 도 2에 도시된 실시예의 상부전극의 저면도이다.2 is a vertical cross-sectional view showing a preferred embodiment of the semiconductor wafer etching apparatus according to the present invention, Figure 3 is a bottom view of the upper electrode of the embodiment shown in FIG.
도 2에 도시된 본 발명에 따른 반도체 웨이퍼 식각장치는 플라즈마를 이용하여 반도체 웨이퍼(10) 표면에 증착된 박막을 선택적으로 식각하는 반도체 제조장치이다. 보다 상세히 설명하면, 상기 식각장치는 RF 전력이 인가된 전극들(210, 220, 230) 사이에 반응가스를 공급하여 플라즈마화시킴으로써 생성된 이온과 라디칼에 의해 반도체 웨이퍼(10) 표면상의 박막을 식각하는 반응이온식각(RIE, Reactive Ion Etching)방식의 건식 식각장치이다.The semiconductor wafer etching apparatus according to the present invention shown in FIG. 2 is a semiconductor manufacturing apparatus for selectively etching thin films deposited on the surface of the semiconductor wafer 10 using plasma. In more detail, the etching apparatus etches a thin film on the surface of the semiconductor wafer 10 by ions and radicals generated by supplying a reaction gas between the electrodes 210, 220, and 230 to which RF power is applied to make plasma. Reactive Ion Etching (RIE) is a dry etching device.
본 발명에 따른 식각장치는 그 내부에 플라즈마 형성 공간이 마련된 챔버(200)를 구비한다. 상기 챔버(200)의 하부에는 진공펌프(290)가 설치된다. 상기 진공펌프(290)는 상기 챔버(200) 내부를 소정의 압력으로 유지시키는 역할을 하며, 또한 상기 챔버(200) 내부에서 생성되는 반응부산물 등을 제거한다.The etching apparatus according to the present invention includes a chamber 200 having a plasma forming space therein. The vacuum pump 290 is installed below the chamber 200. The vacuum pump 290 serves to maintain the inside of the chamber 200 at a predetermined pressure, and also removes reaction by-products generated in the chamber 200.
상기 챔버(200)에는 서로 대향하는 두 개의 전극, 즉 하부전극(210)과 상부전극(220, 230)이 설치된다. 상기 하부전극(210)은 상기 챔버(200) 내부에 설치되며, 그 상면에 웨이퍼(10)가 탑재된다. 상기 하부전극(210)에는 상기 하부전극(210)과 상기 상부전극(220, 230) 사이에 플라즈마를 생성하기 위해 RF 전력을 공급하기 위한 RF 전원(270)이 연결된다. 상기 상부전극(220, 230)은 상기 챔버(200)의 상부에 상기 하부전극(210)과 소정 거리를 두고 서로 대향하도록 설치되며, 그 중심부위에 위치하는 내부전극(220)과 그 엣지부위에 위치하는 링 형상의 외부전극(230)으로 구성된다. 상기 내부전극(220)과 외부전극(230)은 접지된다. 상기 챔버(200)의 상부에는 상기 내부전극(220)과 외부전극(230)을 지지하는 전극지지부(240)가 설치되며, 상기 외부전극(230)은 상기 전극지지부(240)에 고정 설치되고, 상기 내부전극(220)은 상기 전극지지부(240)에 상하 이동가능하도록 지지된다.The chamber 200 is provided with two electrodes facing each other, that is, the lower electrode 210 and the upper electrodes 220 and 230. The lower electrode 210 is installed in the chamber 200, and the wafer 10 is mounted on an upper surface thereof. An RF power source 270 for supplying RF power to generate a plasma is connected between the lower electrode 210 and the upper electrode 220 and 230. The upper electrodes 220 and 230 are installed to face each other at a predetermined distance from the lower electrode 210 at the upper portion of the chamber 200, and are located at the inner electrode 220 and the edge portion of the upper electrode 220. It consists of a ring-shaped external electrode 230. The internal electrode 220 and the external electrode 230 are grounded. An electrode support part 240 for supporting the internal electrode 220 and the external electrode 230 is installed on the chamber 200, and the external electrode 230 is fixed to the electrode support part 240. The internal electrode 220 is supported to be movable up and down by the electrode support 240.
그리고, 상기 전극지지부(240)에는 상기 내부전극(220)을 상하로 이동시키기위한 이동수단이 마련된다. 상기 이동수단은 상기 전극지지부(240)에 설치되는 구동모터(241)와, 상기 구동모터(241)와 상기 내부전극(220)을 연결하는 회전축(242)으로 구성된다. 상기 내부전극(220)은 상기 구동모터(241)에 의한 상기 회전축(242)의 회전에 의해 상하로 소정거리 이동하게 된다. 한편, 상기 내부전극(220)의 외주부와 상기 외부전극(230)의 내주부 사이에는 스프링(235)이 개재되어, 상기 내부전극(220)의 상하 이동시에 일방향으로 탄성력을 인가함으로써 내부전극(220)의 상하 이동이 원활하도록 되어 있다.In addition, the electrode support part 240 is provided with a moving means for moving the internal electrode 220 up and down. The moving means includes a driving motor 241 installed on the electrode support part 240, and a rotating shaft 242 connecting the driving motor 241 and the internal electrode 220. The internal electrode 220 is moved up and down a predetermined distance by the rotation of the rotation shaft 242 by the drive motor 241. On the other hand, a spring 235 is interposed between the outer circumference of the inner electrode 220 and the inner circumference of the outer electrode 230 to apply the elastic force in one direction when the inner electrode 220 moves up and down, thereby causing the inner electrode 220. ) Up and down movement is smooth.
이와 같이, 상기 내부전극(220)은 상기 이동수단에 의해 상하로 이동가능하므로, 상기 하부전극(210)의 상면에 탑재된 웨이퍼(10)의 중심부위와 상기 내부전극(220)의 저면 사이의 간격을 조절할 수 있게 된다. 반면에, 상기 외부전극(230)은 상기 전극지지부(240)에 고정 설치되므로, 상기 웨이퍼(10)의 엣지부위와 상기 외부전극(230)의 저면 사이의 간격은 일정하게 유지된다. 따라서, 상기 웨이퍼(10)의 중심부위와 엣지부위에서의 상기 하부전극(210)과 상부전극(220, 230) 사이의 간격을 다르게 조절할 수 있게 된다. 이는 다른 공정조건의 변화에 대응하여 웨이퍼(10)의 중심부위와 엣지부위의 식각률이 균일하도록 제어하는 것을 가능하게 한다.As described above, since the internal electrode 220 is movable up and down by the moving means, the internal electrode 220 is disposed between the center of the wafer 10 mounted on the upper surface of the lower electrode 210 and the bottom surface of the internal electrode 220. The interval can be adjusted. On the other hand, since the external electrode 230 is fixedly installed on the electrode support 240, the distance between the edge portion of the wafer 10 and the bottom of the external electrode 230 is kept constant. Therefore, the distance between the lower electrode 210 and the upper electrodes 220 and 230 on the center and the edge of the wafer 10 can be adjusted differently. This makes it possible to control the etching rate of the center portion and the edge portion of the wafer 10 to be uniform in response to changes in other process conditions.
그리고, 상기 하부전극(210)과 상기 내부전극(220) 및 외부전극(230) 사이에 반응가스를 공급하기 위한 가스공급라인(250, 260)이 마련되며, 상기 내부전극(220)과 외부전극(230)의 저면에는 상기 가스공급라인(250, 260)을 통해 공급되는 반응가스가 통과되는 다수의 가스토출구(221, 231)가 마련된다. 도 3에도시된 바와 같이, 원형의 내부전극(220)의 저면에는 다수의 가스토출구(221)가 동심원상으로 배치될 수 있으며, 링형상의 외부전극(230)의 저면에는 다수의 가스토출구(231)가 방사상으로 배치될 수 있다.In addition, gas supply lines 250 and 260 for supplying a reaction gas are provided between the lower electrode 210, the internal electrode 220, and the external electrode 230, and the internal electrode 220 and the external electrode are provided. A plurality of gas outlets 221 and 231 through which the reaction gas supplied through the gas supply lines 250 and 260 pass is provided at the bottom of the 230. As shown in FIG. 3, a plurality of gaseous outlets 221 may be arranged concentrically on the bottom of the circular inner electrode 220, and a plurality of gaseous outlets are formed on the bottom of the ring-shaped outer electrode 230. 231 may be disposed radially.
상기 가스공급라인(250, 260)은 상기 내부전극(220)의 가스토출구(221)를 통해 반응가스를 공급하기 위한 제1 가스공급라인(250)과, 상기 외부전극(230)의 가스토출구(231)를 통해 반응가스를 공급하기 위한 제2 가스공급라인(260)의 두개로 구분된다. 또한, 상기 가스공급라인(250, 260)에 설치되어 상기 반응가스의 공급 유량을 조절하기 위한 유량조절기(MFC, Mass Flow Control, 251, 261)가 마련된다. 상기 유량조절기(251, 252)도 상기 제1 가스공급라인(250)에 설치되는 제1 유량조절기(251)와 제2 가스공급라인(260)에 설치되는 제2 유량조절기(261)의 두개가 구비된다.The gas supply lines 250 and 260 may include a first gas supply line 250 for supplying a reaction gas through the gas outlet 221 of the inner electrode 220, and a gas outlet outlet of the external electrode 230. The second gas supply line 260 for supplying the reaction gas through 231 is divided into two. In addition, the gas supply lines 250 and 260 are provided in the flow rate regulator (MFC, Mass Flow Control, 251, 261) for controlling the supply flow rate of the reaction gas is provided. The flow regulators 251 and 252 also have two first flow regulators 251 installed in the first gas supply line 250 and second flow regulators 261 installed in the second gas supply line 260. It is provided.
이와 같이, 상기 가스공급라인(250, 260)과 상기 유량조절기(251, 261)가 각각 두개씩 마련되므로, 상기 내부전극(220)의 가스토출구(221)를 통해 웨이퍼(10)의 중심부위로 공급되는 반응가스의 유량과 상기 외부전극(230)의 가스토출구(231)를 통해 웨이퍼(10)의 엣지부위로 공급되는 반응가스의 유량을 각각 조절할 수 있게 된다. 이는 다른 공정조건의 변화에 대응하여 웨이퍼(10)의 중심부위와 엣지부위의 식각률이 균일하도록 제어하는 것을 가능하게 한다.As such, since the gas supply lines 250 and 260 and the flow regulators 251 and 261 are provided in two, respectively, the gas supply lines 250 and 260 are supplied to the center of the wafer 10 through the gas outlet 221 of the internal electrode 220. The flow rate of the reaction gas and the flow rate of the reaction gas supplied to the edge portion of the wafer 10 through the gas outlet 231 of the external electrode 230 can be adjusted. This makes it possible to control the etching rate of the center portion and the edge portion of the wafer 10 to be uniform in response to changes in other process conditions.
이하에서는 상술한 식각장치에 의해 반도체 웨이퍼를 식각하는 방법을 도 2를 참조하며 설명하기로 한다.Hereinafter, a method of etching a semiconductor wafer by the above etching apparatus will be described with reference to FIG. 2.
먼저 식각할 웨이퍼(10)를 도시되지 않은 이송로보트에 의해 식각장치의 챔버(200) 내부로 로딩하여, 상기 하부전극(210)의 상면에 안착시킨다(가 단계).First, the wafer 10 to be etched is loaded into the chamber 200 of the etching apparatus by a transfer robot (not shown) and seated on the upper surface of the lower electrode 210 (step).
그리고, 상기 구동모터(241)를 가동시켜 상기 내부전극(220)을 상하로 소정거리 이동시킴으로써 상기 웨이퍼(10) 표면의 중심부위와 상기 내부전극(220)의 저면 사이의 간격을 적절하게 조절한다(나 단계). 이때 상기 웨이퍼(10) 표면의 중심부위와 상기 내부전극(220)의 저면 사이의 간격은 공정조건, 즉 웨이퍼(10)의 크기, 챔버(200) 내부의 압력, RF 전력의 크기, 반응가스의 유입속도와 압력 등을 고려하여 정해진다. 이와 같은 공정조건은 샘플 테스트 결과를 통해 얻어질 수 있다.Then, the driving motor 241 is operated to move the internal electrode 220 up and down a predetermined distance to appropriately adjust the distance between the center of the surface of the wafer 10 and the bottom surface of the internal electrode 220. (Step me). At this time, the interval between the center of the surface of the wafer 10 and the bottom surface of the internal electrode 220 is a process condition, that is, the size of the wafer 10, the pressure in the chamber 200, the size of the RF power, the reaction gas It is decided in consideration of inflow velocity and pressure. Such process conditions can be obtained through sample test results.
다음에는 상기 내부전극(220)의 가스토출구(221)와 외부전극(230)의 가스토출구(231)를 통하여 상기 하부전극(210)과 상부전극(220, 230) 사이에 반응가스를 주입한다(다 단계). 이때, 상기 내부전극(220)의 가스토출구(221)을 통하여 주입되는 반응가스의 유량과 상기 외부전극(230)의 가스토출구(231)을 통하여 주입되는 반응가스의 유량은 상기 제1 가스공급라인(250)과 제2 가스공급라인(260)에 각각 설치된 유량조절기(251, 261)에 의해 각각 다르게 조절될 수 있다. 반응가스의 공급유량도 상술한 바와 같이 공정조건을 고려하여 적절하게 정해진다.Next, a reaction gas is injected between the lower electrode 210 and the upper electrodes 220 and 230 through the gas outlet 221 of the internal electrode 220 and the gas outlet 231 of the external electrode 230 ( The steps). At this time, the flow rate of the reaction gas injected through the gaseous outlet 221 of the inner electrode 220 and the flow rate of the reaction gas injected through the gaseous outlet 231 of the external electrode 230 is the first gas supply line. The flow rate controllers 251 and 261 respectively installed at the 250 and the second gas supply line 260 may be adjusted differently. The supply flow rate of the reaction gas is also appropriately determined in consideration of the process conditions as described above.
반응가스의 공급이 시작되면 상기 하부전극(210)에 연결된 RF 전원(270)에서 RF 전력을 인가하게 되고, 이에 따라 상기 하부전극(210)과 상부전극(220, 230) 사이에 공급된 반응가스는 이온과 라디칼로 분해되어 플라즈마를 형성하게 된다. 상기 플라즈마내의 이온과 라디칼이 웨이퍼(10) 표면의 박막과 반응하여 이를 선택적으로 식각하게 된다(라 단계).When the supply of the reaction gas is started, the RF power is applied from the RF power source 270 connected to the lower electrode 210, and thus the reaction gas supplied between the lower electrode 210 and the upper electrodes 220 and 230. Is decomposed into ions and radicals to form a plasma. Ions and radicals in the plasma react with the thin film on the surface of the wafer 10 to selectively etch them (step D).
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면 웨이퍼(10)의 부위별 전극간 간격과 반응가스의 유량을 각각 조절할 수 있어서, 웨이퍼(10)의 부위별 식각률에 영향을 미치는 다수의 요소들을 복합적으로 제어할 수 있게 된다. 따라서, 공정 조건의 변화에 적절히 대처하여 웨이퍼(10) 표면의 중심부위와 엣지부위의 식각률을 균일하게 유지하는 것이 가능하게 되어, 웨이퍼(10) 전체의 식각 균일성을 확보할 수 있게 된다.As described above, according to the preferred embodiment of the present invention, the distance between the electrodes and the flow rate of the reaction gas for each part of the wafer 10 can be adjusted, so that a number of factors affecting the etching rate for each part of the wafer 10 can be obtained. Complex control is possible. Therefore, it is possible to appropriately cope with the change in the process conditions and to maintain the etching rates of the center portion and the edge portion of the surface of the wafer 10 uniformly, thereby ensuring the etching uniformity of the entire wafer 10.
도 4는 본 발명에 따른 반도체 웨이퍼 식각장치의 다른 실시예를 보여주는 수직 단면도이다.4 is a vertical cross-sectional view showing another embodiment of a semiconductor wafer etching apparatus according to the present invention.
도 4에 도시된 반도체 웨이퍼 식각장치는 챔버(300)와 진공펌프(390)를 구비하며, 상기 챔버(300)에는 서로 대향하는 하부전극(310)과 상부전극(320, 330)이 설치된다. 상기 하부전극(310)에는 RF 전원(370)이 연결되며, 상기 상부전극(320, 330)은 접지된다. 상기 상부전극(320, 330)은 그 중심부위에 위치하는 내부전극(320)과 그 엣지부위에 위치하는 링 형상의 외부전극(330)으로 구성된다. 상기 챔버(300)의 상부에는 전극지지부(340)가 설치되며, 상기 내부전극(320)은 상기 전극지지부(340)에 고정 설치되고, 상기 외부전극(330)은 상기 전극지지부(340)에 상하 이동가능하도록 지지된다.The semiconductor wafer etching apparatus illustrated in FIG. 4 includes a chamber 300 and a vacuum pump 390, and the lower electrode 310 and the upper electrodes 320 and 330 facing each other are provided in the chamber 300. An RF power source 370 is connected to the lower electrode 310, and the upper electrodes 320 and 330 are grounded. The upper electrodes 320 and 330 are composed of an inner electrode 320 positioned on the center portion thereof and a ring-shaped outer electrode 330 positioned on the edge portion thereof. An electrode support 340 is installed on the chamber 300, the internal electrode 320 is fixedly installed on the electrode support 340, and the external electrode 330 is vertically disposed on the electrode support 340. It is supported to be movable.
그리고, 상기 전극지지부(240)에는 상기 내부전극(220)을 상하로 이동시키기 위한 이동수단으로서, 구동모터(341)와, 상기 구동모터(341)와 상기 외부전극(330)을 연결하는 회전축(342)이 마련된다. 상기 외부전극(330)은 상기 구동모터(341)에 의한 상기 회전축(342)의 회전에 의해 상하로 소정거리 이동하게 된다. 한편, 상기 내부전극(320)의 외주부와 상기 외부전극(330)의 내주부 사이에는 스프링(335)이개재되어, 상기 외부전극(330)의 상하 이동시에 일방향으로 탄성력을 인가함으로써 외부전극(330)의 상하 이동이 원활하도록 되어 있다.In addition, the electrode support part 240 has a rotating shaft for connecting the driving motor 341 and the driving motor 341 and the external electrode 330 as a moving means for moving the internal electrode 220 up and down. 342 is provided. The external electrode 330 is moved up and down a predetermined distance by the rotation of the rotation shaft 342 by the drive motor 341. On the other hand, a spring 335 is interposed between the outer circumference of the inner electrode 320 and the inner circumference of the outer electrode 330, thereby applying an elastic force in one direction when the outer electrode 330 moves up and down to the outer electrode 330. ) Up and down movement is smooth.
이와 같이, 상기 웨이퍼(10)의 중심부위와 상기 내부전극(320)의 저면 사이의 간격은 일정하게 유지되는 반면에, 상기 외부전극(330)은 상하로 이동가능하므로 상기 웨이퍼(10)의 엣지부위와 상기 외부전극(330)의 저면 사이의 간격은 조절할 수 있게 된다. 따라서, 상기 웨이퍼(10)의 중심부위와 엣지부위에서의 상기 하부전극(310)과 상부전극(320, 330) 사이의 간격을 다르게 조절할 수 있게 된다.As such, the distance between the center of the wafer 10 and the bottom surface of the internal electrode 320 is kept constant, while the external electrode 330 is movable up and down, so that the edge of the wafer 10 is increased. The distance between the portion and the bottom of the external electrode 330 can be adjusted. Therefore, the distance between the lower electrode 310 and the upper electrodes 320 and 330 on the center and the edge of the wafer 10 can be adjusted differently.
그리고, 상기 내부전극(320)의 가스토출구(321)를 통해 반응가스를 공급하기 위한 제1 가스공급라인(350)과, 상기 외부전극(330)의 가스토출구(331)를 통해 반응가스를 공급하기 위한 제2 가스공급라인(360)이 마련되며, 상기 제1 가스공급라인(350)과 제2 가스공급라인(360)에는 각각 제1 유량조절기(351)와 제2 유량조절기(361)가 설치된다. 따라서, 웨이퍼(10)의 중심부위로 공급되는 반응가스의 유량과 웨이퍼(10)의 엣지부위로 공급되는 반응가스의 유량을 각각 조절할 수 있게 된다.Then, the first gas supply line 350 for supplying the reaction gas through the gas outlet 321 of the internal electrode 320 and the gas through the gas outlet 331 of the external electrode 330 is supplied. A second gas supply line 360 is provided, and a first flow rate controller 351 and a second flow rate regulator 361 are respectively provided in the first gas supply line 350 and the second gas supply line 360. Is installed. Therefore, the flow rate of the reaction gas supplied to the center of the wafer 10 and the flow rate of the reaction gas supplied to the edge of the wafer 10 can be adjusted.
이와 같은 본 발명의 다른 실시예에 따른 식각장치에 의한 반도체 웨이퍼 식각방법도 전술한 실시예에서와 거의 동일하다. 다만, 전극 사이의 간격을 조절하는 단계(나 단계)에서만 차이가 있다. 본 발명의 다른 실시예에 의하면, 상기 구동모터(341)를 가동시켜 상기 외부전극(330)을 상하로 소정거리 이동시킴으로써 상기 웨이퍼(10) 표면의 엣지부위와 상기 외부전극(330)의 저면 사이의 간격을 적절하게 조절하게 된다.The semiconductor wafer etching method by the etching apparatus according to another embodiment of the present invention is also almost the same as in the above-described embodiment. However, there is a difference only in the step (b) of adjusting the gap between the electrodes. According to another embodiment of the present invention, the driving motor 341 is moved to move the external electrode 330 up and down a predetermined distance between the edge portion of the surface of the wafer 10 and the bottom surface of the external electrode 330. Adjust the interval of the appropriately.
상술한 바와 같은 본 발명의 다른 실시예에 의해서도, 웨이퍼(10)의 부위별 식각률에 영향을 미치는 다수의 요소들을 복합적으로 제어할 수 있으며, 이에 따라 공정 조건의 변화에 적절히 대처하여 웨이퍼(10) 전체의 식각 균일성을 유지할 수 있게 된다.According to another embodiment of the present invention as described above, it is possible to control a plurality of factors that affect the etch rate of each portion of the wafer 10 in accordance with the above, and accordingly to appropriately cope with changes in process conditions, the wafer 10 It is possible to maintain the overall etching uniformity.
한편, 도시되지는 않았지만 본 발명의 또 다른 실시예로서 내부전극과 외부전극을 모두 상하로 이동시킬 수 있도록 된 식각장치도 전술한 두 가지의 실시예로부터 용이하게 구성될 수 있으며, 이 또한 본 발명의 목적을 달성할 수 있을 것이다.Meanwhile, although not shown, as another embodiment of the present invention, an etching apparatus capable of moving both the internal electrode and the external electrode up and down may also be easily configured from the above-described two embodiments. Will be able to achieve the purpose.
상술한 본 발명의 여러가지 실시예에 따른 식각장치와 식각방법은 최근의 웨이퍼 대구경화 추세에 비추어 12인치 웨이퍼의 식각공정에 적용된다면, 그 효과는 보다 현저하게 나타날 것이다.If the etching apparatus and the etching method according to various embodiments of the present invention described above are applied to the etching process of the 12-inch wafer in view of the recent wafer large diameter trend, the effect will be more remarkable.
본 발명은 개시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.Although the present invention has been described with reference to the disclosed embodiments, these are merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.
이상에서 설명한 바와 같이, 본 발명에 따르면 웨이퍼의 중심부위와 엣지부위에서의 상부전극과 하부전극 사이의 간격을 각각 조절할 수 있으며, 웨이퍼의 중심부위와 엣지부위에 공급되는 반응가스의 유량도 각각 조절할 수 있어서, 웨이퍼의 부위별 식각률에 영향을 미치는 다수의 요소들을 복합적으로 제어할 수 있게 된다. 따라서, 공정 조건의 변화에 적절히 대처하여 웨이퍼 표면의 중심부위와 엣지부위의 식각률을 균일하게 유지하는 것이 가능하게 되어, 웨이퍼 전체의 식각 균일성을 확보할 수 있게 된다. 웨이퍼의 식각 균일성의 확보는 반도체 소자의 제조에 있어서 선폭(CD) 및 잔존 산화막의 두께(R-TOX)의 차이를 줄이게 되고, 이는 결국 반도체 소자의 품질이나 수율을 향상시키게 되는 효과가 있다.As described above, according to the present invention, the distance between the upper electrode and the lower electrode at the center and the edge of the wafer can be adjusted, respectively, and the flow rate of the reaction gas supplied to the center and the edge of the wafer is also adjusted. In this way, it is possible to control a plurality of factors that affect the etch rate of each part of the wafer. Accordingly, it is possible to appropriately cope with the change in the process conditions and to maintain the etch rates uniformly on the center and edge portions of the wafer surface, thereby ensuring the etching uniformity of the entire wafer. Securing the etching uniformity of the wafer reduces the difference between the line width (CD) and the thickness of the remaining oxide film (R-TOX) in manufacturing the semiconductor device, which in turn has the effect of improving the quality and yield of the semiconductor device.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047518A KR100301069B1 (en) | 1999-10-29 | 1999-10-29 | Method and apparatus for etching semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047518A KR100301069B1 (en) | 1999-10-29 | 1999-10-29 | Method and apparatus for etching semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010039218A KR20010039218A (en) | 2001-05-15 |
| KR100301069B1 true KR100301069B1 (en) | 2001-11-02 |
Family
ID=19617653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990047518A KR100301069B1 (en) | 1999-10-29 | 1999-10-29 | Method and apparatus for etching semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301069B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765866B1 (en) * | 2000-06-09 | 2007-10-11 | 코바렌트 마테리얼 가부시키가이샤 | A method for growing a thin film in gaseous phase, and apparatus for growing a thin film in gaseous phase adapted to conducting the above method |
| KR101484273B1 (en) * | 2008-07-07 | 2015-01-20 | 위순임 | Plasma reactor and substrate processing system |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033647A (en) * | 2001-07-23 | 2003-02-04 | Tokyo Ohka Kogyo Co Ltd | Plasma treatment device |
| KR100780285B1 (en) * | 2001-08-22 | 2007-11-28 | 엘지.필립스 엘시디 주식회사 | an apparatus for dry etching |
| KR100539708B1 (en) * | 2003-07-18 | 2005-12-28 | 위순임 | Plasma generator for processing of wafer edge |
| KR100589703B1 (en) * | 2004-09-21 | 2006-06-19 | (주)아이씨디 | Plasma treatment apparatus |
| KR100703563B1 (en) * | 2005-12-28 | 2007-04-03 | 동부일렉트로닉스 주식회사 | Method of etching an interlayer insulating layer in a semiconductor device |
| KR100697043B1 (en) * | 2005-12-29 | 2007-03-20 | 세메스 주식회사 | Apparatus and method for etching an edge of a substrate |
| CN111769060A (en) * | 2020-07-27 | 2020-10-13 | 上海邦芯半导体设备有限公司 | Inductive coupling reactor and working method thereof |
| CN114551204A (en) * | 2020-11-25 | 2022-05-27 | 中国科学院微电子研究所 | System and method for controlling critical dimension of wafer edge |
| CN114068271B (en) * | 2021-11-15 | 2023-10-20 | 长鑫存储技术有限公司 | Upper electrode structure and semiconductor processing equipment |
-
1999
- 1999-10-29 KR KR1019990047518A patent/KR100301069B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765866B1 (en) * | 2000-06-09 | 2007-10-11 | 코바렌트 마테리얼 가부시키가이샤 | A method for growing a thin film in gaseous phase, and apparatus for growing a thin film in gaseous phase adapted to conducting the above method |
| KR101484273B1 (en) * | 2008-07-07 | 2015-01-20 | 위순임 | Plasma reactor and substrate processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010039218A (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8383002B2 (en) | Method of processing a workpiece in a plasma reactor with independent wafer edge process gas injection | |
| US7179752B2 (en) | Dry etching method | |
| US7832354B2 (en) | Cathode liner with wafer edge gas injection in a plasma reactor chamber | |
| US8426317B2 (en) | Plasma processing apparatus and plasma processing method | |
| EP2390897B1 (en) | Plasma processing apparatus | |
| US6009830A (en) | Independent gas feeds in a plasma reactor | |
| KR100301069B1 (en) | Method and apparatus for etching semiconductor wafer | |
| TWI430395B (en) | Cathode liner with wafer edge gas injection in a plasma reactor chamber | |
| US20150024603A1 (en) | Plasma etching method and plasma etching apparatus | |
| JPH10189538A (en) | Etching apparatus for manufacture of semiconductor device | |
| JP3535309B2 (en) | Decompression processing equipment | |
| TW201405700A (en) | Substrate support providing gap height and planarization adjustment in plasma processing chamber | |
| US20090170335A1 (en) | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium | |
| KR20170132096A (en) | Plasma processing method | |
| US20190221403A1 (en) | Plasma processing apparatus including shower head with sub-gas ports and related shower heads | |
| KR20220137981A (en) | High Aspect Ratio Etching with Infinite Selectivity | |
| US20110104903A1 (en) | Manufacturing apparatus and method for semiconductor device | |
| KR20200051505A (en) | Placing table and substrate processing apparatus | |
| US20090156011A1 (en) | Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor | |
| US6482744B1 (en) | Two step plasma etch using variable electrode spacing | |
| KR102662977B1 (en) | A System for Controlling a Slope and location of a Upper Electrode | |
| JP2003007679A (en) | Dry etching method | |
| CN220065619U (en) | Edge ring for plasma etching equipment and plasma etching equipment | |
| KR20020004623A (en) | Etcing equipment for plasma of semiconductor | |
| US20230343609A1 (en) | Substrate processing apparatus and substrate processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |