KR100300175B1 - 인쇄회로기판에다운로드하는방법 - Google Patents

인쇄회로기판에다운로드하는방법 Download PDF

Info

Publication number
KR100300175B1
KR100300175B1 KR1019980038527A KR19980038527A KR100300175B1 KR 100300175 B1 KR100300175 B1 KR 100300175B1 KR 1019980038527 A KR1019980038527 A KR 1019980038527A KR 19980038527 A KR19980038527 A KR 19980038527A KR 100300175 B1 KR100300175 B1 KR 100300175B1
Authority
KR
South Korea
Prior art keywords
file
downloaded
chip
download
user
Prior art date
Application number
KR1019980038527A
Other languages
English (en)
Other versions
KR20000020100A (ko
Inventor
김태균
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980038527A priority Critical patent/KR100300175B1/ko
Publication of KR20000020100A publication Critical patent/KR20000020100A/ko
Application granted granted Critical
Publication of KR100300175B1 publication Critical patent/KR100300175B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/34Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Detection And Correction Of Errors (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 파일의 내용을 나타내 주는 고유한 영역인 패리티 부분을 체크하여, 칩 내에 있는 파일의 내용과 사용자가 다운로드하고자 하는 파일의 내용을 각각 마스크시켜 비교함으로써, 다운로드해야할 파일의 패리티 부분만을 저장하여, 보다 빠르고, 정확하게 칩에 해당 파일을 다운로드하는 데 목적이 있다.
인쇄회로기판(PCB)내에 장착된 다운로드 가능한 칩에 파일을 프로그램 방식에 의해 다운로드하는 방법에 있어서, 다운로드할 임의의 칩과 해당 칩에 다운로드할 새로운 파일을 선택하는 단계, 상기 칩에 저장된 기존 파일과 상기 새로운 파일의 패리티 비트를 마스크시켜 비교하는 단계, 상기 비교 결과 기존 파일과 다운로드하고자 하는 새로운 파일이 다르면 사용자에게 보고하고, 상기 다운로드하고자 하는 새로운 파일의 저장 여부를 결정하는 단계, 상기 새로운 파일에 대한 저장이 결정되면 상기 기존 파일의 패리티 비트를 리셋하고 상기다운로드할 파일의 패리티 비트를 저장하는 단계, 및 상기 저장된 파일을 칩에 다운로드하는 단계를 포함한다.

Description

인쇄회로기판에 다운로드하는 방법
본 발명은 인쇄회로기판(PCB: printed circuit board) 내에 다운로드가 가능한 칩(예로써, PGA(Programmable Gate Array), PLD(Programmable Logic Design)등)이 다수개 존재할 때, 프로그램 방식에 의해 인쇄회로기판에 다운로드하는 방법에 관한 것이다.
사용자가 칩에 다운로드할 때에, 각 파일들의 기능이 다르기 때문에 정확하게 해당 칩에 해당 파일을 다운로드해야만 한다. 그러나, 다운로드할 때 파일의 확장자가 모두 동일하기 때문에(*.jed), 만약 사용자가 실수로 원하지 않는 칩에 파일을 다운로드했다면, 즉, 다운로드한다는 자체에 대해서는 성공적이나, 부정확하게 파일이 다운로드될 가능성을 배제할 수 없으며, 다운로드 후에 보드 시험을 위해 유니트와 연계했을 때 부적절한 신호가 나옴으로써 문제점을 인지하게 되는 것이다. 예를 들어 설명하자면, 제1 칩(11)에 다운로드해야 할 파일을 제2 칩(12)에 다운로드한다면, 다운로드 자체에 대해서는 아무런 문제가 없으므로, 사용자는 회로 설계 및 프로그래밍을 성공했다고 간주할 수도 있으나, 보드 시험시 동작이 엉뚱하게 될 수도 있으며, 원하지 않은 신호들이 발생할 수도 있다.
그리고 사용자가 오래 전에 사용했던 칩들을 재사용하기를 원하여 그 내용들을 알고자 할 때에 모든 칩들의 내용을 일일이 기억하지 않으면, 모두 다시 확인해야 하는 불편함도 있었다. 만약 사용자가 파일을 부적당한 칩에 다운로드할 경우에 결과적으로, 회로 설계 및 레이아웃, 그리고 프로그래밍 과정이 끝난 후 보드 시험을 할 때에야 비로소 문제점을 인지할 수 있었다. 따라서 신속성을 요구하는 상기 기술에 반하는 심각한 문제점이라 할 수 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 인쇄회로기판(PCB) 내의 다양한 여러 칩에 파일들을 다운로드할 때 비교기능을 이용하여 각각에 해당하는 칩의 기능에 부합하는 파일을 에러 없이 다운로드하는 방법을 구현하는데 있다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시예는 인쇄회로기판(PCB)내의 프로그램 가능한 다수의 칩에 다운로드(down load)할 파일들을 프로그램 방식에 의해 다운로드하는 방법에 있어서, 다운로드할 임의의 칩과 해당 칩에 다운로드할 새로운 파일을 선택하는 단계: 상기 칩에 저장된 기존 파일과 상기 새로운 파일의 패리티 비트를 마스크시켜 비교하는 단계: 상기 비교 결과, 상기 기존 파일과 상기 다운로드하고자 하는 새로운 파일이 다르면 사용자에게 보고하고, 상기 다운로드하고자 하는 새로운 파일의 저장 여부를 결정하는 단계: 상기 새로운 파일에 대한 저장이 결정되면, 상기 기존 파일의 패리티 비트를 리셋하고 상기 다운로드할 파일의 패리티 비트를 저장하는 단계: 상기 저장된 파일을 칩에 다운로드하는 단계를 포함하는 것을 특징으로 하는 프로그램 방식에 의한 다운로드 방법을 제공한다.
따라서, 본 발명의 변경과 변동은 본 발명에 대한 해당 분야에 있어서의 당업자에게 자명할 것이다.
도 1은 종래 기술에 의한 다운로드의 개략적인 블록도,
도 2는 본 발명을 설명하기 위한 인쇄회로기판 내의 칩의 블록도,
도 3은 본 발명에 따른 다운로드 방법의 일 실시예의 흐름도.
도 2는 본 발명을 설명하기 위한 인쇄회로기판 내의 칩의 블록도이다. 도면에서와 같이, 본 발명은 다운로드 가능한 다양한 여러 종류의 칩을 구비한 인쇄회로기판 내의 칩에 다운로드하는 방법을 구현하기 위한 것이다.
도 3에 도시된 순서도를 참고하면, 우선, 인쇄회로기판(PCB)과 PC사이에 케이블을 연결함으로써 다운로드를 개시하기 위한 준비를 한다(S1). 사용자는 다운로드할 임의의 칩과, 해당 칩에 다운로드할 파일을 선택한 후(S2), 칩에 저장된 파일과 다운로드할 파일의 패리티 비트를 각각 마스크시켜 비교함으로써, 동일한지의 여부를 조사한다(S3).
패리티 비트를 마스크시켜 비교하는 과정을 자세히 설명하면 다음과 같다.
파일의 맨 마지막 n번째 줄에는 파일의 고유한 영역으로 패리티 정보가 들어있으며, 첫 번째 줄부터 n-1 번째 줄까지의 모든 패리티 정보를 포함하고 있다.
저장된 파일의 패리티가 34cc 이고, 다운로드하고자 하는 파일의 패리티가 34cb 라고 가정하면, 이 둘을 마스크(AND)시키면 다음과 같은 결과가 된다.
0011 0100 1100 1100 ---- 34cc
× 0011 0100 1100 1011 ---- 34cb
--------------------
0011 0100 1100 1000 ---- 34c8
이것은 결국 저장된 파일의 내용과 다운로드하고자 하는 파일이 다른다는 것을 판단할 수 있다.
칩에 저장된 파일과 다운로드할 파일의 패리티 비트가 동일하다면, 사용자는 상기 칩을 그대로 사용하면 되기 때문에 작업이 끝나게 된다(S9). 그러나 상기 파일들의 패리티 비트가 다르다면, 즉, 칩에 저장된 파일과 다운로드할 파일이 다르다는 것을 의미하므로 그 결과를 사용자에게 보고하게 된다(S4). 이 때, PC 의 모니터 상에 "파일의 내용이 다르다"라는 등의 출력이 나오게 된다. 사용자는 칩에 저장된 기존의 파일을 그대로 사용할 것인지, 아니면 이 파일을 리셋시키고 새로운 파일을 저장할 것인지를 결정하게 된다(S5). 만약 사용자가 다운로드하고자 하는 파일을 변경하고자 할 때는 S2단계로 되돌아가서 다운로드할 파일을 다시 선택하면 된다.
사용자가 새로운 파일을 저장하고자 한다면, 기존 파일의 패리티 부분을 리셋시키고(S6), 다운로드하고자 하는 새로운 파일의 패리티 부분을 저장한다(S7). 그리고 나서, 그 내용을 칩에 다운로드하면 된다(S8).
상기 단계(S4), 사용자에게 보고하는 단계는 보다 세부적으로 나뉘어질 수 있다.
먼저, 사용자가 다운로드하고자 하는 파일과 상기 칩에 저장되어 있는 기존파일의 패리티 비트를 각각 마스크시켜, 비교하고 그 결과가 다르면 사용자에게 보고한 후, 상기 설명되어진 바와 같이 사용자의 요구에 따라 다운로드하고자 하는 파일을 그대로 선택하기 위하여, 상기 기존 파일의 내용을 리셋시키고 다운로드하고자 하는 파일을 저장할 수도 있으며, 혹은 다시 다운로드하고자 하는 파일을 선택하여 일부 과정을 반복할 수도 있다. 그러나 여기에서, 사용자는 사용자의 의도에 의해 미리 프로그램된 프로그램을 이용하여 사용자의 선택을 기다릴 필요 없이, 미리 결정된 순서에 따라 여러 파일들을 순차적으로 해당 칩에 다운로드할 수도 있으며, 혹은 여러 칩들과 파일들을 연속적으로 비교하여 그 결과를 출력해 낼 수도 있을 것이다.
부가하여 설명하면, 프로그램 방식은 HDL(Hardware Description Language)을 이용하여 프로그래밍하고 상기 칩에 다운로드하는 것인데, 주로 VHDL, Verilog-HDL, HILO-HDL, C Language, UDL/1등이 이용될 수 있다.
보다 나은 기술의 구현을 위하여 다양한 기능을 가진 칩들이 더 부가될 수도 있다.
본 발명의 파일의 내용을 나타내 주는 고유한 영역인 패리티 부분을 체크하여, 칩 내에 있는 파일의 내용과 사용자가 다운로드하고자 하는 파일의 내용을 각각 마스크시켜 비교함으로써, 다운로드해야 할 파일의 패리티 부분만을 저장하여 보다 빠르고 정확하게 칩에 해당 파일을 다운로드할 수 있다.
따라서, 본 발명의 프로그램 방식에 의한 인쇄회로기판 내의 다운로드가 가능한 칩에 다운로드하는 방법을 이용하는 당업자는 해당 기술에서 특히 요구되는 신속성과 정확성에 대해 아주 만족할 만한 결과를 얻을 것이다.

Claims (2)

  1. 인쇄회로기판(PCB)내의 프로그램 가능한 다수의 칩에 다운로드(down load)할 파일들을 프로그램 방식에 의해 다운로드하는 방법에 있어서, 다운로드할 임의의 칩과, 해당 칩에 다운로드할 새로운 파일을 선택하는 단계: 상기 칩에 저장된 기존 파일과 상기 다운로드하고자 하는 새로운 파일의 패리티 비트를 각각 마스크시켜 비교하는 단계;
    상기 비교 결과, 상기 기존 파일과 상기 다운로드하고자 하는 새로운 파일이 다르면 사용자에게 보고하고, 상기 다운로드하고자 하는 새로운 파일의 저장 여부를 결정하는 단계;
    상기 새로운 파일에 대한 저장이 결정되면, 상기 기존 파일의 패리티 비트를 리셋하고, 상기 다운로드할 새로운 파일의 패리티 비트를 저장하는 단계; 상기 저장된 파일을 칩에 다운로드하는 단계를 포함하는 것을 특징으로 하는 프로그램 방식에 의해 인쇄회로기판(PCB)에 다운로드하는 방법.
  2. 제 1항에 있어서, 상기 다수의 칩은 다운로드가 가능한 래티스(lattice) 칩으로 PGA(Programmable Gate Array), PLD(Programmable Logic Design) 등을 이용하는 것을 특징으로 하는 프로그램 방식에 의해 인쇄회로기판에 다운로드하는 방법.
KR1019980038527A 1998-09-17 1998-09-17 인쇄회로기판에다운로드하는방법 KR100300175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038527A KR100300175B1 (ko) 1998-09-17 1998-09-17 인쇄회로기판에다운로드하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038527A KR100300175B1 (ko) 1998-09-17 1998-09-17 인쇄회로기판에다운로드하는방법

Publications (2)

Publication Number Publication Date
KR20000020100A KR20000020100A (ko) 2000-04-15
KR100300175B1 true KR100300175B1 (ko) 2001-10-27

Family

ID=19550997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038527A KR100300175B1 (ko) 1998-09-17 1998-09-17 인쇄회로기판에다운로드하는방법

Country Status (1)

Country Link
KR (1) KR100300175B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981047B1 (ko) 2003-07-14 2010-09-10 두산중공업 주식회사 발전기에서 전기 출력 신호 선택 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311181B2 (en) 2012-11-15 2016-04-12 Samsung Electronics Co., Ltd. Memory controller changing partial data in memory device and method for changing partial data thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067233A (ko) * 1997-01-31 1998-10-15 김광호 메모리 장치 및 그 기록방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067233A (ko) * 1997-01-31 1998-10-15 김광호 메모리 장치 및 그 기록방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981047B1 (ko) 2003-07-14 2010-09-10 두산중공업 주식회사 발전기에서 전기 출력 신호 선택 장치

Also Published As

Publication number Publication date
KR20000020100A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US6122761A (en) IC chip tester using compressed digital test data and a method for testing IC chip using the tester
US6260157B1 (en) Patching of a read only memory
EP0127440A2 (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
KR900016842A (ko) 프로그래머블 콘트롤러
US4752928A (en) Transaction analyzer
US5946481A (en) Method for detecting errors in models through restriction
US6836833B1 (en) Apparatus and method for discovering a scratch pad memory configuration
EP0084247A2 (en) Operation mode setting circuitry for microprocessor
JPS6232511B2 (ko)
US4433412A (en) Method and apparatus for testing and verifying the operability of register based state machine apparatus
KR100300175B1 (ko) 인쇄회로기판에다운로드하는방법
US5418931A (en) Method and apparatus for detecting timing errors in digital circuit designs
US4580212A (en) Computer having correctable read only memory
JPH0492734A (ja) 車載コンピュータの制御装置及びその制御方法
US6125460A (en) Method for testing semiconductor device having embedded nonvolatile memory
KR100329253B1 (ko) 스캔테스트장치
US6714040B1 (en) Automated boundary-scan chain composition method using a device database and access mechanism for storing and retrieving situation-dependent operation options
US5726998A (en) Partial scan path test of a semiconductor logic circuit
US6341363B1 (en) Delay computation apparatus, delay computation method, and storage medium for determining a path of a logic circuit with maximum or minimum delay times
US6590414B2 (en) Circuit architecture for performing a trimming operation on integrated circuits
US5172047A (en) Semiconductor test apparatus
JP2007094603A (ja) プログラマブルデバイス制御装置およびプログラマブルデバイス制御方法
JPH0677319A (ja) プログラマブルロジックデバイス
KR100251709B1 (ko) 교환시스템에서통신채널시험방법
KR0143131B1 (ko) 램 테스트를 위한 최적 데이타 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee