KR100297987B1 - 피디피의구동방법및장치 - Google Patents

피디피의구동방법및장치 Download PDF

Info

Publication number
KR100297987B1
KR100297987B1 KR1019980019686A KR19980019686A KR100297987B1 KR 100297987 B1 KR100297987 B1 KR 100297987B1 KR 1019980019686 A KR1019980019686 A KR 1019980019686A KR 19980019686 A KR19980019686 A KR 19980019686A KR 100297987 B1 KR100297987 B1 KR 100297987B1
Authority
KR
South Korea
Prior art keywords
data
bit
driving
controller
driver
Prior art date
Application number
KR1019980019686A
Other languages
English (en)
Other versions
KR19990086606A (ko
Inventor
최정희
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980019686A priority Critical patent/KR100297987B1/ko
Publication of KR19990086606A publication Critical patent/KR19990086606A/ko
Application granted granted Critical
Publication of KR100297987B1 publication Critical patent/KR100297987B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 피디피 구동시에 발생하는 윤곽잡음을 제거시키도록 하는 피디피의 구동 방법 및 그 장치에 관한 것으로, R.G.B 영상 데이터를 입력받아 출력하는 인터페이스 제어기와, 상기 인터페이스 제어기로부터 출력되는 데이터를 제어하여 출력하는 데이터 제어기와, 상기 데이터 제어기로부터 출력되는 데이터를 저장하는 디램과, 드라이버 타이밍 및 비트 어드레스를 저장하고 있는 롬과, 상기 각각의 데이터를 이용하여 Y드라이버와 어드레스 드라이버를 순차적으로 구동시키고 피디피 패널의 구동을 제어하는 드라이버 제어기를 포함하는 것을 그 특징으로 한다.
이상에서와 같이 본 발명은, 피디피 패널을 구성하고 이를 디지털 영상 데이터를 이용하여 피디피 구동시에 발생하는 윤곽잡음을 제거하므로써 윤곽잡음으로 인한 화질의 저하를 사전에 막을 수 있게 해 주는 효과가 제공된다.

Description

피디피의 구동 방법 및 장치
본 발명은 피디피(PDP:Plasma Display Panel)의 윤곽잡음(Contour Noise)을 제거시키도록 하는 피디피의 구동 방법 및 그 장치에 관한 것으로, 더욱 상세하게는 PDP 패널을 구성하고 이를 디지털 영상 데이터를 이용하여 PDP 구동시에 발생하는 윤곽잡음을 제거시키도록 한 피디피의 구동 방법 및 그 장치에 관한 것이다.
도 1은 종래의 화면 구동 방법의 예를 나타낸 도면이다. 좀더 구체적으로 설명하면, 도 1은 256 GS(Gray Scale)의 S-FM(Sub-Field Method)로서, 8비트의 영상 데이터를 1프레임(frame)으로 PDP를 구현한 것이다.
이러한 방식을 ADS(Address Display period Seperate) 서브 피일드 메서드(sub field method)라고 부르는데 이는 도 1에 도시한 바와 같이 리세트 구간(reset period), 어드레스 구간(address period), 서스테인 구간(sustain period)이 분리되어 있음을 의미한다.
PDP에서 디스플레이 구간 즉, 사람눈에 보이는 구간은 도 1에서 서스테인 구간이고, 어드레스 구간에서는 PDP 셀(cell)에 웰(wall) 차지(charge)를 형성하는 시간이다.
이렇게 어드레스 구간과 서스테인 구간이 분리되어 있으므로 이를 ADS 라고한다. 또한 8개(8비트)의 웨이트(weight)를 가지는 비트(서브 피일드)를 이용하여 1 프레임을 구성하므로 이를 서브 피일드 메서드라고 한다.
이와 같이 도 1에서 서스테인(디스플레이)구간만을 분리하면 도 2와 같이 나타낼 수 있고, 도 2는 도 1에서 1개의 프레임을 도 2에서는 2개의 프레임 디스플레이(서스테인)구간을 나타낸 것이다.
그럼 여기서, 종래의 동작 과정에 대해 설명하기로 한다. 먼저, 도 1에서와 같이 리세트 구간, 어드레스 구간, 그리고 서스테인 구간이 있음을 알수 있다.여기서 리세트 구간은 PDP 셀에 남아있는 차지들을 리세트시키는 구간이고, 어드레스 구간은 PDP 각각의 셀에 웰 차지들을 형성하는 구간이다. 웰 차지의 형성이 끝나면 서스테인이 시작되는데 이는 PDP 셀에 형성된 웰 차지들에 전압을 걸어 UV를 발생시키는 시기이고, 이 구간에서 PDP 셀은 발광을 하게된다.
그러나 각 비트(BIT)들이 웨이트를 가지고 있어 그 웨이트에 따라서 서스테인의 횟수가 다르고 이에 따라 8비트의 웨이트 표시가 가능하며 이 8비트의 조합으로 256 그레이(gray)의 구현이 가능하다.
그리고 도 1에서와 같이 비트 웨이트는 1,2,4,8,16,32,64,128로 사용한 예를 보이고 있다. 각 비트에 따라 그 웨이트가 다르기 때문에 서스테인의 구간도 다르다. 이런 서스테인 구간만을 도 2에서 보이고 있다.
도 2에서 보인 서스테인 구간이 실제 디스플레이 되는 즉, 사람이 느끼는 발광 구간이고, 도 1에서 도 2을 제외한 나머지 부분의 경우는 사람의 눈에는 인식이 되지 않는다.
그런데 이런 종래의 PDP는, 도 2에서와 같이 디스플레이 구간이 설정되어 있으므로, 도 3 및 도 4에서와 같이 프레임과 프레임이 겹치는 상황이 발생할 수 있다. 이럴 경우 즉. 127 그레이와 128 그레이가 만나는 경우에 두 프레임 사이의 경계에서 발광이 집중되는 현상이나, 혹은 공백 기간이 발생하여 아주 밝은 점으로 보이거나 아주 어두운 점으로 디스플레이 된다.
이러한 현상이 윤곽 잡음이고, 웨이트를 가진 디지털 디스플레이에서는 그러한 현상이 항상 발생하게 된다. 또한 PDP는 웨이트를 가지는 디지털 데이터를 이용하여 구동되기 때문에 윤곽 잡음은 해결되지 않아 화질에 매우 나쁜 영향을 미치게 하는 문제점을 야기 시키고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하고자 이루어진 것으로서, 그 목적은 PDP의 구동시 윤곽잡음을 제거시키기 위해 PDP 패널을 구성하고 이를 디지털 영상 데이터를 이용하여 PDP 구동시에 발생하는 윤곽잡음을 제거하므로써 윤곽잡음으로 인한 화질의 저하를 사전에 막을 수 있도록 한 피디피의 구동 방법 및 그 장치를 제공함에 있다.
상기의 목적을 달성하고자 본 발명의 피디피의 구동 방법은, 피디피의 구동에서 인접 셀의 프레임과 혹은 시간축상에서 인접 프레임과 다른 비트 배열을 가지고 구동하는 제 1구동과정과, 상기 피디피에서 각각의 프레임마다 다른 비트 배열을 가지고 구동하는 제 2구동과정과, 상기 피디피의 구동에서 각각 또는 조합의 비트 배열을 가지는 비트 배열과정 및 상기 피디피의 구동에서 각각의 비트 배열을 이용하여 구동하는 제 3구동과정을 포함하는 것을 그 특징으로 한다.
본 발명의 다른 특징을 가진 피디피의 구동 장치는, R.G.B 영상 데이터를 입력받아 출력하는 인터페이스 제어기와, 상기 인터페이스 제어기로부터 출력되는 데이터를 제어하여 출력하는 데이터 제어기와, 상기 데이터 제어기로부터 출력되는 데이터를 저장하는 디램과, 드라이버 타이밍 및 비트 어드레스를 저장하고 있는 롬과, 상기 각각의 데이터를 이용하여 Y드라이버와 어드레스 드라이버를 순차적으로 구동시키고 피디피 패널의 구동을 제어하는 드라이버 제어기를 포함하는 것을 그 특징으로 한다.
도 1은 종래의 화면 구동 방법의 예를 나타낸 도면.
도 2는 종래의 2개의 프레임 표시구간을 나타낸 도면.
도 3 및 도 4는 프레임과 프레임이 겹치는 과정을 나타낸 도면.
도 5는 본 발명에 따른 피디피 구동 방법의 예를 나타낸 도면으로서,
각 프레임간의 비트 배열을 다르게 구성한 도면이고,
도 6은 본 발명에 따른 피디피의 구동 장치를 위한 블록 구성도이다.
*도면의 주요 부분에 사용된 부호의 설명*
10:인터페이스 제어기 20:데이터 제어기
30:디램(DRAM) 40:롬(ROM)
50:드라이버 제어기 60:Y드라이버
70,80:어드레스 드라이버 90:PDP 패널
100:Y 펄스 발생기 110:X 펄스 발생기
이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에의한 피디피의 구동 방법 및 장치의 바람직한 실시예를 상세히 설명하기로 한다.
도 5는 본 발명에 따른 피디피 구동 방법의 예를 나타낸 도면 즉, 각 프레임간의 비트 배열을 다르게 구성한 도면으로서, 피디피의 구동에서 인접 셀의 프레임과 혹은 시간축상에서 인접 프레임과 다른 비트 배열을 가지고 구동하는 제 1구동과정과, 상기 피디피에서 각각의 프레임마다 다른 비트 배열을 가지고 구동하는 제 2구동과정과, 상기 피디피의 구동에서 각각 또는 조합의 비트 배열을 가지는 비트 배열과정 및 상기 피디피의 구동에서 각각의 비트 배열을 이용하여 구동하는 제 3구동과정으로 이루어진다.
도 6은 본 발명에 따른 피디피의 구동 장치를 위한 블록 구성도로서, R.G.B 영상 데이터를 입력받아 출력하는 인터페이스 제어기(10)와, 상기 인터페이스 제어기로부터 출력되는 데이터를 제어하여 출력하는 데이터 제어기(20)와, 상기 데이터 제어기로부터 출력되는 데이터를 저장하는 디램(30)과, 드라이버 타이밍 및 비트 어드레스를 저장하고 있는 롬(40)과, 상기 각각의 데이터를 이용하여 Y드라이버(60)와 어드레스 드라이버(70),(80)를 순차적으로 구동시키고 피디피 패널(90)의 구동을 제어하는 드라이버 제어기(50)를 포함하여 구성된다.
이와 같이, 구성된 본 발명의 작용효과를 바람직한 실시예를 통해 상세히 설명하기로 한다.
먼저, 도 5에서와 같이 프레임에서는 MSB를 포함하는 상위 비트의 배열을 중간으로 가져오고, 각 프레임간의 비트 배열을 다르게 하여 반복성을 없앴다. 그러나 도 5에서와 같이 3종류나 2종류 혹은 그 이상의 프레임 배열로 한다면 윤곽잡음의 감소는 더 크게 나타날 것이다.
이렇게 구성하기 위하여 도 6과 같은 피디피의 구동 장치의 모듈을 구성한 것이다. 도 6에서 인터페이스 제어기(10)는 R.G.B 영상 데이터를 입력받아 데이터 제어기(20)에 출력하고, 상기 데이터 제어기(20)는 그에 입력된 데이터를 디램(DRAM)(30)에 저장한다.
이와 같이 상기 디램(30)에는 R.G.B 영상 데이터가 저장되어 있고, 드라이버 제어기(50)와 데이터 제어기(20)에서는 상기 디램(30)에 저장된 R.G.B 영상의 웨이트 별 출력을 담당하게 되는데, 이때 드라이버 제어기(50)는 어드레스 드라이버(70),(80)와 Y드라이버(60)를 순차적으로 구동시키고, 따라서 드라이버 제어기(50)는 R.G.B 영상 데이터를 이용할 때 롬(40)에 저장된 드라이버 타이밍과 비트 어드레스를 이용하여 R.G.B 영상 데이터를 읽어 들인다.
한편, 롬(40)에는 도 5에서와 같이 각 프레임 마다의 비트 배열 데이터 및 이에 따르는 어드레스가 들어 있으므로 이들 중 하나씩을 선택하여 디램(30)의 비트 데이터 즉, 디지털 영상 데이터를 읽어 PDP 패널(90)을 구동시키게 된다.
이렇게 각각의 프레임마다 비트의 배열을 다르게 제어하게 되면 종래의 방법처럼 비트 디스플레이의 반복성이 없어짐에 따라 윤곽잡음을 대폭 감소시킬 수 있다. 또한 이는 비트 영상의 비트 웨이트의 반복적 배열에서 오는 현상이기 때문에 비트의 반복성을 제거하여 윤곽잡음으로 인한 화질의 저하를 막을 수 있게 되는 것이다.
이상에서와 같이, 본 실시 예에서는, PDP 구동시 윤곽잡음을 제거시키기 위해 PDP 패널을 구성하고 이를 디지털 영상 데이터를 이용하여 PDP 구동시에 발생하는 윤곽잡음을 제거하는 것이 가능하다.
상술한 설명으로부터 분명한 것은, 본 발명의 피디피의 구동 방법 및 그 장치에 의하면, 디지털 영상 데이터를 이용하여 PDP 구동시에 발생하는 윤곽잡음을 제거하므로써 윤곽잡음으로 인한 화질의 저하를 사전에 막을 수 있게 된다.
또한, 각 프레임마다 비트 웨이트에 따른 배열을 달리 하므로써 윤곽잡음의 대폭적 감소가 가능하므로 자연 스러운 그레이의 구현이 용이하게 된다는 효과가 있다는 것이다.

Claims (3)

  1. 적어도 2가지 이상의 비트배열을 가지고 구동하는 제 1구동과정과;
    각 프레임간의 시각적 연속성을 없애기 위하여 프레임 상에서 최상위비트(MSB)를 포함하는 상위비트의 위치를 중간으로 가져오는 제 2구동과정과;
    상기 프레임 간의 반복성을 없애기 위하여 각 프레임 간의 비트배열을 다르게 하는 제 3구동과정을 포함하는 것을 특징으로 하는 피디피의 구동 방법.
  2. 제 1 항에 있어서, 상기 프레임의 비트 재배열을 위한 기억장치를 이용하여 프레임마다의 비트 재배열을 시도하는 것을 특징으로 하는 피디피의 구동 방법.
  3. R.G.B 영상 데이터를 입력받아 출력하는 인터페이스 제어기와;
    상기 인터페이스 제어기로부터 출력되는 데이터를 제어하여 출력하는 데이터 제어기와;
    상기 데이터 제어기로부터 출력되는 데이터가 저장되는 디 램과;
    드라이버 타이밍 데이터 및 비트 어드레스가 저장되는 롬과;
    상기 각각의 데이터를 이용하여 어드레스 드라이버 및 Y 드라이버를 순차적으로 구동시켜서 피디피 패널의 구동을 제어하는 드라이버 제어기를 포함하는 것을 특징으로 하는 피디피의 구동 장치.
KR1019980019686A 1998-05-29 1998-05-29 피디피의구동방법및장치 KR100297987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019686A KR100297987B1 (ko) 1998-05-29 1998-05-29 피디피의구동방법및장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019686A KR100297987B1 (ko) 1998-05-29 1998-05-29 피디피의구동방법및장치

Publications (2)

Publication Number Publication Date
KR19990086606A KR19990086606A (ko) 1999-12-15
KR100297987B1 true KR100297987B1 (ko) 2001-10-26

Family

ID=37528284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019686A KR100297987B1 (ko) 1998-05-29 1998-05-29 피디피의구동방법및장치

Country Status (1)

Country Link
KR (1) KR100297987B1 (ko)

Also Published As

Publication number Publication date
KR19990086606A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
EP0884717B1 (en) Method and apparatus for correcting image distortion for a plasma display panel using minimum MPD distance code
KR100467447B1 (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
EP0674303B1 (en) A circuit for gradationally driving a flat display device
JP3618024B2 (ja) 自発光表示器の駆動装置
US5898414A (en) Display method for intermediate gray scale and display apparatus for expressing intermediate gray scale
US6008793A (en) Drive apparatus for self light emitting display unit
US6424325B1 (en) Circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
KR20090049027A (ko) 액정 표시 장치의 구동 장치 및 방법
KR20010034465A (ko) 플라즈마 패널 디스플레이 장치
KR19980026935A (ko) 불규칙 어드레싱에 의한 표시 시스템의 계조 조정 방법
KR100286823B1 (ko) 플라즈마 디스플레이 패널 구동 방법
KR100237203B1 (ko) 플라즈마 표시장치 및 그 구동방법
JP3375473B2 (ja) 表示装置及びその駆動方法
KR100570681B1 (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
JP2720943B2 (ja) フラット型表示装置の階調駆動方法
KR100297987B1 (ko) 피디피의구동방법및장치
JP4749601B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100612388B1 (ko) 표시 장치 및 그 구동 방법
WO1998039762A1 (en) A circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
KR100489447B1 (ko) 플라즈마 표시장치와 구동방법
JP2001249640A (ja) プラズマディスプレイパネルの駆動方法
KR19990042559A (ko) 플라즈마 표시장치의 구동방법
KR20000008125U (ko) 플라즈마 표시 패널의 구동장치
KR100508965B1 (ko) 플라즈마 표시장치의 구동방법
KR100452386B1 (ko) 교류플라즈마디스플레이패널의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee