KR100296910B1 - 저전력 신호 증폭기 - Google Patents
저전력 신호 증폭기 Download PDFInfo
- Publication number
- KR100296910B1 KR100296910B1 KR1019980039938A KR19980039938A KR100296910B1 KR 100296910 B1 KR100296910 B1 KR 100296910B1 KR 1019980039938 A KR1019980039938 A KR 1019980039938A KR 19980039938 A KR19980039938 A KR 19980039938A KR 100296910 B1 KR100296910 B1 KR 100296910B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- signal
- precharge
- clock signal
- low power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Amplifiers (AREA)
- Dram (AREA)
Abstract
본 발명은 디스차지 시 비트라인의 전위를 그대로 소모하지 않도록 하여 회로 동작시의 전력 소모를 줄인 저전력 신호 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명은 프리차지 신호에 응답하여 비트라인 전위를 클럭 신호와 동기되어 프리차지하는 프리차지 수단; 워드 라인 신호에 응답하여 상기 비트라인 전위를 디스차지하는 이벨류에이션 수단; 상기 비트라인 전위를 감지 증폭하여 출력 전압을 내보내는 출력 수단; 및 상기 프리차지 신호 및 상기 출력 전압에 응답하여 상기 비트라인 전위를 상기 클럭 신호의 입력단으로 회복시키는 회복 수단을 포함한다.
Description
본 발명은 반도체 회로에 관한 것으로서, 특히 프리차지(precharge) 및 이벨류에이션(evaluation) 구조를 가지는 저전력 신호 증폭기에 관한 것이다.
PLA(Programmable Logic Array)와 메모리 등의 회로는 대부분 프리차지 및 이벨류에이션 구조를 가지며, 이러한 구조는 전체 칩의 전력 소모에 중요한 요인으로 작용한다.
CMOS(Complementary Metal Oxide Semiconductor) 회로에서의 전력 소모는 거의 대부분 입력의 스위칭(Switching) 동안 발생하는 동적 전력 손실(dynamic power dissipation)이다. 즉 전력 소모는 피모스트랜지스터를 통하여 "0"에서 공급전압 레벨인 "VDD"까지 천이될 때 CMOS 회로의 출력 로드 커패시터(Output Load Capacitor, CL)가 차지(charge)되면서 발생한다. 이런 포지티브(positive) 천이가 발생할 때의 전력을 수식으로 표현하면 "CL* VDD 2"이고, 이중의 반(1/2 CL* VDD 2)은 출력 로드 커패시터(CL)에 저장되고, 나머지는 피모스트랜지스터에 의해 소비된다. 또한, 출력 전압이 "VDD"에서 "0"으로 변하는 네거티브(negative) 천이 일 때는 공급전압(VDD)으로부터의 전력 인가는 없으나, 출력 로드 커패시터(CL)에 저장된 전력(1/2 CL* VDD 2)이 풀-다운 엔모스트랜지스터를 통해 소비된다. 만약 이러한 출력 전압의 천이가 일정 클럭 레이트(FCLK)를 가지면서 발생한다고 하면, "CL* VDD 2* FCLK" 만큼의 전력을 소비 한다고 할 수 있다.
도 1은 프리차지-이벨류에이션 구조를 포함하는 종래의 신호 증폭기 회로도로서, 클럭 신호(PHI)에 응답하여 비트라인(Bit_Line) 및 디바이스의 출력 전압(Vout)을 프리차지하는 프리차지부(100), 비트라인에 접속되고, 다수의 워드라인 신호에 응답하여 비트라인 및 출력 전압을 디스차지하는 이벨류에이션부(110), 및 클럭 신호(PHI)에 응답하여 디스차지 경로를 형성하는 디스차지 경로 형성부(120)로 이루어진다.
이러한 종래의 회로는, 프리차지부(100), 이벨류에이션부(110) 및 디스차지 경로 형성부(120)를 통해 프리차지 신호(PHI)가 변화 할 때 마다 비트라인의 전압을 차지하고, 워드라인 신호에 따라 디스차지하는 동작을 반복 수행함으로써 전류 및 전력 소모가 증가되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 디스차지 시 비트라인의 전위를 그대로 소모하지 않도록 하여 회로 동작시의 전력 소모를 줄인 저전력 신호 증폭기를 제공하는데 그 목적이 있다.
도 1은 프리차지-이벨류에이션 구조를 포함하는 종래의 신호 증폭기 회로도.
도 2는 본 발명에 따른 신호 증폭기의 일실시 회로도.
도 3은 본 발명에 따른 상기 도 2의 신호 파형도.
* 도면의 주요 부분에 대한 설명
200 : 프리차지부 220 : 회복 경로부
240 : 이벨류에이션부 260 : 출력부
P1, P2 : 피모스트랜지스터
N1 : 엔모스트랜지스터 D1, D2 : 다이오드
상기 목적을 달성하기 위한 본 발명의 저전력 신호 증폭기는, 프리차지 신호에 응답하여 비트라인 전위를 클럭 신호와 동기되어 프리차지하는 프리차지 수단; 워드 라인 신호에 응답하여 상기 비트라인 전위를 디스차지하는 이벨류에이션 수단; 상기 비트라인 전위를 감지 증폭하여 출력 전압을 내보내는 출력 수단; 및 상기 프리차지 신호 및 상기 출력 전압에 응답하여 상기 비트라인 전위를 상기 클럭 신호의 입력단으로 회복시키는 회복 수단을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 살펴본다.
도 2는 본 발명에 따른 신호 증폭기의 일실시 회로도로서, 프리차지 신호(PHI)에 응답하여 비트라인(Bit_Line) 전위를 클럭 신호(clk)와 동기되도록 프리차지하는 프리차지부(200)와, 프리차지 신호(PHI) 및 출력 전압(Vout)에 응답하여 비트라인 전위를 클럭 신호단(clk)으로 회복(recover)시키는 회복 경로부(220)와, 워드 라인 신호(Vin1 … Vinn)에 응답하여 비트라인(Bit_Line) 전위를 디스차지하는 이벨류에이션부(240)와, 비트라인(Bit_Line)에 연결되어 비트라인(Bit_Line)을 감지 증폭하여 출력 전압(Vout)을 내보내는 출력부(260)로 이루어진다.
도 2를 참조하면, 프리차지부(200)는 일측이 클럭 신호단(clk)에 연결되며, 게이트로 프리차지 신호(PHI)를 입력받는 피모스트랜지스터(P1) 및 상기 피모스트랜지스터(P1)의 타측 및 비트라인(Bit_Line) 사이에 순방향 접속된 다이오드(D1)를 구비하며, 회복 경로부(220)는 일측이 클럭 신호단(clk)에 연결되며, 게이트로 프리차지 신호(PHI)를 입력받는 엔모스트랜지스터(N1)와, 상기 엔모스트랜지스터(N1)의 타측에 일측이 역방향 접속된 다이오드(D2)와, 상기 다이오드(D2)의 타측 및 비트라인(Bit_Line) 사이에 연결되며 게이트로 출력 전압(Vout)을 피드백 입력받는 피모스트랜지스터(P2)를 구비한다. 그리고, 이벨류에이션부(240)는 비트라인(Bit_Line) 및 접지전원단 사이에 병렬로 연결되되 게이트로 워드라인 신호(Vin1 … Vinn)를 차례로 각각 입력받는 다수의 엔모스트랜지스터를 구비한다. 마지막으로, 출력부(260)는 입력이 비트라인(Bit_Line)에 연결되고, 출력이 출력 전압단(Vout)에 연결되는 비반전 버퍼(B1)를 구비한다.
도 3은 본 발명에 따른 상기 도 2의 신호 파형도로서, 프리차지 신호(PHI)가 클럭 신호(clk)와 동일한 주기를 가지되, 클럭 신호(clk)와 약 90도의 위상 차이를 가짐을 알 수 있다.
다음으로, 도 2 및 도 3을 참조하여 본 발명의 동작을 살펴본다.
먼저 피모스트랜지스터(P1)의 게이트에 연결된 프리차지 신호(PHI)가 "로우(low)"인 프리차지 구간에서 클럭 신호(clk)가 상승할 때 논리 레벨 "하이(high)"가 다이오드(D1)를 통해 비트라인(Bit_Line)에 전달되어 비트라인(Bit_Line)을 프리차지시키고, 비반전 버퍼(B1)를 통해 출력 전압(Vout)을 하이 레벨로 구동한다.(도면부호 A)
그 다음으로, 프리차지 신호(PHI)가 "하이"인 이벨류에이션 구간에서 피모스트랜지스터(P1)는 턴오프되고, 각 워드라인 신호(Vin1 … Vinn)에 따라 비트라인(Bit_Line) 및 출력 전압(Vout)의 값이 결정된다. 도 3을 참조하면, 이벨류에이션 구간(PHI=하이)에서 클럭 신호(clk)가 하강할 때 "하이"의 워드라인 신호(Vin)가 입력되어 비트라인(Bit_Line)이 디스차지되고, 비반전 버퍼(B1)를 통해 출력 전압(Vout)이 "로우" 레벨로 구동된다.(도면부호 B) 이때, 비트라인(Bit_Line)의 전위는, "로우" 레벨의 출력 전압(Vout)에 의해 피모스트랜지스터(P2)가 턴온되어 회복 경로부(220)의 다이오드(D2) 및 엔모스트랜지스터(N1)를 통해 클럭 신호(clk)로 다시 회복된다.
다시, 프리차지 신호(PHI)가 "로우(low)"인 프리차지 구간에서 클럭 신호(clk)가 상승할 때 논리 레벨 "하이(high)"가 다이오드(D1)를 통해 비트라인(Bit_Line)에 전달되어 비트라인(Bit_Line)을 프리차지시키고, 비반전 버퍼(B1)를 통해 출력 전압(Vout)을 하이 레벨로 구동한다.(도면부호 C)
다음으로, 이벨류에이션 구간(PHI=하이)에서 클럭 신호(clk)가 하강할 때 "로우"의 워드라인 신호(Vin)가 입력되어 이벨류에이션부(240)가 턴오프되어, 비트라인(Bit_Line) 및 출력 전압(Vout)은 "하이"레벨을 그대로 유지한다.(도면부호 D)
따라서, 본 발명의 신호 증폭기는 종래보다 2의 배수만큼 전력 소모를 줄일 수 있어 배터리(battery)를 전원으로 사용하는 다양한 종류의 포터블 시스템(portable system)에서 저전력 신호 증폭기로 사용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 각 워드라인에 인가되는 신호에 따라 디스차지 시 비트라인의 전위를 그대로 소모하지 않고, 회복 경로부를 통해 클럭 신호단으로 다시 회복시킴으로써, 프리차지-이벨류에이션 구조를 포함하는 종래의 신호 증폭기에 비해 전체 회로의 전력 소모를 2의 배수만큼 줄일 수 있는 효과가 있으며, 또한, 클럭 신호에 동기되는 신호 증폭기의 출력 전압을 얻을 수 있다.
Claims (6)
- 프리차지 신호에 응답하여 비트라인 전위를 클럭 신호와 동기되어 프리차지하는 프리차지 수단;워드 라인 신호에 응답하여 상기 비트라인 전위를 디스차지하는 이벨류에이션 수단;상기 비트라인 전위를 감지 증폭하여 출력 전압을 내보내는 출력 수단; 및상기 프리차지 신호 및 상기 출력 전압에 응답하여 상기 비트라인 전위를 상기 클럭 신호의 입력단으로 회복시키는 회복 수단을 포함하여 이루어지는 저전력 신호 증폭기.
- 제 1 항에 있어서, 상기 프리차지 신호는상기 클럭 신호와 동일한 주기를 가지되, 상기 클럭 신호와 90도의 위상 차이를 가지는 것을 특징으로 하는 저전력 신호 증폭기.
- 제 1 항 또는 제 2 항에 있어서, 상기 프리차지 수단은일측이 상기 클럭 신호의 입력단에 연결되며, 게이트로 상기 프리차지 신호를 입력받는 피모스트랜지스터; 및상기 피모스트랜지스터의 타측 및 상기 비트라인 사이에 순방향 접속된 다이오드를 포함하는 것을 특징으로 하는 저전력 신호 증폭기.
- 제 1 항 또는 제 2 항에 있어서, 상기 이벨류에이션 수단은상기 비트라인 및 접지전원단 사이에 병렬로 연결되되 게이트로 상기 워드라인 신호를 차례로 각각 입력받는 다수의 엔모스트랜지스터를 포함하는 것을 특징으로 하는 저전력 신호 증폭기.
- 제 1 항 또는 제 2 항에 있어서, 상기 회복 수단은일측이 상기 클럭 신호의 입력단에 연결되며, 게이트로 상기 프리차지 신호를 입력받는 엔모스트랜지스터;상기 엔모스트랜지스터의 타측에 일측이 역방향 접속된 다이오드; 및상기 다이오드의 타측 및 상기 비트라인 사이에 연결되며 게이트로 상기 출력 전압을 피드백 입력받는 피모스트랜지스터을 포함하는 것을 특징으로 하는 저전력 신호 증폭기.
- 제 1 항 또는 제 2 항에 있어서, 상기 출력 수단은상기 비트라인에 연결되어 상기 출력 전압을 출력하는 비반전 버퍼링 수단을 포함하는 것을 특징으로 하는 저전력 신호 증폭기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980039938A KR100296910B1 (ko) | 1998-09-25 | 1998-09-25 | 저전력 신호 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980039938A KR100296910B1 (ko) | 1998-09-25 | 1998-09-25 | 저전력 신호 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000021026A KR20000021026A (ko) | 2000-04-15 |
| KR100296910B1 true KR100296910B1 (ko) | 2001-08-07 |
Family
ID=19551937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980039938A KR100296910B1 (ko) | 1998-09-25 | 1998-09-25 | 저전력 신호 증폭기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296910B1 (ko) |
-
1998
- 1998-09-25 KR KR1019980039938A patent/KR100296910B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000021026A (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0434090B1 (en) | C-MOS differential sense amplifier | |
| US6373315B2 (en) | Signal potential conversion circuit | |
| US7312649B2 (en) | Voltage booster power supply circuit | |
| US5955899A (en) | Compact comparator | |
| KR100295159B1 (ko) | 메모리용저전력감지증폭기 | |
| US6865129B2 (en) | Differential amplifier circuit with high amplification factor and semiconductor memory device using the differential amplifier circuit | |
| KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
| US6847559B2 (en) | Input buffer circuit of a synchronous semiconductor memory device | |
| US7417903B2 (en) | Core voltage generator and method for generating core voltage in semiconductor memory device | |
| US6765432B2 (en) | Semiconductor device with a low-power operation mode | |
| KR950005171B1 (ko) | 전류 미러 증폭회로 및 그의 구동 방법 | |
| JP2003338748A (ja) | スキューを減少させる入出力バッファ及び動作方法 | |
| US5724299A (en) | Multiport register file memory using small voltage swing for write operation | |
| US6002624A (en) | Semiconductor memory device with input/output masking function without destruction of data bit | |
| KR100296910B1 (ko) | 저전력 신호 증폭기 | |
| JPH07130169A (ja) | 電圧発生回路 | |
| US6426657B1 (en) | Sense-amplifying circuit | |
| KR20220146170A (ko) | 증폭기 회로 | |
| US20020113627A1 (en) | Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption | |
| JP4068215B2 (ja) | 昇圧回路 | |
| CN219676899U (zh) | 参考电压控制的等化输入数据缓冲电路 | |
| TWI387974B (zh) | 位元線預充電電路 | |
| KR100935729B1 (ko) | 센스앰프 오버드라이빙 전압 공급 장치 | |
| KR100911872B1 (ko) | 비트 라인 센스 앰프 | |
| KR20000000992A (ko) | 센스앰프 드라이버 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 14 |
|
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |