KR100293921B1 - 3차원으로 구성된 반얀망에서의 입력포트 번호부여방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

비동기 전송모드의 스위치 망 구성 방법

2. 발명이 해결하려고 하는 기술적 과제

반얀망을 기반으로 하는 비동기 전송모드의 스위치 망을 3차원 실장 방법으로 구성할 수 있도록 입력포트들을 재셔플링한다.

3. 발명의 해결 방법의 요지

nxn 단위스위치들을 사용하여 NxN 규모의 반얀망을 3차원 실장방법으로 구성하는 경우, 반얀망의 입력포트 번호를 재셔플링하여 부여하고 출력포트번호를 위쪽에서 아래쪽으로 순차적으로 부여하므로서, 3차원 실장방법으로 구성된 반얀망이 원래의 반얀망 특성을 그대로 유지할 수 있도록 한다.

4. 발명의 중요한 용도

반얀망을 기반으로 하는 비동기 전송모드의 스위치 망을 3차원 실장 방법으로 구성할 시, 입력포트들의 번호를 재부여하여 단위스위치들을 실장하므로서 원래의 반얀망을 특성을 유지시킨다.

Description

3차원으로 구성된 반얀망에서의 입력포트 번호부여 방법

제1도는 서가형 실장 방법의 스위치장치의 전면도

제2도는 서가형 실장 방법의 스위치장치에서 전기적 신호선의 형태를 도시하는 후면도

제3도는 본 발명에 따른 단위스위치의 구성도로서 n*n 규모의 반얀망 구성을 도시하는 도면

제4도는 본 발명에 따른 비동기 전송모드의 스위치망 구성도로서 N*N 규모의 반얀망 구성을 도시하는 도면

제5도는 본 발명에 따라 상기 제4도의 N*N 규모의 반얀망을 3차원 실장 방법으로 구성한 스위치장치를 도시하는 도면

제6도는 본 발명에 따라 출력포트의 번호를 재부여한 태이블 구성의 예로서 3차원 실장 방법으로 구성된 1,024xl,024 반얀망의 출력포트번호 테이블 구성을 도시하는 도면

제7도는 본 발명에 따라 입력포트의 번호 테이블 구성의 예로서 3차원 실 장 방법으로 구성된 l,024xl,024 반얀망의 입력포트 번호 테이블 구성을 도시하는 도면

제8도는 상기 제6도의 입력번호 테이블 및 제7도의 입력 테이블 구성에 의거하여 3차원 실장 방법으로 구성된 1,024xl,024 반얀망의 구성을 도시하는 도면

본 발명은 반얀망의 기반으로 하는 비동기 전송모드의 스위치망을 구성하는 방법에 관한 것으로, 특히 3차원으로 실장하기 위한 입력포트 번호를 부여할 수 있는 방법에 관한 것이다.

비동기전송모드(ATM:Asynchronous Transfer Mode) 스위치망에 반얀망(Bayan Network)을 기반으로 하는 스위치망이 많이 사용되고 있다. 비동기 전송모드 스위치망에서는 포트망 수백 Mb/s의 전송속도를 제공할 수 있는 능력이 필요하고 스위치망 규모도 그만큼 커져야한다. 그러나 회로보드(PCB:Printed Circuit Board)내 부품 수용의 제한, 회로보드 크기의 제한, 회로보드 커넥터 핀 수와 커넥터 연결 수의 제한 및 링크당 전송속도의 제한 등 여러가지 하드웨어적 제한에 의해 대규모 반얀망을 구현하기란 쉬운 일이 아니다.

반얀망을 기반으로 하는 대규모의 비동기 전송모드 스위치망을 구현하는 경우, 종래에는 제1도에 도시된 바와 같이 대규모 스위치망을 여러개의 회로보드(Print Circuit Board:PCB)로 분산 구현하고, 이들 회로보드를 서가형 (book shelf)으로 실장하는 방법을 사용하였다. 상기 서가형 실장 방법은 기존의 통신시스템에 사용하는 방법으로서, 전체 스위치망을 구성하는 단위 회로보드들 간은 백보드의 전기적 신호선(PCB pattern)을 통해 연결된다. 제1도는 서가형 실장 방법으로 구성된 쉘프의 전면도이고, 제2도는 전기적 신호의 연결 형태를 도시하는 후면도이다.

그러나 고속 신호전송이 요구되는 대규모의 비동기 전송모드 스위치망에서 스위치망을 구성하는 회로보드 들을 서가형으로 실장하는 경우 다음과 같은 문제점들이 있다.

먼저, 대규모 스위치망에서는 스위치망을 구성하는 회로보드들 간 연결해야할 링크수가 그만큼 증가하는데 이들 링크 수가 너무 많아 현재의

하드웨어 환경에서는 곤란하다. 이는 회로보드에 사용되는 커넥터 핀 수가 제한되어 있어 회로보드간 연결할 수 있는 링크수가 제한되기 때문이다. 또한 스위치망 백보드에서 회로보드의 크기를 크게 확장하고 커넥터를 많이 사용하여 이러한 문제를 해결하는 방안도 있을 수 있으나, 회로보드 크기를 크게하는 것도 보드의 휨 현상 등 회로보드를 안정적으로 유지하기 어려운 문제점이 있다.

두번째로 서가형 실장 방법은 회로보드들이 차례로 옆에 실장되기 때문에 첫번째 보드에서 멀어질수록 그 보드와 연결되는 링크의 길이도 길어진다. 그런데 비동기전송모드 스위치망에서는 포트망 신호전송속도가 수백 Mb/s에 이르기 때문에, 스위치망 내부 연결링크의 길이가 서로 다른 경우 신호전송에 있어서의 지연차 (delay variation 또는 jitter)가 발생한다. 상기 신호 지연차는 비동기 전송모드와 같이 고속 신호전송을 기반으로 하고 대부분의 스위치망에서와 같이 내부동작에서 모든 링크들의 데이타를 주기적인 클럭 상에 일치하도록 동작하는 경우는 큰 문제가 된다. 또한 서가형 실장 방법은 고속 신호전송의 길이에도 한계가 있어 그림 3의 예에서와 같이 서로 멀리 떨어져 있는 회로보드간 연결시는 신호 감쇠 현상으로 신호가 정상적으로 전송될 수 없다. 160Mb/s 신호전송의 경우 비트당 전송속도는 각 6.25E-9인데 PCB pattern으로 신호 감쇄의 영향을 받지 않고 전송될 수 있는 거리는 불과 수 cm이므로 절대적인 신호 감쇄의 영향을 받게된다.

따라서 본 발명의 목적은 반얀망을 기반으로 하는 비동기 전송모드의 스위치장치를 3차원 실장 방법으로 구현할 시 일정 규모의 모듈화 특성을 갖는 단위스위치들을 제작할 수 있도록 입력포트의 번호를 부여할 수 있는 방법을 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 스위치망의 전반부에 위치되는 nxn 규모의 단위스위치들을 전면부 단위스위치들로 분리하고 후반부에 위치되는 단위스위치들을 후면부 단위스위치로 분리하며, 상기 전면부 단위스위치들의 출력포트들을 후면부 단위스위치들의 입력포트들이 순차적으로 직교되어 연결되는 N*N 규모의 비동기 전송모드 스위치망의 3차원 실장 방법이, 상기 전면부 단위스위치들의 입력포트들을 재셔플링하여 입력포트의 번호들을 재부여하고, 상기 후면부 단위스위치들의 출력포트 번호들을 위쪽에서 아래쪽으로 순차적으로 부여하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

NxN 크기의 대규모 반얀망을 구현하는데 있어서 이러한 문제점을 해결할 수 있는 기본적인 방법은 nxn 규모의 단위스위치를 사용하고, 이들 단위스위치들을 3차원 실장방법을 사용하여 구현하는 것이다. 여기서 N은 스위치망의 입출력 포트 수이고, n은 단위스위치의 입출력 포트 수이다. 제3도는 nxn 단위스위치 구조를 도시하고 있고, 제2도는 NxN 반얀망을 기반으로 하는 비동기 전송모드의 스위치망 구성을 도시하고 있다. 이하 본 발명에서는 스위치망과 반얀망은 동일한 개념으로서 설명한다.

제4도와 같은 구성을 갖는 반얀망을 기반으로 하는 대규모 스위치망을 3차원 실장방법에 따라 구성하는 방법은 제5도와 같다. 상기 3차원 실장 방법은 NxN 스위치망을 nxn 규모의 소규모 스위치로 모듈화 한 다음, 이들을 백보드 전면과 후면에 서로 직교되도록 배치하고 백보드상의 커넥터를 통해 직접연결되도록 하는 것이다.

그러나 반얀망을 기반으로 하는 스위치망을 3차원으로 실장하기 위해 nxn 규모의 단위스위치를 서로 연결하여 사용하는 경우, 스위치망 내부의 셔플(shuffle) 관계를 고려하여야 한다. 즉, 상기 NxN 반얀망을 구성하기 위해 nxn 단위스위치를 사용하여 3차원 실장하는 경우, 실장되는 스위치망은 백보드 전면에 실장되는 단위스위치들과 백보드 후면에 실장되는 단위스위치들간 연결링크의 위치가 달라지게 되어 원래 반얀망의 특성을 갖지 못하게 된다. 따라서 반얀망의 특성을 그대로 유지시키기 위해서, 실장된 스위치망은 입력링크 또는 출력링크에서 재셔플링(reshuffling)하여야 한다.

본 발명에서는 NxN 규모의 스위치망을 실현하는데 있어 nxn 규모의 단위스위치를 3차원으로 직교배치하여 구성하는 경우, 3차원으로 실장된 스위치망이 반얀망의 특성이 그대로 유지될 수 있도록 입력링크를 재셔플링(reshufflin8)시키는 방법을 제시한다. 이때 입력링크의 재셔플링은 모든 단위스위치의 입력링크에 대해 수행되어야 하며, 특정 규칙을 가진다. 이는 3차원 실장시 백보드 전면의 단위스위치들과 후면의 단위스위치들이 특정 형태로 섞이기 때문이다.

본 발명은 상기한 바와 같이 반얀망을 기반으로 하는 대규모의 스위치망을 우선 nxn 크기의 단위스위치로 모듈화하고, 상기 단위스위치들을 이용하여 전체 스위치망을 3차원 실장 방법에 따라 구성할 때 조정해야 하는 입력포트를 재셔플링 (reshuffling)하는 방법을 제안한다.

전체 스위치망을 nxn 크기의 단위스위치로 모듈화하는 것은 반얀망을 기반으로 하는 대규모의 스위치망을 하드웨어로 구현할 때 반도체 및 회로보드가 수용할 수 있는 회로양이 제한되므로, 스위치들을 분리(patition)해야 하며, 이로서 전체 스위치망은 분리된(partition)된 소규모의 스위치들로 구성되게 된다. 이때 상기 단위스위치는 모듈성을 가져야 한다. 그 이유는 단위스위치가 모듈성을 갖는 경우 동일한 단위스위치를 복수개 사용하여 전체 스위치망을 구성할 수 있다. 따라서 제작하여야 할 단위스위치 종류는 하나가 된다. 그러나 모듈성을 고려하지 않고 소규모 스위치를 분리한 경우에는 전체 스위치망 구성시 여러종류의 소규모 스위치가 사용되어야 하는 경우가 발생된다.

상기와 같이 nxn의 단위스위치를 제작한 후, 이들을 사용하여 전체 스위치망을 구성하는 것은 3차원 실장 방법을 사용한다. 상기 3차원 실장 방법은 앞에서 설명했던 종래의 서가형 실장방법이 갖는 문제점들을 크게 향상시킬 수 있다. 즉, 단위스위치간의 링크연결이 서가식 실장에서와 같이 백보드 상의 전기적 신호선으로 연결되지 않고 백보드상에서 직접 커넥터를 통해 연결되므로, N개 만큼의 신호링크가 백보드에서 전기적 신호로 연결될 필요가 없다. 즉, NxN 스위치망의 경우 입력링크, 출력링크 및 단위스위치간 연결링크 수는 각각 N개이다. 따라서 상기 단위스위치 간 연결에 사용되는 링크들에서 신호전송 지연차가 발생되지 않게되며, 신호 감서 현상도 없어지게 된다.

그러나 상기한 바와 같이 반얀망을 기반으로 하는 스위치망을 3차원으로 실장하기 위해 nxn 규모의 단위스위치를 서로 연결하여 사용하는 경우, 백보드 전면에 실장되는 단위스위치들과 백보드 후면에 실장되는 단위스위치들 간에 연결링크의 위치가 달라지게 되며, 이로인해 원래 반얀망의 특성을 갖지 못하게 된다. 따라서 3차원 실장방법으로 스위치망을 구현할 시 반얀망의 특성을 그대로 유지시키기 위해서는 입력링크 또는 출력링크들을 재셔플링하여야 한다.

본 발명에서는 NxN 규모의 스위치망을 실현하기 위하여 nxn 규모의 단위스위치를 3차원으로 직교배치하여 구성하는 경우, 반얀망의 특성이 그대로 유지될 수 있도록 입력링크를 재셔플링시키는 방법을 제시한다. 상기 단위스위치별로 입력포트 번호를 계산하는 방법에 대해 하기 ＜표1＞을 참조하여 살펴본다. 상기 ＜표1＞에서 행에 기록되는 값들이 단위 스위치들의 입력포트 번호가 되는데 첫번째행은 백보드 전면에 실장되는 최상위 단위스위치의 입력포트 번호를 나타내며, 이후 2번째 단위스위치 - n번째 단위스위치의 입력포트 번호를 의미한다. 상기 단위스위치 입력포트 번호는 위쪽 포트가 ＜표1＞에서 해당 행의 0부터(즉, j=0) 시작된다.

상기 ＜표1＞의 내용에서, 각 요소의 위치가 변수 i와 j로 표시(i,j)되는 nxn 매트릭스로 표현하면 다음과 같다. ＜표1＞의 각 요소의 위치 표시(i,j)에서 i=(0,1,2,3,...,n-1)이 되고, j=(0,1,2,3,...,n-1)이 된다.

위 식에서 n은 nxn 정방형 매트릭스의 크기를 나타내고 i는 행번호를 나타내고, j는 열번호를 나타낸다.

[표 1]

단위스위치 입력포드 번호

위 ＜표1＞에서 요소(i,j)의 값은 다음의 식에 의해 계산된다.

(i, j ) = Xn + Y ------------------------------------------- (1)

Xn = {[j]quo2 + n/2[j]mod2}

Y = {[i]quo2 + n/2[i]mod2} 이다.

여기서 [i]quo2는 i를 2로 나눈 몫을 의미하고, [i]mod2는 i를 2로 나눈 나머지를 의미한다. 또한 [j]quo는 j를 2로 나눈 몫을 의미하고, [j]mod2는 j를 2로 나눈 나머지를 의미한다.

상기 ＜표1＞의 계산 결과를 확인하기 위해 1,024x1,024 규모의 반얀 기반 스위치망을 32x32 규모의 단위 스위치를 사용하여 3차원 실장 방식으로 구성한 예를 들어 살펴본다. 상기 1,024x1,024 스위치망을 3차원 실장 방법으로 구성하면, 스위치망은 제8도와 같다. 상기 제8도에서 백보드 전면에 위치하는 단위스위치(32x32 반얀망을 하나의 회로보드로 구현함)들의 입력포트 번호는 상기 ＜표l＞에 근거하여 제6도와 같이 계산된다. 상기 제6도는 3차원 실장 방법으로 구성된 l,024x1,024 규모의 반얀망의 출력포트 번호들을 도시하고 있다. 또한 상기 백보드 후면에 위치하는 단위스위치들의 출력포트 번호는 후면에서 볼 때 가장 우측의 단위스위치로부터 시작하고, 각 단위스위치에서의 출력포트 번호는 위쪽부터 아래쪽으로 순서대로 부여된다. 제7도는 3차원 실장 방법으로 구성된 1,024x1,024 규모의 반얀망의 입력포트 번호들을 도시하고 있다. 따라서 제8도와 같이 3차원 실장 방법으로 1,024x1,024 규모의 스위치망을 구성할 시, 전면부 단위스위치들의 입력포트 배열은 상기 제7도와 같이 재셔플링하면 된다. 이런 경우, 3차원 실장 방법으로 1,024x1,024 규모의 스위치망의 구성은 제8도와 같이 된다.

상술한 바와 같이 본 발명은 3차원 실장 방법으로 비동기 전송모드의 스위치망을 구현하기 위하여 입력포트 번호를 재부여한다. 즉, nxn 규모의 단위스위치를 사용하여 3차원 실장방식으로 구성한 NxN 규모의 반얀망에서, 3차원으로 실장된 반얀망이 반얀망 특성을 그대로 유지할 수 있도록 반얀망 입력포트 번호를 재셔플링시키므로서 3차원 실장방식이 갖는 장점을 살릴 수 있다.

Claims (1)

1. 스위치망의 전반부에 위치되는 nxn 규모의 단위스위치들을 전면부 단위스위치들로 분리하고 후반부에 위치되는 단위스위치들을 후면부 단위스위치로 분리하며, 상기 전면부 단위스위치들의 출력포트들을 후면부 단위스위치들의 입력포트들이 순차적으로 직교되어 연결되는 N*N 규모의 비동기 전송모드 스위치망의 3차원 실장 방법에 있어서, 상기 전면부 단위스위치들의 입력포트 번호들을 하기 식에 의거하여 재부여하고, 상기 후면부 단위스위치들의 출력포트 번호들을 위쪽에서 아래쪽으로 순차적으로 부여하는 것을 특징으로 하는 비동기 전송모드 스위치망의 입출력포트 번호 부여방법.