KR100293769B1 - Charge pumping circuit and PLL frequency synthesizer - Google Patents

Charge pumping circuit and PLL frequency synthesizer Download PDF

Info

Publication number
KR100293769B1
KR100293769B1 KR1019980033257A KR19980033257A KR100293769B1 KR 100293769 B1 KR100293769 B1 KR 100293769B1 KR 1019980033257 A KR1019980033257 A KR 1019980033257A KR 19980033257 A KR19980033257 A KR 19980033257A KR 100293769 B1 KR100293769 B1 KR 100293769B1
Authority
KR
South Korea
Prior art keywords
current
mos transistor
signal
phase error
constant current
Prior art date
Application number
KR1019980033257A
Other languages
Korean (ko)
Other versions
KR19990023644A (en
Inventor
마사히로 아다찌
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990023644A publication Critical patent/KR19990023644A/en
Application granted granted Critical
Publication of KR100293769B1 publication Critical patent/KR100293769B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

본 발명의 전하 펌핑 회로는 정전류원과, 스위치 소자와, 제1 MOS 트랜지스터와, 제2 MOS 트랜지스터와, 스위칭-오프 회로를 포함한다. 정전류원은 정전류값을 갖는 전류를 발생하여 출력한다. 스위치 소자는 입력 신호가 활성일 때 턴 온되어 정전류원에 의해 정해지는 전류를 출력한다. 제1 MOS 트랜지스터에는 스위치 소자로부터 출력된 전류가 흐른다. 제2 MOS 트랜지스터는 제1 MOS 트랜지스터와 함께 전류 미러 회로를 형성하고, 제1 MOS 트랜지스터를 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 충전 전류 및 방전 전류 중 하나로서 출력한다. 스위칭-오프 회로는 입력 신호가 비활성일 때 제2 MOS 트랜지스터의 게이트를 충전 또는 방전시킴으로써 제2 MOS 트랜지스터를 턴 오프시킨다.The charge pumping circuit of the present invention includes a constant current source, a switch element, a first MOS transistor, a second MOS transistor, and a switching-off circuit. The constant current source generates and outputs a current having a constant current value. The switch element turns on when the input signal is active and outputs the current determined by the constant current source. A current outputted from the switch element flows to the first MOS transistor. The second MOS transistor forms a current mirror circuit together with the first MOS transistor and outputs a current having a current value based on the current flowing through the first MOS transistor as one of a charge current and a discharge current. The switching-off circuit turns off the second MOS transistor by charging or discharging the gate of the second MOS transistor when the input signal is inactive.

Description

전하 펌핑 회로 및 PLL 주파수 합성기Charge pumping circuit and PLL frequency synthesizer

본 발명은 전하 펌핑 회로(charge pumping circuit) 및 전하 펌핑 회로를 포함한 PLL(위상 고정 루프) 주파수 합성기에 관한 것으로, 보다 상세하게는 전압 제어 발진기를 이것이 목표(target) 주파수에서 발진하도록 제어하기 위한 제어 전압을 출력하는 전하 펌핑 회로에 관한 것이다.The present invention relates to a phase locked loop (PLL) frequency synthesizer including a charge pumping circuit and a charge pumping circuit, and more particularly to a PLL (phase locked loop) frequency synthesizer having a control for controlling the voltage controlled oscillator to oscillate at a target frequency To a charge pumping circuit for outputting a voltage.

도 3은 전하 펌핑 회로를 포함한 PLL 주파수 합성기를 도시한다.3 shows a PLL frequency synthesizer including a charge pumping circuit.

PLL 주파수 합성기는 위상 비교기(71), 전하 펌핑 회로(72), 루프 필터(23), 전압 제어 발진기(VCO)(73), 및 주파수 분할기(74)를 포함한다.The PLL frequency synthesizer includes a phase comparator 71, a charge pumping circuit 72, a loop filter 23, a voltage controlled oscillator (VCO) 73, and a frequency divider 74.

위상 비교기(71)는 비교 신호 fs와 기준 신호 fr 간의 위상차를 검출한다. 비교 신호의 위상이 기준 신호의 위상보다 지연될 경우에는, 위상 비교기(71)는 위상 오차/업 신호(101)를 출력한다. 비교 신호의 위상이 기준 신호의 위상보다 앞설 경우에는, 위상 비교기(71)는 위상 오차/다운 신호(102)를 출력한다.The phase comparator 71 detects the phase difference between the comparison signal fs and the reference signal fr. When the phase of the comparison signal is delayed relative to the phase of the reference signal, the phase comparator 71 outputs the phase error / up signal 101. If the phase of the comparison signal is ahead of the phase of the reference signal, the phase comparator 71 outputs the phase error / down signal 102.

전하 펌핑 회로(72)는 위상 오차/업 신호(101)의 수신에 의해 루프 필터(23)를 충전시키고, 위상 오차/다운 신호(102)의 수신에 의해 루프 필터(23)를 방전시킨다.The charge pumping circuit 72 charges the loop filter 23 by receiving the phase error / up signal 101 and discharges the loop filter 23 by receiving the phase error /

전하 펌핑 회로(72)로부터 출력된 충전 및 방전 전류에 따라, 루프 필터(23)는 전압 제어 발진기(73)를 목표 주파수에서 발진시키는 제어 전압 Vc를 발생하여 출력한다.The loop filter 23 generates and outputs a control voltage Vc for oscillating the voltage controlled oscillator 73 at the target frequency in accordance with the charge and discharge current output from the charge pumping circuit 72. [

전압 제어 발진기(73)는 제어 전압 Vc에 의해 제어되는 주파수를 갖는 신호를 발진 출력 신호 fv로서 출력한다. 주파수 분할기(74)는 발진 출력 신호 fv의 주파수를 분할하여 위상 비교기(71)에 비교 신호 fs를 출력한다.The voltage-controlled oscillator 73 outputs a signal having a frequency controlled by the control voltage Vc as the oscillation output signal fv. The frequency divider 74 divides the frequency of the oscillation output signal fv and outputs the comparison signal fs to the phase comparator 71.

이 PLL 주파수 합성기는 비교 신호 fs를 기준 신호 fr과 동상이 되도록 동작함으로써 전압 제어 발진기(73)를 이것이 목표 주파수에서 발진하도록 제어한다.This PLL frequency synthesizer operates so that the comparison signal fs is in phase with the reference signal fr, thereby controlling the voltage-controlled oscillator 73 to oscillate at the target frequency.

도 3에서 도시된 종래의 전하 펌핑 회로(72)의 구성에 대해 도 4를 참조하면서 기술하기로 한다.The configuration of the conventional charge pumping circuit 72 shown in FIG. 3 will be described with reference to FIG.

도 4에서 도시된 전하 펌핑 회로는 정전류원(20), 루프 필터(23), p-채널 MOS 트랜지스터(41 및 42), n-채널 MOS 트랜지스터(43 및 44)를 포함한다.The charge pumping circuit shown in Fig. 4 includes a constant current source 20, a loop filter 23, p-channel MOS transistors 41 and 42, and n-channel MOS transistors 43 and 44.

정전류원(20)은 p-채널 MOS 트랜지스터(13 및 14), n-채널 MOS 트랜지스터(15) 및 저항(16)으로 구성되어, 정전류를 발생하여 출력한다. p-채널 및 n-채널 MOS 트랜지스터(42 및 43)는 정전류원(20)에 의해 발생된 전류를 출력한다.The constant current source 20 is constituted by p-channel MOS transistors 13 and 14, an n-channel MOS transistor 15 and a resistor 16, and generates and outputs a constant current. The p-channel and n-channel MOS transistors 42 and 43 output the current generated by the constant current source 20.

p-채널 MOS 트랜지스터(41)의 소스는 전원에 접속되고, 그 게이트는 위상 오차/업 신호(101)를 수신하고, 그 드레인은 p-채널 MOS 트랜지스터(42)의 소스에 접속된다. 위상 오차/업 신호(101)가 활성화(저 레벨)로 되면, p-채널 MOS 트랜지스터(41)가 턴온되어 p-채널 MOS 트랜지스터(42)에서 정해진 전류를 루프 필터(23)에 충전 전류 Iup로서 출력한다.The source of the p-channel MOS transistor 41 is connected to the power supply and its gate receives the phase error / up signal 101 and its drain is connected to the source of the p-channel MOS transistor 42. If a phase error / up signal 101 is active (low level), the p- channel MOS transistor 41 is turned on and the charging current to the current set by the p- channel MOS transistor 42 to the loop filter (23) I up .

n-채널 MOS 트랜지스터(44)의 소스는 접지되고, 그 게이트는 위상 오차/다운 신호(102)를 수신하고, 그 드레인은 n-채널 MOS 트랜지스터(43)의 소소에 접속된다. 위상 오차/다운 신호(102)가 활성화(고 레벨)로 되면, n-채널 MOS 트랜지스터(44)가 턴온되어 n-채널 MOS 트랜지스터(43)에서 정해진 전류를 루프 필터(23)로부터 방전 전류 IDown으로서 방전시킨다.The source of the n-channel MOS transistor 44 is grounded, its gate receives the phase error / down signal 102, and its drain is connected to the source of the n-channel MOS transistor 43. When the phase error / down signal 102 becomes active (high level), the n-channel MOS transistor 44 is turned on and the current determined by the n-channel MOS transistor 43 is supplied from the loop filter 23 to the discharge current I Down .

루프 필터(23)는 충전 전류 Iup및 방전 전류 IDown에 의해 충전 및 방전되어, 제어 전압을 발생하여, 이 전압을 VCO에 출력한다.The loop filter 23 is charged and discharged by the charging current I up and the discharging current I Down to generate a control voltage and output this voltage to the VCO.

이러한 구성을 갖는 종래의 전하 펌핑 회로의 동작에 대해 설명하고자 한다.The operation of a conventional charge pumping circuit having such a configuration will be described.

도 4에서 도시된 전하 펌핑 회로에서, 위상 오차/업 신호(101)가 활성일 경우, p-채널 MOS 트랜지스터(41)가 턴온된다. 이로써 p-채널 MOS 트랜지스터(42)에서 정해진 충전 전류 Iup가 루프 필터(23)에 출력되어 루프 필터(23)로부터 출력되는 제어 전압이 증가한다.In the charge pumping circuit shown in Fig. 4, when the phase error / up signal 101 is active, the p-channel MOS transistor 41 is turned on. As a result, the charge current I up determined by the p-channel MOS transistor 42 is output to the loop filter 23, and the control voltage output from the loop filter 23 increases.

위상 오차/다운 신호(102)가 활성일 경우, n-채널 MOS 트랜지스터(44)가 턴온된다. 이로써, n-채널 MOS 트랜지스터(43)에서 정해진 방전 전류 IDown가 루프 필터(23)로부터 방전되어 루프 필터(23)로부터 출력되는 제어 전압이 감소한다.When the phase error / down signal 102 is active, the n-channel MOS transistor 44 is turned on. As a result, the discharge current I Down determined by the n-channel MOS transistor 43 is discharged from the loop filter 23, and the control voltage output from the loop filter 23 decreases.

이러한 전하 펌핑 회로에서는, 위상 오차/업 또는 다운 신호(101 또는 102)는 p-채널 또는 n-채널 MOS 트랜지스터(41 또는 44)의 게이트 확산 용량을 통해 p-채널 또는 n-채널 MOS 트랜지스터(42 또는 43)의 소스 전위 VGS를 변동시킨다.In this charge pumping circuit, the phase error / up or down signal 101 or 102 is applied to the p-channel or n-channel MOS transistor 42 or 44 through the gate diffusion capacitance of the p- or it causes the variation of the source potential V GS 43).

이 때문에, MOS 트랜지스터(42 및 43)에서 각각 정해지는 충전 전류 Iup및 방전 전류 IDown은 변동하게 된다. 따라서, 도 5a에서 도시된 바와 같이, 루프 필터(23)로부터 출력되는 제어 전압 Vc 상에는 1/기준 신호 fr의 간격으로 노이즈가 중첩된다. 노이즈가 중첩된 제어 전압 Vc에 의해 제어되는 VCO로부터의 발진 출력 신호 fv의 스펙트럼을 측정하면 기준 주파수 성분으로 인한 기준 누설(reference leakage)이 도 5b에서 도시된 바와 같이, 신호 fv에 중첩된다는 것을 확인하였다.For this reason, the charging current I up and the discharging current I Down determined by the MOS transistors 42 and 43 vary. 5A, noise is superimposed on the control voltage Vc output from the loop filter 23 at intervals of 1 / reference signal fr. When the spectrum of the oscillation output signal fv from the VCO controlled by the noise-superimposed control voltage Vc is measured, it is confirmed that the reference leakage due to the reference frequency component overlaps the signal fv as shown in FIG. 5B Respectively.

이 전하 펌핑 회로에서는, p-채널 및 n-채널 MOS 트랜지스터(42 및 43)의 드레인과 소스 간의 정전류 출력 전압 VDS는 제어 전압 Vc의 상태에 따른다. 이러한 이유 때문에, 전류 이득이 변화하여, 안정 시간(settling time)이 불안정하게 된다.In this charge pumping circuit, the constant current output voltage V DS between the drain and source of the p-channel and n-channel MOS transistors 42 and 43 depends on the state of the control voltage Vc. For this reason, the current gain changes and the settling time becomes unstable.

전류 이득에서의 변동을 억제시키기 위한 전하 펌핑 회로의 다른 예를 도 6을 참조하면서 기술하기로 한다. 도 4의 참조 부호와 동일한 참조 부호는 동일 부분을 나타내므로, 그에 대한 설명은 생략하기로 한다.Another example of the charge pumping circuit for suppressing the fluctuation in the current gain will be described with reference to Fig. 4, the same reference numerals as those in FIG. 4 denote the same parts, and a description thereof will be omitted.

도 6에서 도시된 전하 펌핑 회로는 제1 스위칭 회로(81), 제1 전류원(82), 제2 스위칭 회로(83), 제2 전류원(84), 출력 회로(85) 및 인버터(65 및 66)를 포함한다.The charge pumping circuit shown in Figure 6 includes a first switching circuit 81, a first current source 82, a second switching circuit 83, a second current source 84, an output circuit 85 and inverters 65 and 66 ).

제1 스위칭 회로(81)는 p-채널 MOS 트랜지스터(62), 및 npn 트랜지스터(51 및 55)로 구성된다. 제1 전류원(82)은 npn 트랜지스터(52) 및 저항(63)으로 구성된다. 제2 스위칭 회로(83)는 p-채널 MOS 트랜지스터(61) 및 npn 트랜지스터(54 및 56)로 구성되다. 제2 전류원(84)은 npn 트랜지스터(53) 및 저항(64)으로 구성된다. 출력 회로(85)는 p-채널 MOS 트랜지스터(57 및 60) 및 n-채널 MOS 트랜지스터(58 및 59)로 구성된다.The first switching circuit 81 is composed of a p-channel MOS transistor 62 and npn transistors 51 and 55. The first current source 82 is comprised of an npn transistor 52 and a resistor 63. The second switching circuit 83 is composed of a p-channel MOS transistor 61 and npn transistors 54 and 56. The second current source 84 is comprised of an npn transistor 53 and a resistor 64. The output circuit 85 is composed of p-channel MOS transistors 57 and 60 and n-channel MOS transistors 58 and 59.

인버터(65)는 위상 오차/업 신호(101)의 논리 레벨을 반전시켜 제1 스위칭 회로(81)에 반전된 신호를 출력한다. 인버터(66)는 위상 오차/다운 신호(102)의 논리 레벨을 반전시켜 제2 스위칭 회로(83)에 반전된 신호를 출력한다.The inverter 65 inverts the logic level of the phase error / up signal 101 and outputs the inverted signal to the first switching circuit 81. [ The inverter 66 inverts the logic level of the phase error / down signal 102 and outputs the inverted signal to the second switching circuit 83.

제1 스위칭 회로(81)에서, p-채널 MOS 트랜지스터(62)의 소스는 전원에 접속되고, 그 드레인은 npn 트랜지스터(51)의 콜렉터에 접속되고, 그 게이트는 p-채널 MOS 트랜지스터(57)의 드레인 및 게이트에 접속된다. npn 트랜지스터(55)의 콜렉터는 전원에 접속되고, 그 베이스는 위상 오차/업 신호(101)를 수신하고, 그 에미터는 npn 트랜지스터(51)의 에미터에 접속된다. npn 트랜지스터(51)의 베이스는 인버터(65)로부터 출력을 수신한다.In the first switching circuit 81, the source of the p-channel MOS transistor 62 is connected to the power source, its drain is connected to the collector of the npn transistor 51, and its gate is connected to the p- As shown in FIG. The collector of the npn transistor 55 is connected to the power supply and its base receives the phase error / up signal 101, and its emitter is connected to the emitter of the npn transistor 51. The base of the npn transistor 51 receives the output from the inverter 65.

제1 전류원(82)에서, npn 트랜지스터(52)의 콜렉터는 npn 트랜지스터(51 및 55)의 에미터에 접속되고, 그 에미터는 저항(63)을 통해 접지되고, 그 베이스는 기준 전압 Vref를 수신한다.In the first current source 82 the collector of npn transistor 52 is connected to the emitter of npn transistors 51 and 55 and its emitter is grounded through resistor 63 and its base receives the reference voltage Vref do.

제2 스위칭 회로(83)에서, p-채널 MOS 트랜지스터(61)의 소소는 전원에 접속되고, 그 드레인은 npn 트랜지스터(54)의 콜렉터에 접속되고, 그 게이트는 p-채널 MOS 트랜지스터(60)의 드레인 및 게이트에 접속된다. npn 트랜지스터(56)의 콜렉터는 전원에 접속되고, 그 베이스는 인버터(66)로부터 출력을 수신하고, 그 에미터는 npn 트랜지스터(54)의 에미터에 접속된다. npn 트랜지스터(54)의 베이스는 위상 오차/다운 신호(102)를 수신한다.In the second switching circuit 83, the source of the p-channel MOS transistor 61 is connected to the power source, its drain is connected to the collector of the npn transistor 54, and its gate is connected to the p- As shown in FIG. The collector of the npn transistor 56 is connected to the power supply and its base receives the output from the inverter 66 and its emitter is connected to the emitter of the npn transistor 54. The base of the npn transistor 54 receives the phase error / down signal 102.

제2 전류원(84)에서, npn 트랜지스터(53)의 쿨렉터는 npn 트랜지스터(55 및 56)의 에미터에 접속되고, 그 에미터는 저항(64)을 통해 접지되고, 그 베이스는 기준 전압 Vref를 수신한다.In the second current source 84, the cooler of the npn transistor 53 is connected to the emitter of npn transistors 55 and 56, the emitter of which is grounded through a resistor 64, .

출력 회로(85)에서, p-채널 MOS 트랜지스터(57)의 소소는 전원에 접속되고, 그 드레인은 루프 필터(23)에 접속된다. p-채널 MOS 트랜지스터(57)는 p-채널 MOS 트랜지스터(62)와 함께 전류 미러 회로를 형성한다. p-채널 MOS 트랜지스터(57)는 루프 필터(23)에 충전 전류 Iup로서 p-채널 MOS 트랜지스터(62)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 출력한다.In the output circuit 85, the source of the p-channel MOS transistor 57 is connected to the power supply, and the drain thereof is connected to the loop filter 23. The p-channel MOS transistor 57 forms a current mirror circuit together with the p-channel MOS transistor 62. The p-channel MOS transistor 57 outputs to the loop filter 23 a current having a current value based on the current flowing through the source and the drain of the p-channel MOS transistor 62 as the charging current I up .

p-채널 MOS 트랜지스터(60)의 소소는 전원에 접속되고, 그 소스는 전원에 접속되고, 그 드레인은 n-채널 MOS 트랜지스터(59)의 드레인에 접속된다. p-채널 MOS 트랜지스터(60)는 p-채널 MOS 트랜지스터(61)와 함께 전류 미러 회로를 형성한다. p-채널 MOS 트랜지스터(61)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 전류가 p-채널 MOS 트랜지스터(60)의 소소 및 드레인을 통해 흐른다.The source of the p-channel MOS transistor 60 is connected to a power source, its source is connected to the power source, and its drain is connected to the drain of the n-channel MOS transistor 59. The p-channel MOS transistor 60 together with the p-channel MOS transistor 61 forms a current mirror circuit. a current having a current value based on the current flowing through the source and the drain of the p-channel MOS transistor 61 flows through the source and the drain of the p-channel MOS transistor 60.

n-채널 MOS 트랜지스터(59)의 드레인은 p-채널 MOS 트랜지스터(60)의 드레인에 접속되고, n-채널 MOS 트랜지스터(59)의 소스는 접지되고, 그 게이트는 n-채널 MOS 트랜지스터(58)의 드레인 및 게이트에 접속된다.The drain of the n-channel MOS transistor 59 is connected to the drain of the p-channel MOS transistor 60, the source of the n-channel MOS transistor 59 is grounded, As shown in FIG.

n-채널 MOS 트랜지스터(58)의 소소는 접지되고, 그 게이트는 n-채널 MOS 트랜지스터(59)의 게이트에 접속되고, n-채널 MOS 트랜지스터(58)의 드레인은 p-채널 MOS 트랜지스터(57)의 드레인 및 루프 필터(23)에 접속된다. n-채널 MOS 트랜지스터(58)는 n-채널 MOS 트랜지스터(59)와 함께 전류 미러 회로를 형성한다. n-채널 MOS 트랜지스터(58)는 루프 필터(23)에 방전 전류 Idown로서 n-채널 MOS 트랜지스터(59)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 출력한다.The gate of the n-channel MOS transistor 58 is grounded, its gate is connected to the gate of the n-channel MOS transistor 59, and the drain of the n-channel MOS transistor 58 is connected to the p- And to the drain and loop filter 23 of FIG. The n-channel MOS transistor 58 forms a current mirror circuit together with the n-channel MOS transistor 59. The n-channel MOS transistor 58 outputs to the loop filter 23 a current having a current value based on the current flowing through the source and drain of the n-channel MOS transistor 59 as the discharge current I down .

이러한 구성을 갖는 전하 펌핑 회로의 동작에 대해 기술하기로 한다.The operation of the charge pumping circuit having such a configuration will be described.

위상 오차/업 신호(101)가 활성화(저 레벨)로 될 경우, 인버터(65)는 고 레벨 신호를 출력하고, npn 트랜지스터(51 및 55)로 이루어진 차동 증폭기는 npn 트랜지스터(52) 및 저항(63)으로 형성된 전류원에 의해 정해지는 전류가 흐르도록 동작한다. 이 정전류는 또한 p-채널 MOS 트랜지스터(62)의 소스 및 드레인을 통해 흐른다. 이로써, 정전류에 기초한 전류값을 갖는 전류가 p-채널 MOS 트랜지스터(57)의 소스 및 드레인을 통해 충전 전류 Iup로서 흐르게 되어 루프 필터(23)에 출력된다.When the phase error / up signal 101 becomes active (low level), the inverter 65 outputs a high level signal, and the differential amplifier consisting of the npn transistors 51 and 55 outputs the npn transistor 52 and the resistor And 63, respectively. This constant current also flows through the source and drain of the p-channel MOS transistor 62. As a result, a current having a current value based on a constant current flows through the source and drain of the p-channel MOS transistor 57 as a charge current I up and is output to the loop filter 23.

위상 오차/다운 신호(102)가 활성화(고 레벨)로 될 경우, 인버터(66)는 저-레벨 신호를 출력하여, npn 트랜지스터(54 및 56)로 이루어진 차동 증폭기는 npn 트랜지스터(53) 및 저항(64)으로 형성된 전류원에서 정해지는 전류가 흐르도록 동작한다. 이 정전류는 또한 p-채널 MOS 트랜지스터(61)의 소스 및 드레인을 통해 흐른다. 따라서, p-채널 MOS 트랜지스터(60)의 소스 및 드레인과, n-채널 MOS 트랜지스터(59)의 소스 및 드레인을 통해 정전류에 기초한 전류값을 갖는 전류가 흐른다.When the phase error / down signal 102 becomes active (high level), inverter 66 outputs a low-level signal such that the differential amplifier consisting of npn transistors 54 and 56 is connected to npn transistor 53 and resistor And the current determined by the current source formed by the current source 64 flows. This constant current also flows through the source and drain of the p-channel MOS transistor 61. Therefore, a current having a current value based on a constant current flows through the source and the drain of the p-channel MOS transistor 60 and the source and the drain of the n-channel MOS transistor 59.

n-채널 MOS 트랜지스터(59)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 전류가 n-채널 MOS 트랜지스터(58)의 소스 및 드레인을 통해 방전 전류 IDown로서 흐르게 됨으로써 루프 필터(23)가 방전된다.a current having a current value based on the current flowing through the source and drain of the n-channel MOS transistor 59 flows through the source and the drain of the n-channel MOS transistor 58 as the discharge current I D , Is discharged.

이러한 전하 펌핑 회로에서는, npn 트랜지스터(52 및 53)는 출력단 상에 배치되지 않으므로, 전류 이득은 출력단에 종속되지 않는다. 그러므로, 안정 시간이 안정되어, 제어 잔압 Vc는 증가하지 않는다. 전류원(82 및 84)을 각각 형성하는 npn 트랜지스터(52 및 53)가 출력단 상에 배치되지 않으므로, 스위칭 동작에 의한 출력 전류에서의 변동은 일어 나지 않는다.In this charge pumping circuit, since the npn transistors 52 and 53 are not disposed on the output stage, the current gain is not dependent on the output stage. Therefore, the stabilization time is stabilized, and the control residual pressure Vc does not increase. Since the npn transistors 52 and 53, which respectively form the current sources 82 and 84, are not disposed on the output stage, fluctuations in the output current due to the switching operation do not occur.

이러한 전하 펌핑 회로에서는, 그러나, npn 트랜지스터(51 및 54)가 턴 오프될 경우, p-채널 MOS 트랜지스터(57)의 게이트가 신속하게 충전되지 않거나, 또는 n-채널 MOS 트랜지스터(58)의 게이트가 신속하게 방전되지 않는다. 따라서, p-채널 및 n-채널 MOS 트랜지스터(57 및 58)는 긴 턴-오프 시간을 필요로 하므로, 위상 오차 신호에 대한 출력 전류(충전 전류 Iup및 방전 전류 IDown)의 선형성이 나빠진다. 그 결과, 기준 누설 및 지터(jitter)가 증가한다.In this charge pumping circuit, however, when the npn transistors 51 and 54 are turned off, the gate of the p-channel MOS transistor 57 is not quickly charged, or the gate of the n- It is not discharged quickly. Thus, since the p-channel and n-channel MOS transistors 57 and 58 require a long turn-off time, the linearity of the output currents (charge current I up and discharge current I down ) for the phase error signal deteriorates . As a result, the reference leakage and the jitter increase.

이러한 전하 펌핑 회로에서는, 바이폴라 트랜지스터로서의 npn 트랜지스터(51 및 54)가 위상 오차 신호를 수신하기 때문에, 이들 트랜지스터는 일반적인 디지탈 위상 비교기와의 접속을 위해 CMOS(상보형 금속-산화물 반도체)-ECL(에미터 결합 로직)을 필요로 하여, 회로가 대규모로 된다.In this charge pumping circuit, because the npn transistors 51 and 54 as bipolar transistors receive the phase error signal, they are CMOS (Complementary Metal-Oxide Semiconductor) -ECL Circuit combinational logic) is required, resulting in a large-scale circuit.

상기 종래의 전하 펌핑 회로는 다음과 같은 문제들을 갖고 있다.The conventional charge pumping circuit has the following problems.

(1) 출력 트랜지스터의 턴-오프 시간이 길기 때문에, 위상 오차 신호에 대한 출력 전류의 선형성이 나빠져, 기준 누설 및 지터가 크게 된다.(1) Since the turn-off time of the output transistor is long, the linearity of the output current with respect to the phase error signal deteriorates, and the reference leakage and jitter become large.

(2) 일반적인 디지탈 위상 비교기와의 접속을 위해 CMOS-ECL 레벨의 변환기를 필요로 한다.(2) A CMOS-ECL level converter is required for connection with a general digital phase comparator.

따라서, 본 발명의 목적은 위상 오차 신호에 대해 출력 전류의 선형성을 유지할 수 있는 전하 펌핑 회로 및 PLL 주파수 합성기를 제공하는 데 있다.It is therefore an object of the present invention to provide a charge pumping circuit and a PLL frequency synthesizer that can maintain the linearity of the output current with respect to the phase error signal.

본 발명의 다른 목적은 위상 비교기와의 접속시 어떠한 특정 회로를 필요로 하지 않고 기준 누설을 감소시킬 수 있는 전하 펌핑 회로 및 PLL 주파수 합성기를 제공하는 데 있다.It is another object of the present invention to provide a charge pumping circuit and a PLL frequency synthesizer which can reduce a reference leakage without requiring any specific circuit when connecting to a phase comparator.

상기 목적들을 달성하기 위해, 본 발명에 따르면, 정전류값을 갖는 전류를 발생하여 출력시키기 위한 정전류원과, 입력 신호가 활성일 경우 턴 온되어 정전류원에서 정해지는 전류를 출력하는 스위치 수단과, 스위치 수단으로부터 출력된 전류가 흐르는 제1 MOS 트랜지스터와, 제1 MOS 트랜지스터와 함께 전류 미러 회로를 형성하여 제1 MOS 트랜지스터를 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 충전 전류 및 방전 전류 중 하나로서 출력시키는 제2 MOS 트랜지스터와, 입력 신호가 비활성일 경우 제2 MOS 트랜지스터의 게이트를 층전 또는 방전시킴으로써 제2 MOS 트랜지스터를 턴 오프시키기 위한 스위칭-오프 수단을 구비하는 전하 펌핑 회로가 제공된다.In order to achieve the above objects, according to the present invention, there is provided a constant current source comprising: a constant current source for generating and outputting a current having a constant current value; switch means for turning on when an input signal is active and outputting a current determined by a constant current source; And a current mirror circuit is formed with the first MOS transistor to output a current having a current value based on a current flowing through the first MOS transistor as one of a charge current and a discharge current And a switching-off means for turning off the second MOS transistor by putting or discharging the gate of the second MOS transistor when the input signal is inactive, is provided.

도 1은 본 발명의 제1 실시예에 따른 전하 펌핑 회로를 도시한 회로도.1 is a circuit diagram showing a charge pumping circuit according to a first embodiment of the present invention;

도 2는 본 발명의 제2 실시에에 따른 전하 펌핑 회로를 도시한 회로도.2 is a circuit diagram showing a charge pumping circuit according to a second embodiment of the present invention;

도 3은 PLL 주파수 합성기의 구성을 도시한 도면.3 is a diagram showing a configuration of a PLL frequency synthesizer.

도 4는 종래의 전하 펌핑 회로를 도시한 회로도.4 is a circuit diagram showing a conventional charge pumping circuit.

도 5a는 도 4에서 도시된 제어 전압에 중첩되는 노이즈를 설명하기 위한 파형 차트.Fig. 5A is a waveform chart for explaining noise superimposed on the control voltage shown in Fig. 4. Fig.

도 5b는 발진 출력 신호의 주파수 스펙트럼을 설명하기 위한 파형 차트.5B is a waveform chart for explaining the frequency spectrum of the oscillation output signal;

도 6은 종래의 다른 전하 펌핑 회로를 도시한 회로도.6 is a circuit diagram showing another conventional charge pumping circuit;

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

1, 2, 6, 8 : n-채널 MOS 트랜지스터1, 2, 6, 8: n-channel MOS transistor

3, 4, 5, 7 : p-채널 MOS 트랜지스터3, 4, 5, 7: p-channel MOS transistor

17, 18 : 인버터17, 18: Inverter

73 : 전압 제어 발진기73: Voltage controlled oscillator

101 : 위상 오차/업 신호101: phase error / up signal

102 : 위상 오차/다운 신호102: Phase error / down signal

123 : 루프 필터123: Loop filter

120 : 정전류원120: constant current source

121, 122 : 스위칭-오프 회로121, 122: switching-off circuit

본 발명을 첨부된 도면을 참조하면서 이하에서 상세히 기술하기로 한다.The present invention will be described in detail below with reference to the accompanying drawings.

(제1 실시예)(Embodiment 1)

도 1은 본 발명에 따른 전하 펌핑 회로를 도시한다.Figure 1 illustrates a charge pumping circuit in accordance with the present invention.

제1 실시예의 전하 펌핑 회로는 정전류원(120), n-채널 MOS 트랜지스터(1, 2, 6, 및 8), p-채널 MOS 트랜지스터(3, 4, 5, 및 7), 스위칭-오프 회로(121 및 122), 및 인버터(17 및 18)를 포함한다.The charge pumping circuit of the first embodiment includes a constant current source 120, n-channel MOS transistors 1, 2, 6 and 8, p-channel MOS transistors 3, 4, 5 and 7, (121 and 122), and inverters (17 and 18).

인버터(17)는 위상 오차/업 신호(101)의 논리 레벨을 반전시켜 스위칭-오프 회로(121)에 반전된 신호를 출력한다. 인버터(18)는 위상 오차/다운 신호(102)의 논리 레벨을 반전시켜 스위칭-오프 회로(122)에 반전된 신호를 출력한다.The inverter 17 inverts the logic level of the phase error / up signal 101 and outputs the inverted signal to the switching-off circuit 121. The inverter 18 inverts the logic level of the phase error / down signal 102 and outputs the inverted signal to the switching-off circuit 122.

n-채널 MOS 트랜지스터(1)의 게이트는 인버터(17)로부터 출력을 수신하고, 그 드레인은 p-채널 MOS 트랜지스터(5)의 드레인에 접속되고, 그 소스는 n-채널 MOS 트랜지스터(2)의 드레인에 접속된다. 위상 오차/업 신호(101)가 활성화(저 레벨)일 경우, n-채널 MOS 트랜지스터(1)가 턴 온되어 n-채널 MOS 트랜지스터(2)에서 정해지는 전류가 소스 및 드레인을 통해 흐르게 된다. 두 MOS 트랜지스터(1 및 2)로 구성되는 직렬 회로는 정전류 스위칭 회로를 형성한다.The gate of the n-channel MOS transistor 1 receives the output from the inverter 17 and its drain is connected to the drain of the p-channel MOS transistor 5, Drain. When the phase error / up signal 101 is activated (low level), the n-channel MOS transistor 1 is turned on and the current determined by the n-channel MOS transistor 2 flows through the source and the drain. A series circuit composed of two MOS transistors 1 and 2 forms a constant current switching circuit.

n-채널 MOS 트랜지스터(2)의 게이트는 정전류원(120)에 접속되고, 그 소스는 접지된다. n-채널 MOS 트랜지스터(2)는 정전류원(120)에 의해 발생되는 정전류를 출력한다. p-채널 MOS 트랜지스터(5)의 소스는 전원에 접속되고, 그 게이트는 p-채널 MOS 트랜지스터(7)의 드레인 및 게이트에 접속된다.The gate of the n-channel MOS transistor 2 is connected to the constant current source 120, and its source is grounded. The n-channel MOS transistor 2 outputs a constant current generated by the constant current source 120. The source of the p-channel MOS transistor 5 is connected to the power source, and its gate is connected to the drain and gate of the p-channel MOS transistor 7. [

스위칭-오프 회로(121)는 정전류 소자로서 작용하는 p-채널 MOS 트랜지스터(11) 및 스위칭 소자로서 작용하는 p-채널 MOS 트랜지스터(9)로 형성된다. p-채널 MOS 트랜지스터(11)의 소스는 전원에 접속되고, 그 게이트는 정전류원(120)에 접속된다. p-채널 MOS 트랜지스터(9)의 게이트는 인버터(17)로부터 출력을 수신하고, 그 소스 및 드레인은 p-채널 MOS 트랜지스터(11)의 드레인 및 p-채널 MOS 트랜지스터(7)의 게이트 각각에 접속된다.The switching-off circuit 121 is formed of a p-channel MOS transistor 11 serving as a constant current device and a p-channel MOS transistor 9 serving as a switching device. The source of the p-channel MOS transistor 11 is connected to the power source, and its gate is connected to the constant current source 120. The gate of the p-channel MOS transistor 9 receives the output from the inverter 17 and its source and drain are connected to the drain of the p-channel MOS transistor 11 and to the gate of the p- do.

p-채널 MOS 트랜지스터(7)의 소스는 전원에 접속되고, 그 드레인은 루프 필터(23)에 접속된다. p-채널 MOS 트랜지스터(7)는 p-채널 MOS 트랜지스터(5)와 함께 전류 미러 회로를 형성한다.The source of the p-channel MOS transistor 7 is connected to the power supply, and the drain thereof is connected to the loop filter 23. The p-channel MOS transistor 7 together with the p-channel MOS transistor 5 forms a current mirror circuit.

p-채널 MOS 트랜지스터(4)의 게이트는 인버터(18)로부터 출력을 수신하고, 그 드레인 및 소스는 n-채널 MOS 트랜지스터(6)의 드레인 및 p-채널 MOS 트랜지스터(3)의 드레인 각각에 접속된다. 위상 오차/다운 신호(102)가 활성화(고 레벨)될 경우, p-채널 MOS 트랜지스터(4)가 턴 온되어 p-채널 MOS 트랜지스터(3)에서 정해지는 전류가 소스 및 드레인을 통해 흐르게 된다. 두 MOS 트랜지스터(3 및 4)로 구성되는 직렬 회로는 정전류 스위칭 회로를 형성한다.The gate of the p-channel MOS transistor 4 receives the output from the inverter 18 and its drain and source are connected to the drain of the n-channel MOS transistor 6 and the drain of the p-channel MOS transistor 3, respectively do. When the phase error / down signal 102 is activated (high level), the p-channel MOS transistor 4 is turned on and the current determined by the p-channel MOS transistor 3 flows through the source and the drain. A series circuit composed of two MOS transistors 3 and 4 forms a constant current switching circuit.

p-채널 MOS 트랜지스터(3)의 게이트는 정전류원(120)에 접속되고, 그 소스는 접지된다. p-채널 MOS 트랜지스터(3)는 정전류원(120)에 의해 발생되는 정전류를 출력한다. n-채널 MOS 트랜지스터(6)의 소스는 접지되고, 그 게이트는 n-채널 MOS 트랜지스터(8)의 드레인 및 게이트에 접속된다.The gate of the p-channel MOS transistor 3 is connected to the constant current source 120, and its source is grounded. The p-channel MOS transistor 3 outputs a constant current generated by the constant current source 120. The source of the n-channel MOS transistor 6 is grounded, and its gate is connected to the drain and gate of the n-channel MOS transistor 8.

스위칭-오프 회로(122)는 정전류 소자로서 작용하는 p-채널 MOS 트랜지스터(12) 및 스위칭 소자로서 작용하는 n-채널 MOS 트랜지스터(10)로 형성된다. n-채널 MOS 트랜지스터(12)의 소스는 전원에 접속되고, 그 게이트는 정전류원(120)에 접속된다. n-채널 MOS 트랜지스터(10)의 게이트는 인버터(18)로부터 출력을 수신하고, 그 소스 및 드레인은 n-채널 MOS 트랜지스터(12)의 드레인 및 n-채널 MOS 트랜지스터(8)의 게이트 각각에 접속된다.The switching-off circuit 122 is formed of a p-channel MOS transistor 12 serving as a constant current device and an n-channel MOS transistor 10 serving as a switching device. The source of the n-channel MOS transistor 12 is connected to the power source, and the gate thereof is connected to the constant current source 120. The gate of the n-channel MOS transistor 10 receives the output from the inverter 18 and its source and drain are connected to the drain of the n-channel MOS transistor 12 and the gate of the n- do.

n-채널 MOS 트랜지스터(8)의 소스는 전원에 접속되고, 그 드레인은 p-채널 MOS 트랜지스터(7)의 드레인과 함께 루프 필터(123)에 접속된다. n-채널 MOS 트랜지스터(8)는 n-채널 MOS 트랜지스터(6)와 함께 전류 미러 회로를 형성한다.The source of the n-channel MOS transistor 8 is connected to the power supply, and the drain thereof is connected to the loop filter 123 together with the drain of the p-channel MOS transistor 7. The n-channel MOS transistor 8 together with the n-channel MOS transistor 6 forms a current mirror circuit.

이러한 구성을 갖는 전하 펌핑 회로의 동작에 대해 기술하기로 한다.The operation of the charge pumping circuit having such a configuration will be described.

우선 활성(저 레벨)인 위상 오차/업 신호(101)의 동작에 대해 설명하고자 한다. 위상 오차/업 신호(101)가 저 레벨로 변화하고 인버터(17)로부터의 출력이 고 레벨로 변화하면, n-채널 MOS 트랜지스터(1)가 턴 온되어 n-채널 MOS 트랜지스터(2)에 의해 정해지는 전류가 p-채널 MOS 트랜지스터(5)를 통해 흐른다. p-채널 MOS 트랜지스터(5 및 7)는 전류 미러 회로를 형성한다. 따라서, p-채널 MOS 트랜지스터(5)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 충전 전류 Iup가 p-채널 MOS 트랜지스터(7)의 소스 및 드레인을 통해 흘러 루프 필터(123)에 출력된다.First, the operation of the phase error / up signal 101 which is active (low level) will be described. When the phase error / up signal 101 changes to low level and the output from the inverter 17 changes to high level, the n-channel MOS transistor 1 is turned on and the n-channel MOS transistor 2 A predetermined current flows through the p-channel MOS transistor 5. The p-channel MOS transistors 5 and 7 form a current mirror circuit. Therefore, the charge current I up having a current value based on the current flowing through the source and the drain of the p-channel MOS transistor 5 flows through the source and the drain of the p-channel MOS transistor 7 and is supplied to the loop filter 123 .

위상 오차/업 신호(101)가 활성 상태(저 레벨)에서 비활성 상태(고 레벨)로 변화하고 인버터(17)로부터의 출력이 고 레벨에서 저 레벨로 변화하면, 스위칭-오프 회로(121 )의 p-채널 MOS 트랜지스터(9)가 즉시 턴 온된다. 이로써, p-채널 MOS 트랜지스터(7)의 게이트가 p-채널 MOS 트랜지스터(11)에서 정해지는 전류에 의해 충전되어, p-채널 MOS 트랜지스터(7)가 턴 오프된다.When the phase error / up signal 101 changes from the active state (low level) to the inactive state (high level) and the output from the inverter 17 changes from the high level to the low level, the p-channel MOS transistor 9 is immediately turned on. Thereby, the gate of the p-channel MOS transistor 7 is charged by the current determined by the p-channel MOS transistor 11, and the p-channel MOS transistor 7 is turned off.

이와 같은 방법으로 하여, p-채널 MOS 트랜지스터(7)의 턴 오프에 의해 전류가 제어된다. 이로써 위상 오차/업 신호(101)비활성 상태로 되어진 후 p-채널 MOS 트랜지스터(7)를 턴 오프하는 데 필요한 시간(턴-오프 시간)을 단축시킬 수 있다.In this way, the current is controlled by the turn-off of the p-channel MOS transistor 7. This can shorten the time (turn-off time) required to turn off the p-channel MOS transistor 7 after the phase error / up signal 101 becomes inactive.

활성(고 레벨)인 위상 오차/다운 신호(102)의 동작에 대해 설명하고자 한다. 위상 오차/다운 신호(102)가 고 레벨로 변화하고 인버터(18)로부터의 출력이 저 레벨로 변화하면, p-채널 MOS 트랜지스터(4)가 턴 온되어 p-채널 MOS 트랜지스터(3)에 의해 정해지는 전류가 n-채널 MOS 트랜지스터(6)를 통해 흐른다. n-채널 MOS 트랜지스터(6 및 7)는 전류 미러 회로를 형성한다. 따라서, n-채널 MOS 트랜지스터(6)의 소스 및 드레인을 통해 흐르는 전류에 기초한 전류값을 갖는 방전 전류 IDown가 n-채널 MOS 트랜지스터(8)의 소스 및 드레인을 통해 흘러 루프 필터(123)를 방전시킨다.The operation of the active (high level) phase error / down signal 102 will be described. When the phase error / down signal 102 changes to a high level and the output from the inverter 18 changes to a low level, the p-channel MOS transistor 4 is turned on and turned on by the p-channel MOS transistor 3 A predetermined current flows through the n-channel MOS transistor 6. The n-channel MOS transistors 6 and 7 form a current mirror circuit. Therefore, a discharge current I Down having a current value based on the current flowing through the source and the drain of the n-channel MOS transistor 6 flows through the source and the drain of the n-channel MOS transistor 8 and flows through the loop filter 123 Discharge.

위상 오차/다운 신호(102)가 고 레벨에서 저 레벨로 변화하고 인버터(18)로부터의 출력이 저 레벨에서 고 레벨로 변화하면, 스위칭-오프 회로(122)의 n-채널 MOS 트랜지스터(10)가 즉시 턴 온된다. 이로써, n-채널 MOS 트랜지스터(8)의 게이트가 n-채널 MOS 트랜지스터(12)에서 정해지는 전류에 의해 방전되어, n-채널 MOS 트랜지스터(8)가 턴 오프된다.When the phase error / down signal 102 changes from a high level to a low level and the output from the inverter 18 changes from a low level to a high level, the n-channel MOS transistor 10 of the switching- Is immediately turned on. Thereby, the gate of the n-channel MOS transistor 8 is discharged by the current determined by the n-channel MOS transistor 12, and the n-channel MOS transistor 8 is turned off.

이와 같은 방법으로 하여, n-채널 MOS 트랜지스터(8)의 턴 오프에 의해 전류가 제어된다. 이로써 위상 오차/다운 신호(102)가 비활성 상태로 되어진 후 n-채널 MOS 트랜지스터(8)를 턴 오프하는 데 필요한 시간(턴-오프 시간)을 단축시킬 수 있다.In this way, the current is controlled by turning off the n-channel MOS transistor 8. This makes it possible to shorten the time (turn-off time) required to turn off the n-channel MOS transistor 8 after the phase error / down signal 102 is made inactive.

제1 실시예에서는, 각 MOS 트랜지스터(7 또는 8)의 게이트와 소스 간의 정전류 출력 전압 VGS가 스위칭 동작의 어떠한 영향도 받지 않기 때문에, 출력 정전류는 스위칭 동작에 의해 거의 변동하지 않아, 기준 누설을 감소시킬 수 있다.In the first embodiment, since the constant current output voltage V GS between the gate and the source of each MOS transistor 7 or 8 is not affected by the switching operation, the output constant current hardly fluctuates due to the switching operation, .

제1 실시예의 전하 펌핑 회로를 사용하여 컴퓨터에 의해 시뮬레이션을 행한 결과, 기준 누설이 도 4에서 도시된 종래의 전하 펌핑 회로에서의 기준 누설보다 약 15dB 감소한 것으로 확인되었다.Simulation by a computer using the charge pumping circuit of the first embodiment showed that the reference leakage was reduced by about 15 dB from the reference leakage in the conventional charge pumping circuit shown in FIG.

제1 실시예에서는, p-채널 및 n-채널 MOS 트랜지스터(7 및 8)는 출력단 상에 어떠한 스위칭 회로 및 어떠한 정전류원을 제공하지 않고도 전원 스위치로서 제어된다. 출력 전류로서의 충전 전류 Iup및 방전 전류 IDown는 출력 상태와는 무관하게 일정한 이득을 갖는다.In the first embodiment, the p-channel and n-channel MOS transistors 7 and 8 are controlled as power switches without providing any switching circuit and any constant current source on the output stage. The charge current I up and the discharge current I Down as the output current have a constant gain irrespective of the output state.

비활성 위상 오차 신호에 대해 턴 온되어 게이트를 각각 충전 및 방전시키는 스위칭-오프 회로(121 및 122)는 p-채널 및 n-채널 MOS 트랜지스터(7 및 8)의 턴-오프 시간을 단축시킬 수 있다. 따라서, 위상 오차 신호에 대한 출력 전류 선형성을 향상시킬 수 있다.The switching-off circuits 121 and 122, which are turned on for the inactive phase error signal to charge and discharge the gate, respectively, can shorten the turn-off time of the p-channel and n-channel MOS transistors 7 and 8 . Thus, the output current linearity with respect to the phase error signal can be improved.

제1 실시예의 전하 펌핑 회로는 위상 오차 신호에 대해 우수한 출력 전류 선형성을 유지할 수 있으므로, 기준 누설을 감소시킬 수 있다. 위상 오차 신호가 MOS 트랜지스터에 의해 수신되기 때문에, 전하 펌핑 회로는 TTL 논리로 동작하는 디지탈 위상 비교기와의 접속에 어떠한 특정의 회로를 필요로 하지 않는다.The charge pumping circuit of the first embodiment can maintain good output current linearity for the phase error signal, thereby reducing reference leakage. Since the phase error signal is received by the MOS transistor, the charge pumping circuit does not require any particular circuit for connection to a digital phase comparator operating in TTL logic.

(제2 실시예)(Second Embodiment)

도 2는 본 발명의 제2 실시예에 따른 전하 펌핑 회로를 도시한다.Fig. 2 shows a charge pumping circuit according to a second embodiment of the present invention.

제2 실시예에서는, 도 1에서 도시된 제1 실시예의 스위칭-오프 회로(121 및 122)를 스위칭-오프 회로(131 및 132)로 대체하였다.In the second embodiment, the switching-off circuits 121 and 122 of the first embodiment shown in Fig. 1 are replaced by the switching-off circuits 131 and 132. In Fig.

스위칭-오프 회로(131)는 스위칭-오프 회로(121)와는 달리 p-채널 MOS 트랜지스터(11)를사용하지 않고 단지 p-채널 MOS 트랜지스터(9)만으로 구성된다. 스위칭-오프 회로(132)는 스위칭-오프 회로(122)와는 달리 p-채널 MOS 트랜지스터(12)를 사용하지 않고 단지 n-채널 MOS 트랜지스터(10)만으로 구성된다.Unlike the switching-off circuit 121, the switching-off circuit 131 does not use the p-channel MOS transistor 11 but consists only of the p-channel MOS transistor 9. Unlike the switching-off circuit 122, the switching-off circuit 132 does not use the p-channel MOS transistor 12 but consists only of the n-channel MOS transistor 10.

제2 실시예에서는, 스위칭-오프 회로(131 및 132)는 정전류원으로서 작용하는 어떠한 MOS 트랜지스터도 구비하지 않기 때문에, p-채널 및 n-채널 MOS 트랜지스터(7 및 8)를 턴 오프할 시에 게이트에 스위칭 노이즈가 중첩될 수 있다. 그러나, 제2 실시예에서는 제1 실시예의 효과 이외에도 적은 수의 소자로 스위칭-오프 회로(131 및 132)를 구성하는 효과를 갖는다. 전하 펌핑 회로는 무시할 수 있는 스위칭 노이즈에서도 사용될 수 있다.In the second embodiment, since the switching-off circuits 131 and 132 do not include any MOS transistor serving as a constant current source, when the p-channel and n-channel MOS transistors 7 and 8 are turned off Switching noise may be superimposed on the gate. However, the second embodiment has the effect of constituting the switching-off circuits 131 and 132 with a small number of elements in addition to the effect of the first embodiment. The charge pumping circuit can be used in negligible switching noise.

제1 및 제2 실시예는 도 3에서 도시된 PLL 주파수 합성기의 전하 펌핑 회로(72)에 대해 적용한 것으로, 상기한 방법으로 동작된다. 위상 비교기(71), 루프 필터(23), 전압 제어 발진기(73), 및 주파수 분할기(74)에 대한 설명은 생략하기로 한다는 것에 주목해야 한다.The first and second embodiments are applied to the charge pumping circuit 72 of the PLL frequency synthesizer shown in FIG. 3, and operate in the above-described manner. It should be noted that the description of the phase comparator 71, the loop filter 23, the voltage-controlled oscillator 73, and the frequency divider 74 will be omitted.

상술한 바와 같이, 본 발명은 다음과 같은 효과를 나타낸다.INDUSTRIAL APPLICABILITY As described above, the present invention exhibits the following effects.

(1) 충전 또는 방전 전류를 발생시키기 위한 출력 MOS 트랜지스터에서의 VGS가 스위칭 동작의 어떠한 영향도 받지 않기 때문에, 기준 누설을 감소시킬 수 있다.(1) The reference leakage can be reduced since V GS in the output MOS transistor for generating the charging or discharging current is not affected by the switching operation.

(2) 출력 전류로서의 충전 및 방전 전류가 제어 전압의 출력 상태와는 무관하게 이득이 일정하기 때문에, 안정한 안정 시간을 실현할 수 있다.(2) Since the gain and charge and discharge current as the output current are constant regardless of the output state of the control voltage, a stable stabilization time can be realized.

(3) 스위칭-오프 회로가 제공되기 때문에, 위상 오차 신호에 대해 우수한 출력 전류 선형성이 유지될 수 있어 기준 누설을 감소시킬 수 있다.(3) Since a switching-off circuit is provided, good output current linearity can be maintained for the phase error signal, thereby reducing reference leakage.

(4) 위상 오차 신호를 수신하기 위한 스위칭 트랜지스터가 MOS 트랜지스터이므로, 디지탈 위상 비교기와의 접속에 어떠한 특정의 회로를 필요로 하지 않아 회로의 규모를 축소시킬 수 있다.(4) Since the switching transistor for receiving the phase error signal is a MOS transistor, it is possible to reduce the scale of the circuit without requiring any specific circuit for connection with the digital phase comparator.

Claims (10)

전하 펌핑 회로(charge pumping circuit)에 있어서,In a charge pumping circuit, 정전류값을 갖는 전류를 발생하여 출력시키기 위한 정전류원(120)과,A constant current source 120 for generating and outputting a current having a constant current value, 입력 신호가 활성일 때 턴 온되어 상기 정전류원에 의해 정해지는 전류를 출력시키는 스위치 수단(1, 2; 3, 4)과,Switch means (1, 2; 3, 4) for turning on when the input signal is active and outputting a current determined by the constant current source; 상기 스위치 수단으로부터 출력된 전류가 흐르는 제1 MOS 트랜지스터(5, 6)와,First MOS transistors (5, 6) through which the current outputted from the switch means flows, 상기 제1 MOS 트랜지스터와 함께 전류 미러 회로를 형성하고, 상기 제1 MOS 트랜지스터를 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 충전 전류 및 방전 전류 중 하나로서 출력하는 제2 MOS 트랜지스터(7, 8)와,Second MOS transistors (7, 8) for forming a current mirror circuit together with the first MOS transistor and outputting a current having a current value based on a current flowing through the first MOS transistor as one of a charge current and a discharge current, Wow, 상기 입력 신호가 비활성일 때 상기 제2 MOS 트랜지스터의 게이트를 충전 또는 방전시킴으로써 상기 제2 MOS 트랜지스터를 턴 오프시키기 위한 스위칭-오프 수단(121, 122; 131, 132)Off means (121, 122; 131, 132) for turning off the second MOS transistor by charging or discharging the gate of the second MOS transistor when the input signal is inactive, 을 포함하는 것을 특징으로 하는 전하 펌핑 회로.&Lt; / RTI &gt; 제1항에 있어서, 상기 스위칭-오프 수단은2. The apparatus of claim 1, wherein the switching- 상기 정전류원으로부터의 전류에 기초한 정전류값을 갖는 전류를 발생시키기 위한 정전류 소자(11, 12)와,A constant current element (11, 12) for generating a current having a constant current value based on a current from the constant current source, 상기 입력 신호가 비활성일 때 턴 온되어 상기 제2 MOS 트랜지스터의 게이트에 상기 정전류 소자에 의해 발생된 전류를 출력시키는 스위칭 소자(9, 10)Switching elements (9, 10) which are turned on when the input signal is inactive and output a current generated by the constant current element to the gate of the second MOS transistor, 를 포함하는 것을 특징으로 하는 전하 펌핑 회로.&Lt; / RTI &gt; 제2항에 있어서, 상기 정전류 소자 및 상기 스위칭 소자는 제3 및 제4 MOS 트랜지스터로 각각 형성되는 것을 특징으로 하는 전하 펌핑 회로.The charge pumping circuit according to claim 2, wherein the constant current element and the switching element are formed by third and fourth MOS transistors, respectively. 제1항에 있어서, 상기 스위칭-오프 수단은2. The apparatus of claim 1, wherein the switching- 상기 입력 신호가 비활성일 때 턴 온되어 상기 제2 MOS 트랜지스터의 게이트에 전류를 출력시키는 스위칭 소자(9, 10)A switching element (9, 10) which is turned on when the input signal is inactive and outputs a current to the gate of the second MOS transistor, 를 포함하는 것을 특징으로 하는 전하 펌핑 회로.&Lt; / RTI &gt; 제4항에 있어서, 상기 스위칭 소자는 제3 MOS 트랜지스터로 형성되는 것을 특징으로 하는 전하 펌핑 회로.The charge pumping circuit according to claim 4, wherein the switching element is formed of a third MOS transistor. 제1항에 있어서, 상기 스위치 수단은2. The apparatus of claim 1, wherein the switch means 상기 정전류원으로부터의 전류에 기초하여 정전류값을 갖는 전류를 발생시키기 위한 제3 MOS 트랜지스터(2, 3)와,A third MOS transistor (2, 3) for generating a current having a constant current value based on the current from the constant current source, 위상 오차 신호가 비활성일 때 턴 온되어 상기 제1 MOS 트랜지스터 및 상기 스위칭-오프 수단에 상기 제3 MOS 트랜지스터에 의해 발생된 전류를 공급하는 제4 MOS 트랜지스터(1, 4)Fourth MOS transistors (1, 4) that are turned on when the phase error signal is inactive and supply the current generated by the third MOS transistor to the first MOS transistor and the switching- 를 포함하는 것을 특징으로 하는 전하 펌핑 회로.&Lt; / RTI &gt; 제6항에 있어서,The method according to claim 6, 상기 제1 및 제2 MOS 트랜지스터의 게이트는 서로 접속되고,The gates of the first and second MOS transistors are connected to each other, 상기 스위칭-오프 수단은 상기 제1 MOS 트랜지스터의 게이트와 전원 사이에 접속되고,Wherein the switching-off means is connected between a gate of the first MOS transistor and a power source, 상기 제4 MOS 트랜지스터의 드레인은 상기 제1 MOS 트랜지스터의 드레인 및 게이트에 접속되는And a drain of the fourth MOS transistor is connected to a drain and a gate of the first MOS transistor 것을 특징으로 하는 전하 펌핑 회로.Charge pump circuit. PLL 주파수 합성기에 있어서,A PLL frequency synthesizer comprising: 비교 신호와 기준 신호 간의 위상차를 검출하여, 상기 비교 신호의 위상이 상기 기준 신호의 위상보다 지연될 때는 위상 오차/업 신호를 출력하고, 상기 비교 신호의 위상이 상기 기준 신호의 위상보다 앞설 때는 위상 오차/다운 신호를 출력하기 위한 위상 비교기(71)와,And outputs a phase error / up signal when the phase of the comparison signal is delayed relative to the phase of the reference signal, and outputs a phase error / up signal when the phase of the comparison signal is ahead of the phase of the reference signal. A phase comparator 71 for outputting an error / down signal, 상기 위상 비교기로부터의 위상 오차/업 신호 및 위상 오차/다운 신호에 기초하여 충전 전류 및 방전 전류를 출력시키기 위한 전하 펌핑 회로(72)와,A charge pumping circuit (72) for outputting a charge current and a discharge current based on a phase error / up signal and a phase error / down signal from the phase comparator, 상기 전하 펌핑 회로로부터 출력된 충전 전류 및 방전 전류에 기초하여 제어 전압을 발생시키기 위한 루프 필터(23)와,A loop filter (23) for generating a control voltage based on the charge current and the discharge current output from the charge pumping circuit, 상기 루프 필터(23)로부터의 제어 전압에 의해 주파수가 제어되는 신호를 발진 출력 신호로서 출력시키기 위한 전압 제어 발진기(73)와,A voltage controlled oscillator (73) for outputting a signal whose frequency is controlled by a control voltage from the loop filter (23) as an oscillation output signal, 상기 전압 제어 발진기로부터의 발진 출력 신호의 주파수를 분할함으로써 얻어진 비교 신호를 상기 전하 펌핑 회로에 출력시키기 위한 주파수 분할기(74)A frequency divider (74) for outputting a comparison signal obtained by dividing the frequency of the oscillation output signal from the voltage controlled oscillator to the charge pumping circuit, 를 포함하고,Lt; / RTI &gt; 상기 전하 펌핑 회로는The charge pumping circuit 정전류값을 갖는 전류를 발생하여 출력시키기 위한 정전류원(120)과,A constant current source 120 for generating and outputting a current having a constant current value, 위상 오차/업 신호 및 위상 오차/다운 신호가 활성일 때 턴 온되어 상기 정전류원에 의해 정해지는 전류를 출력시키는 스위치 수단(1, 2; 3, 4)과,Switch means (1, 2; 3, 4) for turning on when the phase error / up signal and the phase error / down signal are active and outputting a current determined by the constant current source; 상기 스위치 수단으로부터 출력된 전류가 흐르는 제1 MOS 트랜지스터(5, 6)와,First MOS transistors (5, 6) through which the current outputted from the switch means flows, 상기 제1 MOS 트랜지스터와 함께 전류 미러 회로를 형성하고, 상기 제1 MOS 트랜지스터를 통해 흐르는 전류에 기초한 전류값을 갖는 전류를 충전 전류 및 방전 전류 중 하나로서 출력하는 제2 MOS 트랜지스터(7, 8)와,Second MOS transistors (7, 8) for forming a current mirror circuit together with the first MOS transistor and outputting a current having a current value based on a current flowing through the first MOS transistor as one of a charge current and a discharge current, Wow, 상기 위상 오차/업 신호 및 위상 오차/다운 신호가 비활성일 때 상기 제2 MOS 트랜지스터의 게이트를 충전 또는 방전시킴으로써 상기 제2 MOS 트랜지스터를 턴 오프시키기 위한 스위칭-오프 수단(121, 122)Off means (121, 122) for turning off the second MOS transistor by charging or discharging the gate of the second MOS transistor when the phase error / up signal and the phase error / down signal are inactive, 를 포함하는 것을 특징으로 하는 PLL 주파수 합성기.And a PLL frequency synthesizer. 제8항에 있어서, 상기 스위칭-오프 수단은9. The apparatus of claim 8, wherein the switching- 상기 정전류원으로부터의 전류에 기초한 정전류값을 갖는 전류를 발생시키기 위한 정전류 소자(11, 12)와,A constant current element (11, 12) for generating a current having a constant current value based on a current from the constant current source, 상기 위상 오차/업 신호 및 위상 오차/다운 신호가 비활성일 때 턴 온되어 상기 제2 MOS 트랜지스터의 게이트에 상기 정전류 소자에 의해 발생된 전류를 출력시키는 스위칭 소자(9, 10)(9, 10) for turning on when the phase error / up signal and phase error / down signal are inactive and outputting a current generated by the constant current device to the gate of the second MOS transistor, 를 포함하는 것을 특징으로 하는 PLL 주파수 합성기.And a PLL frequency synthesizer. 제8항에 있어서, 상기 위상 오차/업 신호 및 위상 오차/다운 신호가 비활성일 때 턴 온되어 상기 제2 MOS 트랜지스터의 게이트에 전류를 출력시키는 스위칭 소자(9, 10)10. The semiconductor memory device according to claim 8, further comprising switching elements (9, 10) that are turned on when the phase error / up signal and phase error / down signal are inactive and output a current to the gate of the second MOS transistor, 를 포함하는 것을 특징으로 하는 PLL 주파수 합성기.And a PLL frequency synthesizer.
KR1019980033257A 1997-08-20 1998-08-17 Charge pumping circuit and PLL frequency synthesizer KR100293769B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-223850 1997-08-20
JP9223850A JPH1168560A (en) 1997-08-20 1997-08-20 Pll frequency synthesizer and charge pump circuit

Publications (2)

Publication Number Publication Date
KR19990023644A KR19990023644A (en) 1999-03-25
KR100293769B1 true KR100293769B1 (en) 2001-07-12

Family

ID=16804703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033257A KR100293769B1 (en) 1997-08-20 1998-08-17 Charge pumping circuit and PLL frequency synthesizer

Country Status (5)

Country Link
US (1) US6111469A (en)
JP (1) JPH1168560A (en)
KR (1) KR100293769B1 (en)
CN (1) CN1156083C (en)
TW (1) TW425768B (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250540B2 (en) * 1999-03-15 2002-01-28 日本電気株式会社 PLL circuit
JP2000295098A (en) * 1999-04-06 2000-10-20 Oki Electric Ind Co Ltd Phase lock loop circuit
GB2395384B (en) * 1999-11-23 2004-07-14 Sony Uk Ltd Charge pump
US6472914B2 (en) 2000-01-21 2002-10-29 Texas Instruments Incorporated Process independent ultralow charge pump
KR100374631B1 (en) 2000-06-09 2003-03-04 삼성전자주식회사 Charge pump circuit
JP3493575B2 (en) * 2000-07-28 2004-02-03 Necエレクトロニクス株式会社 Semiconductor device, charge pump circuit and PLL circuit
US6466069B1 (en) * 2000-11-21 2002-10-15 Conexant Systems, Inc. Fast settling charge pump
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
US6750685B1 (en) * 2002-05-23 2004-06-15 National Semiconductor Corporation Apparatus and method for a bi-directional charge driver circuit
US6798260B1 (en) * 2003-03-04 2004-09-28 Intersil Americas Inc. Margining pin interface and control circuit
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
US7038552B2 (en) * 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
US7053684B1 (en) * 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
JP4327144B2 (en) 2005-09-30 2009-09-09 富士通マイクロエレクトロニクス株式会社 An active filter in a PLL circuit.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510238A (en) * 1978-07-07 1980-01-24 Citizen Watch Co Ltd Rll circuit
US4792705A (en) * 1986-03-14 1988-12-20 Western Digital Corporation Fast switching charge pump
JPH01128620A (en) * 1987-11-13 1989-05-22 Fujitsu Ltd Charge pump circuit
JPH0529847A (en) * 1991-07-10 1993-02-05 Fujitsu Ltd Active load circuit and differential amplifier circuit using the same
JPH0613896A (en) * 1991-09-12 1994-01-21 Hitachi Ltd Phase locked loop
JP3425235B2 (en) * 1994-09-13 2003-07-14 株式会社東芝 Variable attenuator
JPH08204549A (en) * 1995-01-20 1996-08-09 Mitsubishi Electric Corp Charge pump circuit
JPH09298462A (en) * 1996-04-30 1997-11-18 Sony Corp Pll circuit
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
JPH11146138A (en) * 1997-11-06 1999-05-28 Asahi Optical Co Ltd Feed mechanism

Also Published As

Publication number Publication date
CN1156083C (en) 2004-06-30
US6111469A (en) 2000-08-29
TW425768B (en) 2001-03-11
JPH1168560A (en) 1999-03-09
CN1208996A (en) 1999-02-24
KR19990023644A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US5319323A (en) Power supply compensated MOS Schmitt trigger oscillator
KR100326956B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US6825731B2 (en) Voltage controlled oscillator with frequency stabilized and PLL circuit using the same
US6829318B2 (en) PLL synthesizer that uses a fractional division value
US4623851A (en) Voltage controlled oscillator using flip-flop controlled switching circuits
KR100293769B1 (en) Charge pumping circuit and PLL frequency synthesizer
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US20020050868A1 (en) Function generator with adjustable oscillating frequency
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
KR20050070110A (en) Capacitive charge pump
EP0379169A2 (en) Signal delay circuit using charge pump circuit
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
US6194955B1 (en) Current source switch circuit
KR100510504B1 (en) Differential charge pump and phase locked loop having the same
JP2011130518A (en) Charge pump circuit
JP2002330067A (en) Charge pump circuit and phase synchronizing loop circuit
JPH08162911A (en) Voltage controlled oscillator
JP2000036741A (en) Pll circuit
JPH0846497A (en) Frequency phase comparator
JPH0677781A (en) Oscillation circuit
US6734742B2 (en) Voltage controlled oscillator capable of linear operation at very low frequencies
JPH0677782A (en) Ring oscillator
JP3105823B2 (en) Voltage-current converter
KR0174155B1 (en) Phase locked loop circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee