KR100289806B1 - Programmable input/output apparatus - Google Patents
Programmable input/output apparatus Download PDFInfo
- Publication number
- KR100289806B1 KR100289806B1 KR1019990005244A KR19990005244A KR100289806B1 KR 100289806 B1 KR100289806 B1 KR 100289806B1 KR 1019990005244 A KR1019990005244 A KR 1019990005244A KR 19990005244 A KR19990005244 A KR 19990005244A KR 100289806 B1 KR100289806 B1 KR 100289806B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- register
- pad
- buffer
- data
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 11
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 1
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 1
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 1
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 1
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 1
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
Abstract
본 발명은 프로그래머블 입출력장치에 관한 것으로, 종래에는 씨모스 또는 토템플 출력패드로 구성되어 있어서 오픈 드레인 또는 오픈 콜렉터 출력이 필요한 포트의 경우 별도의 버퍼를 붙여야만 하는 문제점이 있었다. 따라서, 본 발명은 데이터를 외부핀과 패드버퍼를 통해 입력받아 이를 씨피유의 데이터버스에 넘기는 입력버퍼와, 상기 씨피유의 데이터버스에서 넘겨받은 데이터를 패드버퍼 및 외부핀을 통해 출력하는 출력레지스터와, 상기 입력버퍼 또는 출력레지스터를 인에이블시켜 데이터의 입출력 방향을 제어하는 방향제어레지스터와, 출력형태를 설정하는 출력형태설정레지스터와, 상기 각부를 총괄 제어하는 제어부와, 상기 출력레지스터및 방향레지스터와 출력형태설정레지스터의 출력신호를 입력받아 이를 소정 논리조합하여 상기 패드버퍼의 출력을 제어하는 패드출력신호제어기로 구성함으로써 칩의 외부에 별도의 버퍼없이 레지스터의 셋팅만으로 출력형태를 변경할 수 있고, 오픈 드레인 또는 오픈 콜렉터 형태의 제어신호를 출력한후 다시 읽어보기 위한 회로기능 구현시 단 2비트로 구현되어 시스템전체의 효율을 증가시킬 수 있는 효과가 있다.The present invention relates to a programmable input / output device, and in the related art, a port having an open drain or open collector output has a problem of attaching a separate buffer since the CMOS or totem output pads are used. Accordingly, the present invention provides an input buffer for receiving data through an external pin and a pad buffer and passing it to the CPI data bus, an output register for outputting data received from the CPI data bus through a pad buffer and an external pin; A direction control register for controlling the input / output direction of the data by enabling the input buffer or output register, an output type setting register for setting the output form, a control unit for overall control of the parts, the output register and the direction register, and an output. A pad output signal controller that controls the output of the pad buffer by receiving the output signal of the shape setting register and logically combining the output signal can be changed by only setting a register without a separate buffer outside the chip. Or read the control signal again in the form of an open collector There is an effect that is implemented only by 32 bits, the implementation for the circuit function group can increase the efficiency of the overall system.
Description
본 발명은 프로그래머블 입출력장치에 관한 것으로, 특히 기존의 토템플 출력기능과 오픈드레인 출력기능을 겸용으로 선택적으로 사용할 수 있도록 하여 더욱 다양한 인터페이스신호를 접속시킬 수 있도록 한 프로그래머블 입출력장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable input / output device, and more particularly, to a programmable input / output device for connecting a variety of interface signals by selectively using a conventional totem output function and an open drain output function.
도1은 종래 프로그래머블 입출력장치에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 데이터를 외부핀과 패드버퍼(13)를 통해 입력받아 이를 씨피유의 데이터버스에 넘기는 입력버퍼(10)와, 상기 씨피유의 데이터버스에서 넘겨받은 데이터를 패드버퍼(13) 및 외부핀을 통해 출력하는 출력레지스터(11)와, 상기 입력버퍼(10) 또는 출력레지스터(11)를 인에이블시켜 데이터의 입출력 방향을 제어하는 방향제어레지스터(12)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.1 is a circuit diagram showing a configuration of a conventional programmable input / output device. As shown in FIG. 1, an input buffer 10 for receiving data through an external pin and a pad buffer 13 and transferring the data to a data bus of CPI, and the CPI The output register 11 outputs the data transferred from the data bus through the pad buffer 13 and the external pin, and the input buffer 10 or the output register 11 to control the input / output direction of the data. The operation of the conventional apparatus, which is composed of the direction control register 12 and thus configured, will be described.
먼저, 사용자는 제어부(14)를 통해 프로그래머블 입출력장치를 출력용으로 사용할 것인지 또는 입력용으로 사용할 것인지를 결정하여 방향제어레지스터(12)에 해당값을 라이트하는데, 즉 제어부(14)가 방향제어레지스터(12)에 '1'을 라이트하면 그 방향레지스터는 패드버퍼(13)출력제어신호를 '0'으로 출력하게 되고, 이에 따라 패드버퍼(13)의 버퍼(BUF2)는 인에이블되어 출력레지스터(11)의 내용이 패키지핀을 통해 칩외부로 출력되게 된다.First, the user determines whether to use the programmable input / output device for output or input through the control unit 14 and writes the corresponding value to the direction control register 12, that is, the control unit 14 causes the direction control register ( 12, the direction register outputs the pad buffer 13 output control signal as '0'. Accordingly, the buffer BUF2 of the pad buffer 13 is enabled and the output register 11 is output. ) Is output to the outside of the chip through the package pin.
반대로, 제어부(14)가 방향제어레지스터(12)에 '0'을 라이트하면 패드버퍼(13)의 출력은 디스에이블되어 입력용포트로 사용되어 그 패드버퍼(13) 및 입력버퍼(10)를 통해 데이터를 입력받는다.On the contrary, when the controller 14 writes '0' to the direction control register 12, the output of the pad buffer 13 is disabled and used as an input port, so that the pad buffer 13 and the input buffer 10 are removed. Receive data through
여기서, 상기 제어부(14)는 리셋신호시 프로그래머블입출력장치의 초기설정 및 초기 출력레지스터(11) 값을 지정하기 위하여 리셋신호가 각 출력레지스터(11)및 방향제어레지스터(12)에 접속된다.Here, the control unit 14 is connected to each of the output register 11 and the direction control register 12 in order to specify the initial setting of the programmable I / O and the initial output register 11 when the reset signal.
도2는 도1이 적용되는 8비트 프로그래머블 입출력장치와 레지스터맵의 예시도로서, 방향제어레지스터(12)가 입력으로 지정되었을 때는 리드만 가능하고, 출력지정시에는 리드/라이트가 가능한 레지스터로 각 동작은 8비트 단위로 이루어지며, 각 비트별로 입력/출력을 분리하여 지정할 수 있다.FIG. 2 is an exemplary diagram of an 8-bit programmable input / output device and a register map to which FIG. 1 is applied. FIG. 2 is a register capable of reading only when the direction control register 12 is designated as an input and reading / writing at an output specification. The operation consists of 8 bits, and input / output can be specified separately for each bit.
그러나, 상기와 같이 동작하는 종래 장치는 씨모스 또는 토템플 출력패드로 구성되어 있어서 오픈 드레인 또는 오픈 콜렉터 출력이 필요한 포트의 경우 별도의 버퍼를 붙여야만 하는 문제점이 있었다.However, the conventional device operating as described above has a problem in that a port having an open drain or open collector output is required to attach a separate buffer since the CMOS or totemple output pad is configured.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 토템플 출력기능과 오픈드레인 출력기능을 겸용으로 선택적으로 사용할 수 있도록 하여 더욱 다양한 인터페이스신호를 접속시킬 수 있도록 한 프로그래머블 입출력장치를 제공함에 그 목적이 있다.Accordingly, the present invention devised in view of the above-described problems provides a programmable input / output device that can be connected to various interface signals by selectively using a totem output function and an open drain output function. There is this.
도1은 종래 프로그래머블 입출력장치에 대한 구성을 보인 회로도.1 is a circuit diagram showing a configuration of a conventional programmable input / output device.
도2는 도1이 적용되는 8비트 프로그래머블 입출력장치와 레지스터맵의 예시도.2 is an exemplary diagram of an 8-bit programmable input / output device and a register map to which FIG. 1 is applied.
도3은 본 발명 프로그래머블 입출력장치의 일실시예에 대한 구성을 보인 회로도.3 is a circuit diagram showing the configuration of an embodiment of the programmable input / output device of the present invention.
도4는 본 발명 프로그래머블 입출력장치의 다른 실시예에 대한 구성을 보인 회로도.4 is a circuit diagram showing the configuration of another embodiment of the programmable input / output device of the present invention.
도5는 도3 또는 도4에 있어서, 1포트의 레지스터맵을 보인도.Fig. 5 shows a register map of one port in Fig. 3 or 4;
도6은 도3이 적용된 8비트의 프로그래머블 입출력장치의 구성을 보인 블록도.Fig. 6 is a block diagram showing the configuration of an 8-bit programmable input / output device to which Fig. 3 is applied.
도7은 도4가 적용된 8비트의 프로그래머블 입출력장치의 구성을 보인 블록도.7 is a block diagram showing the configuration of an 8-bit programmable input / output device to which FIG. 4 is applied.
*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****
10:입력버퍼 11:출력레지스터10: Input buffer 11: Output register
12:방향제어레지스터 13:패드버퍼12: Direction control register 13: Pad buffer
14:제어부 100:출력형태설정레지스터14: control unit 100: output type setting register
200:패드출력신호제어기200: pad output signal controller
상기와 같은 목적을 달성하기 위한 본 발명은 데이터를 패키지핀과 패드버퍼를 통해 입력받아 이를 씨피유의 데이터버스에 넘기는 입력버퍼와, 상기 씨피유의 데이터버스에서 넘겨받은 데이터를 패드버퍼 및 외부핀을 통해 출력하는 출력레지스터와, 상기 입력버퍼 또는 출력레지스터를 인에이블시켜 데이터의 입출력 방향을 제어하는 방향제어레지스터와, 출력형태를 설정하는 출력형태설정레지스터와, 상기 각부를 총괄 제어하는 제어부와, 상기 출력레지스터 및 방향제어레지스터와 출력형태설정레지스터의 출력신호를 입력받아 이를 소정 논리조합하여 상기 패드버퍼의 출력을 제어하는 패드출력신호제어기로 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention receives data through a package pin and a pad buffer, and inputs the data to the data bus of CPI, and the data received from the data bus of CPI through a pad buffer and an external pin. An output register to output, a direction control register to control the input / output direction of the data by enabling the input buffer or output register, an output form setting register to set the output form, a control unit to collectively control each unit, and the output And a pad output signal controller configured to receive an output signal of a register, a direction control register, and an output type setting register, and control the output of the pad buffer by a predetermined logical combination thereof.
이하, 본 발명에 의한 프로그래머블 입출력장치에 대한 실시예의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the operation and effects of the embodiment of the programmable input output device according to the present invention will be described in detail.
도3은 본 발명 프로그래머블 입출력장치에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 데이터를 패키지핀과 패드버퍼(13)를 통해 입력받아 이를 씨피유의 데이터버스에 넘기는 입력버퍼(10)와, 상기 씨피유의 데이터버스에서 넘겨받은 데이터를 패드버퍼(13) 및 패키지핀을 통해 출력하는 출력레지스터(11)와, 상기 입력버퍼(10) 또는 출력레지스터(11)를 인에이블시켜 데이터의 입출력 방향을 제어하는 방향제어레지스터(12)와, 출력형태를 설정하는 출력형태설정레지스터(100)와, 상기 각부를 총괄 제어하는 제어부(14)와, 상기 출력레지스터(11)및 방향제어레지스터 (12)와 출력형태설정레지스터(100)의 출력신호를 입력받아 이를 소정 논리조합하여 상기 패드버퍼(13)의 출력을 제어하는 패드출력신호제어기(200)로 구성한다.3 is a circuit diagram showing a configuration of a programmable input / output device of the present invention. As shown in FIG. 3, an input buffer 10 for receiving data through a package pin and a pad buffer 13 and transferring the data to a data bus of CPI, and Output register 11 for outputting data transferred from CPI's data bus through the pad buffer 13 and the package pin, and the input buffer 10 or the output register 11 to control the input and output direction of the data The direction control register 12, the output form setting register 100 for setting the output form, the control unit 14 for overall control of the respective sections, the output register 11 and the direction control register 12, and the output. A pad output signal controller 200 that receives the output signal of the shape setting register 100 and controls the output of the pad buffer 13 by a predetermined logical combination thereof.
상기 패드출력신호제어기(200)는 출력레지스터(11)의 출력신호를 입력받아 이를 반전하는 제1 인버터(INV1)와, 방향제어레지스터(12)의 출력신호와 상기 제1 인버터(INV1)의 반전신호를 입력받아 앤드연산하는 제1 앤드게이트(AN1)와, 출력형태설정레지스터(100)의 출력신호를 입력받아 이를 반전하는 제2 인버터9INV2)와, 방향제어레지스터(12)의 출력신호와 상기 제2 인버터(INV2)의 반전신호를 입력받아 이를 앤드연산하는 제2 앤드게이트(AN2)와, 상기 제1,제2 앤드게이트(AN1),(AN2)의 출력신호를 입력받아 노아 연산하는 노아게이트(NOR1)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.The pad output signal controller 200 receives an output signal of the output register 11 and inverts the first inverter INV1, an output signal of the direction control register 12, and an inversion of the first inverter INV1. A first AND gate AN1 for receiving the signal and performing an AND operation, a second inverter 9INV2 for receiving the output signal of the output shape setting register 100 and inverting it, an output signal of the direction control register 12, and Noah to receive an inverted signal of the second inverter (INV2) and the second AND gate (AN2) for performing the operation and the output signal of the first and second AND gate (AN1), (AN2) Noah operation The operation of the present invention constituted by the gate NOR1 and configured as described above will be described.
먼저, 입력버퍼(10)와 출력레지스터(11) 및 방향제어레지스터(12)의 일반적인 동작은 종래와 동일하다.First, the general operation of the input buffer 10, the output register 11 and the direction control register 12 is the same as in the prior art.
만약, 출력형태설정레지스터(100)에 '0'을 라이트하는 경우(씨모스 출력형태로 동작하는 경우), 패드출력신호제어기(200)는 방향제어레지스터(12)의 값에 의해 제어되고, 출력형태설정레지스터(100)에 '1'을 라이트하는 경우(오픈 드레인 출력형태로 동작하는 경우), 패드출력신호제어기(200)는 데이터와 방향제어레지스터(12)의 값에 따라서 출력을 '1'로 설정하고, 데이터가 '1'인 경우는 패드출력신호제어기(200)의 출력신호가 '1'이 되어 패드버퍼(13)의 출력은 하이임피던스상태로 되고, 데이터값이 '0'인 경우는 패드버퍼(13)의 출력이 '0'으로 된다.When writing '0' to the output type setting register 100 (when operating in the CMOS output form), the pad output signal controller 200 is controlled by the value of the direction control register 12 and outputs the result. When writing '1' to the shape setting register 100 (operating in the form of an open drain output), the pad output signal controller 200 outputs an '1' according to the data and the value of the direction control register 12. When the data is set to '1', the output signal of the pad output signal controller 200 becomes '1' and the output of the pad buffer 13 becomes a high impedance state, and the data value is '0'. The output of the pad buffer 13 becomes '0'.
다시 말해서, 데이터가 '0'이고 오픈 드레인 출력형태로 동작하는 경우에 출력형태설정레지스터(100)는 '1'로 설정되고 방향제어레지스터(12)는 '0'으로 설정되며, 이에 따라 패드출력신호제어기(200)는 '0'을 출력하여 외부선의 출력값이 외부로 출력된다.In other words, when the data is '0' and operates in the open drain output form, the output form setting register 100 is set to '1' and the direction control register 12 is set to '0', thus the pad output. The signal controller 200 outputs '0' so that the output value of the external line is output to the outside.
그리고, 데이터가 '1'이고 오픈 드레인 출력형태로 동작하는 경우에 출력형태설정레지스터(100)의 값은 '1'로 설정되고 방향제어레지스터(12)는 '0'으로 설정되며,이에 따라 패드출력신호제어기(200)는 '1'을 출력하여 외부선의 출력값이 외부로 출력된다.When the data is '1' and operates in the open-drain output form, the value of the output form setting register 100 is set to '1' and the direction control register 12 is set to '0'. The output signal controller 200 outputs '1' so that an output value of an external line is output to the outside.
또한, 데이터가 '0'이고 씨모스 출력형태로 동작하는 경우에 출력형태설정레지스터 (100)의 값은 '0'으로 설정되고 방향제어레지스터(12)는 '1'로 설정되며, 이에 따라 패드출력신호제어기(200)는 '0'을 출력하여 출력레지스터(11)의 데이터가 외부로 출력된다.In addition, when the data is '0' and operates in the CMOS output form, the value of the output form setting register 100 is set to '0' and the direction control register 12 is set to '1'. The output signal controller 200 outputs '0' so that the data of the output register 11 is output to the outside.
그리고, 데이터가 '1'이고 씨모스 출력형태로 동작하는 경우에 출력형태설정레지스터(100)의 값은 '0'으로 설정되고 방향제어레지스터(12)는 '1'로 설정되며, 이에따라 패드출력신호제어기(200)는 '0'을 출력하여 출력레지스터(11)의 데이터가 패드버퍼(13)를 통해 외부로 출력된다.When the data is '1' and operates in the CMOS output form, the value of the output form setting register 100 is set to '0' and the direction control register 12 is set to '1'. The signal controller 200 outputs '0' so that the data of the output register 11 is output to the outside through the pad buffer 13.
이때, 방향제어레지스터(12)에 '0'을 라이트하는 경우에도 입력포트의 기능이 되는데, 패드출력신호제어기(200)의 출력신호가 '1'이 되어 패드버퍼(13)의 트리스테이트버퍼를 디스에이블시켜 입력포트의 동작을 수행하게 하므로, 그 패드버퍼(13) 및 입력버퍼(10)를 통해 데이터를 입력받는다.At this time, even when '0' is written to the direction control register 12, the function of the input port becomes. The output signal of the pad output signal controller 200 becomes '1' so that the tri-state buffer of the pad buffer 13 is removed. By disabling the operation of the input port, data is received through the pad buffer 13 and the input buffer 10.
도4는 본 발명 프로그래머블 입출력장치에 대한 다른 실시예의 구성을 보인 블록도로서, 데이터를 입력받아 이를 씨피유의 데이터버스에 넘기는 입력버퍼(10)와, 상기 씨피유의 데이터버스에서 넘겨받은 데이터를 출력하는 출력레지스터(11)와, 상기 입력버퍼(10) 또는 출력레지스터(11)를 인에이블시켜 데이터의 입출력 방향을 제어하는 방향제어레지스터(12)와, 출력형태를 설정하는 출력형태설정레지스터 (100)와, 상기 각부를 총괄 제어하는 제어부(14)와, 상기 출력레지스터(11)및 방향제어레지스터(12)와 출력형태설정레지스터(100)의 출력신호를 입력받아 이를 소정 논리조합하여 그에 따른 제어신호를 출력하는 패드출력신호제어기(300)와, 상기 패드출력신호제어기(300)의 제어에 의해 선택되어 상기 출력레지스터(11)의 데이터를 포트를 통해 출력하거나 외부로부터 데이터를 입력받아 상기 입력버퍼(10)로 출력하는 패드버퍼(13)와, 상기 패드버퍼(13)와 하나의 포트에 더블 본딩되어, 상기 패드출력신호제어기(300)의 제어에 의해 상기 출력레지스터(11)의 데이터를 출력하는 출력버퍼(400)로 구성하고, 상기 패드출력신호제어기(300)는 방향제어레지스터(12)의 출력신호를 입력받아 이를 반전하는 제1 인버터(INV3)와, 출력형태설정레지스터 (100)의 출력신호를 입력받아 이를 반전하는 제2 인버터(INV4)와, 상기 제1 인버터(INV3) 및 출력형태설정레지스터(100)의 출력신호를 입력받아 오아연산하는 제1 오아게이트(OR1)와, 상기 제1,제2 인버터(INV3),(INV4)의 출력신호를 입력받아 오아 연산하는 제2 오아게이트(OR2)로 구성하며, 이와같은 본 발명의 동작을 설명한다.Figure 4 is a block diagram showing a configuration of another embodiment of the present invention programmable input and output device, an input buffer 10 for receiving data and passing it to the CPI data bus, and outputs the data received from the C FI data bus An output register 11, a direction control register 12 for controlling the input / output direction of data by enabling the input buffer 10 or the output register 11, and an output form setting register 100 for setting an output form. And a control unit 14 for overall control of each unit, an output signal of the output register 11, the direction control register 12, and the output shape setting register 100, and a predetermined logical combination thereof, according to the control signal. The pad output signal controller 300 and the pad output signal controller 300 to output the data of the output register 11 is selected by the control of the output through the port or The pad buffer 13 for receiving data from the outside and outputting the data to the input buffer 10 and the pad buffer 13 is double bonded to one port, and is controlled by the pad output signal controller 300. And an output buffer 400 for outputting data of the output register 11, and the pad output signal controller 300 receives the output signal of the direction control register 12 and inverts the first signal INV3. And a second inverter (INV4) which receives the output signal of the output shape setting register 100 and inverts it, and an output signal of the first inverter INV3 and the output shape setting register 100, and performs a miscalculation operation. The first or second gate OR1 and the second or second OR gate OR2 for receiving the output signals of the first and second inverters INV3 and INV4 and performing an operation are described. The operation of the present invention will be described. do.
먼저, 일반적인 동작은 상기 도3과 동일하며, 다만 패드버퍼(13)와 출력버퍼(400)를 출력형태설정레지스터(100)에 의해 선택하여 동작하는 것이 다른데, 즉 상기 출력형태설정레지스터(100)의 출력신호를 '1'로 하면 오픈드레인 또는 오픈콜렉터로 이루어진 출력버퍼(400)가 동작하여 출력레지스터(11)의 데이터를 패키지핀을 통해 외부로 출력한다.First, the general operation is the same as in FIG. 3, except that the pad buffer 13 and the output buffer 400 are selected and operated by the output shape setting register 100, that is, the output shape setting register 100. When the output signal of '1' is set, the output buffer 400 including open drain or open collector operates to output data of the output register 11 to the outside through the package pin.
반대로, 상기 출력형태설정레지스터(100)의 출력신호를 '0'으로 하면 패드버퍼(13)가 동작하여 상기 출력레지스터(11)의 데이터를 패키지핀을 통해 외부로 출력한다.On the contrary, when the output signal of the output type setting register 100 is '0', the pad buffer 13 operates to output data of the output register 11 to the outside through the package pin.
여기서, 도5는 본 발명 1포트의 레지스터맵을 보인도로서, 방향제어레지스터(12)와 출력형태설정레지스터(100)는 리드/라이트가 가능하고, 데이터레지스터는 출력모드시 리드/라이트가 가능하다.5 shows a register map of one port of the present invention, in which the direction control register 12 and the output shape setting register 100 can read / write, and the data register can read / write in the output mode. Do.
그리고, 도6과 도7은 각기 본 발명 도3과 도4과 적용된 8비트의 프로그래머블 입출력장치의 구성을 보인 블록도이다.6 and 7 are block diagrams showing the configuration of an 8-bit programmable input / output device applied with FIGS. 3 and 4 of the present invention, respectively.
이상에서 상세히 설명한 바와같이 본 발명은 칩의 외부에 별도의 버퍼없이 레지스터의 셋팅만으로 출력형태를 변경할 수 있고, 오픈 드레인 또는 오픈 콜렉터 형태의 제어신호를 출력한후 다시 읽어보기 위한 회로기능 구현시 단 2비트로 구현되어 시스템전체의 효율을 증가시킬 수 있는 효과가 있다.As described in detail above, the present invention can change the output form only by setting a register without a separate buffer outside the chip, and implements a circuit function for rereading after outputting an open drain or open collector type control signal. Implemented in 2 bits has the effect of increasing the efficiency of the entire system.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990005244A KR100289806B1 (en) | 1999-02-13 | 1999-02-13 | Programmable input/output apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990005244A KR100289806B1 (en) | 1999-02-13 | 1999-02-13 | Programmable input/output apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000056165A KR20000056165A (en) | 2000-09-15 |
| KR100289806B1 true KR100289806B1 (en) | 2001-05-15 |
Family
ID=19574400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990005244A KR100289806B1 (en) | 1999-02-13 | 1999-02-13 | Programmable input/output apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100289806B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011109413A3 (en) * | 2010-03-03 | 2012-01-05 | Altera Corporation | Repairable io in an integrated circuit |
| US9236864B1 (en) | 2012-01-17 | 2016-01-12 | Altera Corporation | Stacked integrated circuit with redundancy in die-to-die interconnects |
-
1999
- 1999-02-13 KR KR1019990005244A patent/KR100289806B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011109413A3 (en) * | 2010-03-03 | 2012-01-05 | Altera Corporation | Repairable io in an integrated circuit |
| US8174284B1 (en) | 2010-03-03 | 2012-05-08 | Altera Corporation | Repairable IO in an integrated circuit |
| CN102782765A (en) * | 2010-03-03 | 2012-11-14 | 阿尔特拉公司 | Repairable IO in an integrated circuit |
| CN102782765B (en) * | 2010-03-03 | 2014-06-11 | 阿尔特拉公司 | Repairable IO in an integrated circuit |
| US9236864B1 (en) | 2012-01-17 | 2016-01-12 | Altera Corporation | Stacked integrated circuit with redundancy in die-to-die interconnects |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056165A (en) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066961A (en) | Individually accessible macrocell | |
| US4750149A (en) | Programmable FIFO buffer | |
| US7248597B2 (en) | General purpose input/output controller | |
| EP1494243A2 (en) | Memory system having data inversion and data inversion method for a memory system | |
| KR900015008A (en) | Data processor | |
| JP2650124B2 (en) | Semiconductor integrated circuit | |
| KR100289806B1 (en) | Programmable input/output apparatus | |
| JPH06195968A (en) | Integrated semiconductor memory device | |
| US6874043B2 (en) | Data buffer | |
| JP2001135084A5 (en) | ||
| US5712991A (en) | Buffer memory for I/O writes programmable selective | |
| US6611462B2 (en) | Semiconductor integrated circuit | |
| KR100453821B1 (en) | Data bus system for micro controller | |
| KR920008007Y1 (en) | Floppy disk control circuit | |
| KR0118651Y1 (en) | Interface apparatus between pc and image processor | |
| JP2629027B2 (en) | Interface method | |
| JPS6349870A (en) | Microcomputer | |
| RU1807495C (en) | Process-to-process interface | |
| JPH05334234A (en) | High speed dma transferring device | |
| KR19980067967A (en) | Method and device for data communication between microcomputer and dedicated chip | |
| JPH01140302A (en) | I/o module for programmable controller | |
| KR19980039809A (en) | Multi-serial Data Input Circuit of Computer Processor | |
| KR19990040389A (en) | Bus device | |
| JPH04241622A (en) | Microprocessor | |
| JPH05165753A (en) | Data controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 18 |
|
| EXPY | Expiration of term |