KR100287171B1 - 반구모양의그레인을갖는실리콘층형성방법 - Google Patents

반구모양의그레인을갖는실리콘층형성방법 Download PDF

Info

Publication number
KR100287171B1
KR100287171B1 KR1019970077776A KR19970077776A KR100287171B1 KR 100287171 B1 KR100287171 B1 KR 100287171B1 KR 1019970077776 A KR1019970077776 A KR 1019970077776A KR 19970077776 A KR19970077776 A KR 19970077776A KR 100287171 B1 KR100287171 B1 KR 100287171B1
Authority
KR
South Korea
Prior art keywords
temperature
silicon layer
wafer
heater
forming
Prior art date
Application number
KR1019970077776A
Other languages
English (en)
Other versions
KR19980070263A (ko
Inventor
김영선
박영욱
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to US09/007,879 priority Critical patent/US6117692A/en
Publication of KR19980070263A publication Critical patent/KR19980070263A/ko
Application granted granted Critical
Publication of KR100287171B1 publication Critical patent/KR100287171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

히터를 포함하는 반응 챔버내에서 HSG층을 웨이퍼상에 형성하는 공정이 반복적으로 실시되고, 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정이 소정 횟수 진행되는 도중 주기적으로 공정 진행 횟수가 증가하더라도 웨이퍼 온도가 낮아지지 않도록 히터의 온도를 보정하는 단계를 포함하는 반구모양의 그레인을 갖는 실리콘층 형성 방법을 제공한다. 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정은 반응 챔버내에 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 웨이퍼를 로딩하는 단계와 웨이퍼상에 반구 모양의 그레인을 갖는 실리콘층의 시드층을 형성하는 시딩 단계 및 웨이퍼를 열처리하여 반구 모양의 그레인을 갖는 실리콘층을 형성하는 어닐링 단계로 구성된다. 그리고, 히터온도 보정단계는 반구 모양의 그레인을 갖는 실리콘층이 형성된 웨이퍼를 반응 챔버로부터 언로딩한 후, 웨이퍼 온도 측정용 테스트 웨이퍼로 아무런 막도 형성되지 않은 테스트 웨이퍼를 상기 반응 챔버내로 로딩하는 단계, 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 공정조건에 따라 히터를 가열하여 테스트 웨이퍼의 온도를 증가시키는 단계, 테스트 웨이퍼의 온도를 측정하는 단계, 테스트 웨이퍼를 반응 챔버로부터 언로딩하는 단계 및 테스트 웨이퍼의 온도 측정값에 따라 히터의 온도를 조절하는 단계로 구성된다.

Description

반구모양의 그레인을 갖는 실리콘층 형성방법{Method for forming silicon layer having hemi-spherical grain}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 공정진행 횟수에 관계없이 커패시턴스를 일정하게 유지할 수 있는 반구모양의 그레인을 갖는 실리콘층 형성방법에 관한 것이다.
반도체 소자의 집적도 증가와 동작전압의 감소는 커패시터의 단위 면적당 정전용량의 증대를 요구하고 있다. 커패시터의 정전용량은 잘 알려진 바와 같이, 유전율이 높은 유전물질로 유전체막을 형성하거나, 유전체막의 두께를 감소시키거나, 커패시터의 표면적을 넓히는 것에 의해 증가시킬 수 있다.
이러한 방법들중에서, 커패시터의 표면적을 넓히는 방법으로서, 커패시터의 전극구조를 3차원화하여 전극의 측벽면적을 증대시키는 연구가 진행되어 왔다. 그런데, 전극을 두껍게 형성함으로써 전극의 측벽면적을 증대시키게 되면 커패시턴스는 증가시킬 수 있느나 심각한 단차를 유발시킨다. 따라서, 전극구조를 3차원화하는 것은 한계가 있다.
커패시턴스를 증가시키기 위한 다른 방법으로, 하부 전극에 반구모양의 그레인(Hemi Spherical Grain; 이하 HSG라 함)을 갖는 실리콘층을 형성함으로써 커패시터의 유효 표면적을 극대화시키는 방법이 도입되었다.
HSG 실리콘층은 실리콘 소오스로서 SiH4이나 Si2H6를 이용하여 원하는 두께의 요철형 형상을 갖는 실리콘층을 하부전극에 형성하는 시딩(seeding) 단계와, 시딩 단계에서 형성된 실리콘층을 열처리하여 반구모양의 그레인을 형성하는 어닐링 단계를 거치면서 형성된다.
상기 시딩 단계와 어닐링 단계는 동일한 챔버 내에서 순차적으로 진행되는데, 상기 시딩 단계가 진행되는 동안 챔버 내측벽에 미량의 실리콘이 증착되는 현상이 발생한다.
상기 HSG 실리콘층을 형성하는 공정에 있어서, 공정 진행횟수가 증가할수록 반도체 기판의 온도는 낮아진다. 이처럼 온도가 낮아지는 것은 공정 진행횟수가 증가할수록 상기 시딩 단계에서 챔버 내측벽에 증착되는 실리콘의 양이 증가하고, 따라서 챔버의 반사도를 변화시켜 반도체 기판의 온도가 낮아지기 때문인 것으로 이해된다. 이러한 반도체 기판의 온도저하는 HSG의 프로파일을 변화시킴으로써, HSG의 유효 표면적이 줄어들게 되어 커패시터의 커패시턴스를 저하시킨다. 그 결과, 공정 진행횟수에 따라 HSG 실리콘층의 커패시턴스가 일정하게 유지되지 않는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공정 진행횟수에 상관없이 커패시턴스를 일정하게 유지할 수 있는 반구모양의 그레인을 갖는 실리콘층을 형성하는 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 바람직한 실시예에 따라 형성된 HSG 실리콘층을 도시한 단면도이고,
도 2는 본 발명에 따라 HSG 실리콘층을 형성하는 동안의 히터온도와 기판온도를 단계별로 도시한 그래프이고,
도 3은 본 발명의 HSG 실리콘층 형성방법에 있어서, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하기 위한 히터온도 보정장치를 도시한 개략도이고,
도 4는 도 3의 히터온도 보정장치를 조절하기 위한 히터온도의 보정인자를 도시한 그래프이고,
도 5는 도 4의 보정인자에 따라 히터온도를 조절하였을 때 측정된 기판온도를 도시한 그래프이고,
도 6은 본 발명에 따라 형성된 HSG 실리콘층의 커패시턴스를 도시한 그래프이다.
〈도면의 주요부분에 대한 부호의 설명〉
20:반도체 기판 22:절연막
25:콘택 플러그 26:하부전극
28:HSG 실리콘층 41:반도체 기판
42:히터 45:파이로미터
상기 목적을 달성하기 위한 본 발명에 의한 반구모양의 그레인을 갖는 실리콘층 형성방법은, 히터를 포함하는 반응 챔버내에서 HSG층을 웨이퍼상에 형성하는 공정이 반복적으로 실시되고, 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정이 소정 횟수 진행되는 도중 주기적으로 공정 진행 횟수가 증가하더라도 웨이퍼 온도가 낮아지지 않도록 히터의 온도를 보정하는 단계를 포함한다. 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정은 반응 챔버내에 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 웨이퍼를 로딩하는 단계와 웨이퍼상에 반구 모양의 그레인을 갖는 실리콘층의 시드층을 형성하는 시딩 단계 및 웨이퍼를 열처리하여 반구 모양의 그레인을 갖는 실리콘층을 형성하는 어닐링 단계로 구성된다. 그리고, 히터온도 보정단계는 반구 모양의 그레인을 갖는 실리콘층이 형성된 웨이퍼를 반응 챔버로부터 언로딩한 후, 웨이퍼 온도 측정용 테스트 웨이퍼로 아무런 막도 형성되지 않은 테스트 웨이퍼를 상기 반응 챔버내로 로딩하는 단계, 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 공정조건에 따라 히터를 가열하여 테스트 웨이퍼의 온도를 증가시키는 단계, 테스트 웨이퍼의 온도를 측정하는 단계, 테스트 웨이퍼를 반응 챔버로부터 언로딩하는 단계 및 테스트 웨이퍼의 온도 측정값에 따라 히터의 온도를 조절하는 단계로 구성된다.
상기 히터의 온도는 상기 테스트 웨이퍼의 온도측정값과 히터온도의 보정인자와 비교하여 얻어지는 보정값에 따라 상기 히터로 흐르는 전류를 증가시키거나 감소시킴으로써 조절되는 것이 바람직하다.
상기 테스트 웨이퍼의 온도는 소정의 공정조건에 따라 상기 히터를 가열하는 단계들중 어느 하나의 단계에서 측정되는 것이 바람직하며, SiH4 및 Si2H6와 같은 실리콘을 함유한 소오스 가스 중 어느 하나를 챔버 내로 유입시키면서 측정되는 것이 바람직하다.
상기 테스트 웨이퍼의 온도는 파이로미터를 이용하여 측정되는 것이 바람직하다.
이상과 같은 본 발명에 따른 HSG 실리콘층 형성방법에 의하면, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 함으로써 공정 진행횟수에 상관없이 일정한 값의 커패시턴스를 갖는 HSG 실리콘층을 형성할 수 있기 때문에, 결과적으로 반도체 소자의 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 그러나 본 발명이 하기 실시예에 국한되는 것으로 해석되어져서는 안된다. 또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 개재될 수도 있다.
도 1은 본 발명의 바람직한 실시예에 따라 형성된 HSG 실리콘층을 도시한 단면도이다.
먼저, 활성영역(미도시)이 정의된 반도체 기판(20)의 전면에 층간절연막(22)을 증착한다. 그리고 층간절연막(22)을 패터닝하여 콘택홀(24)을 형성하고, 이 콘택홀(24) 내에, 예를 들면 도핑된 폴리 실리콘과 같은 물질을 채워 하부전극층을 형성한다. 상기 하부전극층을 패터닝하여, 상기 콘택 플러그(25) 상에 하부전극(26)을 형성한다. 그리고 하부전극(26)이 형성된 결과물 상에 HSG 실리콘층(28)을 형성한다.
도 2는 본 발명에 따라 HSG 실리콘층을 형성하는 동안의 히터온도와 기판온도를 단계별로 도시한 그래프로서, 횡축은 공정단계를 나타내며 종축은 온도를 나타낸다. 도 2에서 L1은 히터의 온도를 나타내며 L2는 반도체 기판의 온도를 나타낸다. 도 3은 본 발명의 HSG 실리콘층 형성방법에 있어서, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하기 위한 히터온도 보정장치를 도시한 개략도이다.
이하에서 도 2와 도 3을 참조하여 본발명의 HSG 실리콘층 형성방법을 상세히 설명한다.
먼저, 하부전극(도 1의 26)이 형성된 반도체 기판(41)을 챔버(40) 내의 서셉터(43)에 위치시킨다. 그리고 온도상승단계인 제1단계에서 히터(42)를 이용하여 반도체 기판(41)의 온도를 공정온도까지 상승시킨다.
각각 온도 안정화 단계와 시딩(seeding) 단계인 제2단계와 제3단계에서, 예컨대 Si2H6 또는 SiH4와 같은 실리콘 입자가 포함된 소오스 가스를 챔버(40) 내로 유입시킨다. 이 때, 기판(41)의 온도가 대략 500℃ 이하(제2단계)에서는 비정질막이 증착되며, 기판(41)의 온도가 500℃ 이상(제3단계)에서는 결정핵이 생성된다. 시딩단계동안 하부전극(도 1의 26)이 형성된 반도체 기판(41)의 전면에 요철모양의 실리콘층이 형성된다. 한편, 시딩단계동안 Si2H6와 같은 실리콘 입자가 포함된 소오스 가스가 챔버(40) 내로 유입되면서 챔버(40) 내측 벽에도 미량의 실리콘이 증착되기 시작한다.
어닐링 단계인 제4단계에서 챔버(40) 내로 유입되는 소오스 가스의 유입을 차단하고 상기 요철모양의 실리콘층을 열처리하여 안정된 굴곡을 갖는 HSG 실리콘층(도 1의 28)을 형성시킨다. 상기 시딩 단계 및 어닐링 단계는 매엽식 또는 배치식으로 진행한다.
한편. 공정진행횟수가 증가할수록 시딩 단계에서 챔버(40) 내측벽에 증착되는 실리콘의 양이 증가함으로써 챔버(40)의 반사도가 낮아진다. 이러한 반사도의 저하때문에 HSG 실리콘층(도 1의 28)을 형성하는 동안 기판(41)의 온도가 낮아진다. 이러한 기판(41)의 온도저하는 HSG의 프로파일을 변화시킴으로써, HSG의 유효 표면적이 줄어들게 되어 셀 커패시터의 커패시턴스를 저하시킨다. 따라서 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 할 필요가 있다. 본 발명에서는 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하기 위하여 히터온도를 변경시키는 방법을 이용한다.
도 3을 참조하면, 본 발명의 HSG 실리콘층 형성방법에 있어서, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하기 위한 히터온도 보정장치는 온도센서(45) 및 히터온도 조절장치(47)를 구비한다.
온도센서(45)로는 파이로미터를 사용하는 것이 바람직하다. 파이로미터는 도 3에 도시된 바와 같이, 수광부(44)와 수광된 광신호를 판독하여 온도값으로 변환시키는 온도센서 제어부(49) 및 수광부(44)와 온도센서 제어부 사이에서 광신호를 전달하는 광케이블(48)과 같은 전송선로를 포함한다.
수광부(44)는 반도체 기판(41)으로부터 방출되는 복사에너지(46) (본 발명에서는 주로 적외선임)를 검출한다. 상기 수광부는 챔버(40) 내에 설치되거나 또는 챔버(40) 벽에 설치된다. 이와 같이 검출된 복사에너지는 광케이블(48)을 통해 온도센서 제어부(49)에 전달된다. 이 때, 상기 반도체 기판(41)은 어떤 막도 형성되지 않은 베어(bare) 웨이퍼일 수 있다. 또는, 임의의 막이 형성되어 있거나 HSG 실리콘층을 형성하기 위하여 하부전극이 형성된 웨이퍼일 수도 있다.
온도센서 제어부(49)는 수광부(44)로부터 광케이블(48)을 통해 전달되는 복사에너지의 파장을 판독하여 반도체 기판(41)의 온도(웨이퍼 온도)값을 발생시킨다. 웨이퍼 온도값은 LCD 패널과 같은 출력장치에 출력될 수 있다. 또는, 히터온도 조절장치(47)를 자동으로 조절하기 위하여, 웨이퍼 온도값과 이하에서 설명될 히터온도의 보정인자와 비교하여 얻어지는 온도보정신호가 온도센서 제어부(49)로부터 히터온도 조절장치(47)로 전달될 수도 있다.
히터온도 조절장치(47)는 온도센서 제어부(49)로부터 전달되는 온도 보정신호에 따라 자동으로, 또는 작업자가 온도센서 제어부(49)에서 출력되는 웨이퍼 온도값과 이하에서 설명될 히터온도의 보정인자와 비교하여 수동으로, 예를 들면 히터(42)에 흐르는 전류값을 변화시켜 히터(42)의 온도를 올리거나 내림으로써, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 한다. 광케이블(48)과 온도센서 제어부(49) 및 히터온도 조절장치(47)는 챔버(40)의 내측 또는 외측에 위치할 수 있다.
이와 같은 히터온도 보정장치를 사용하여 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하는 방법을 설명하면 다음과 같다.
먼저 웨이퍼 온도를 측정하기 위한 테스트 웨이퍼(41)를 챔버(40) 내로 로딩시킨다. 테스트 웨이퍼는 어떤 막도 형성되지 않은 베어(bare) 웨이퍼일 수 있다. 또는, 임의의 막이 형성되어 있거나 HSG 실리콘층을 형성하기 위하여 하부전극이 형성된 웨이퍼일 수도 있다. 그리고 도 2에 도시된 HSG 실리콘층을 형성하는 공정의 레시피에 따라 히터의 온도를 증가시킨다.
다음에 온도센서(45)를 이용하여 테스트 웨이퍼(41)의 온도를 측정한다. 웨이퍼 온도의 측정은 도 2에 도시된 HSG 실리콘층을 형성하는 단계 중 어느 단계에서나 수행될 수 있으나, 어닐링 단계(단계 4)에서 수행되는 것이 바람직하다. 그리고, 상기 측정된 웨이퍼 온도를 이하에서 설명될 히터온도의 보정인자와 비교하여 히터온도의 보정값을 결정한다. 마지막으로, 이 히터온도의 보정값에 따라 히터(42)에 흐르는 전류값을 변화시켜 히터(42)의 온도를 올리거나 내림으로써, 공정진행횟수가 증가하더라도 웨이퍼 온도가 낮아지지 않도록 할 수 있다.
이와 같은 히터온도의 보정은 챔버(40) 내로 소오스 가스가 유입되는 상태에서 수행될 수 있다. 그리고 히터온도의 보정은 정기적으로, 예를 들면 24시간마다 수행되는 것이 바람직하다.
이하에서는 도 4 및 도 5를 참조하여 히터온도의 보정인자에 대하여 상세히 설명한다.
도 4는 히터온도의 보정인자를 도시한 그래프로서, 횡축은 HSG 형성공정의 진행횟수를 나타내며 종축은 히터온도의 보정인자를 나타낸다. 히터온도의 보정인자란 레시피(recipe) 상의 공정온도는 변경시키지 않으면서 히터온도를 변경시켜 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 하기 위한 파라미터로서, 예를 들면 공정온도가 700℃이고 히터온도의 보정인자가 -50℃라면 실제로 히터에 가해지는 온도는 650℃가 된다. 도 4에 도시한 바와 같이 공정이 진행됨에 따라 히터온도의 보정인자의 절대값은 그 값이 감소하는데, 이는 공정진행횟수가 증가함에 따라 히터온도를 증가시켜야 기판온도가 낮아지지 않는다는 것을 나타낸다. 도 4에 도시한 히터온도의 보정인자 값은 HSG 형성공정에 사용되는 장비에 따라 달라질 수도 있다.
도 4의 보정인자에 따라 히터온도를 조절하였을 때, 측정된 기판온도를 도 5에 도시하였다. 도 5의 횡축은 HSG 형성공정의 진행횟수를 나타내며 종축은 기판온도를 나타낸다. 도시된 바와 같이 본 발명에 따라 히터온도를 보정하게 되면, 공정 진행횟수가 증가하더라도 기판온도는 대략 592℃-594℃ 사이의 값을 유지한다는 것을 알 수 있다.
도 5에 도시한 기판온도는 이미 설명한 바와 같이 온도센서(45)를 이용하여 직접 측정하거나 다음에 설명될 증착률(deposition rate)과 온도와의 관계식을 이용하여 간접적으로 계산할 수 있다.
DR=k·exp(-E/RT)
수학식 1은 본 발명에 따른 HSG 실리콘층의 증착률(DR;deposition rate)과 온도와의 관계를 나타낸다. 식 1에서 k는 상수, E는 활성화 에너지(activation energy), R은 기체상수이며, T는 절대온도이다. HSG 실리콘층의 두께 변화를 측정하여 얻어지는 본 발명에 따른 HSG 실리콘층의 증착률을 식 1에 대입하면 기판의 온도를 간접적으로 구할 수 있다.
도 6은 본 발명에 따라 형성된 HSG 실리콘층의 커패시턴스를 도시한 그래프로서, 횡축은 HSG 형성공정의 진행횟수를 나타내며, 종축은 커패시턴스를 나타낸다. 도시한 바와 같이, 본 발명에 따라 형성된 HSG 실리콘층의 커패시턴스는 공정진행횟수에 상관없이 거의 일정하게 유지되는 것을 알 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 HSG 실리콘층 형성방법에 의하면, 공정진행횟수가 증가하더라도 기판온도가 낮아지지 않도록 함으로써 공정 진행횟수에 상관없이 일정한 값의 커패시턴스를 갖는 HSG 실리콘층을 형성할 수 있기 때문에, 결과적으로 반도체 소자의 신뢰성을 높일 수 있다.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본발명은 상술한 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다.

Claims (5)

  1. 히터를 포함하는 반응 챔버내에서 반구 모양의 그레인을 갖는 실리콘층을 웨이퍼상에 형성하는 공정이 반복적으로 실시되고,
    상기 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정이 소정 횟수 진행되는 도중 주기적으로 상기 공정 진행 횟수가 증가하더라도 웨이퍼 온도가 낮아지지 않도록 상기 히터의 온도를 보정하는 단계를 포함하는 반구모양의 그레인을 갖는 실리콘층 형성방법으로,
    상기 반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정은
    상기 반응 챔버내에 상기 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 웨이퍼를 로딩하는 단계;
    상기 웨이퍼상에 상기 반구 모양의 그레인을 갖는 실리콘층의 시드층을 형성하는 시딩 단계; 및
    상기 웨이퍼를 열처리하여 상기 반구 모양의 그레인을 갖는 실리콘층을 형성하는 어닐링 단계를 구비하고,
    상기 히터온도 보정단계는
    상기 반구 모양의 그레인을 갖는 실리콘층이 형성된 웨이퍼를 상기 반응 챔버로부터 언로딩한 후, 웨이퍼 온도 측정용 테스트 웨이퍼로 아무런 막도 형성되지 않은 테스트 웨이퍼를 상기 반응 챔버내로 로딩하는 단계;
    상기 반구 모양의 그레인을 갖는 실리콘층을 형성하기 위한 공정조건에 따라 상기 히터를 가열하여 상기 테스트 웨이퍼의 온도를 증가시키는 단계;
    상기 테스트 웨이퍼의 온도를 측정하는 단계;
    상기 테스트 웨이퍼를 상기 반응 챔버로부터 언로딩하는 단계; 및
    상기 테스트 웨이퍼의 온도 측정값에 따라 상기 히터의 온도를 조절하는 단계를 포함하는 것을 특징으로 하는 반구모양의 그레인을 갖는 실리콘층 형성 방법.
  2. 제1항에 있어서,
    상기 히터의 온도는 상기 테스트 웨이퍼의 온도측정값과 히터온도의 보정인자와 비교하여 얻어지는 보정값에 따라 상기 히터로 흐르는 전류를 증가시키거나 감소시킴으로써 조절되는 것을 특징으로 하는 반구모양의 그레인을 갖는 실리콘층 형성방법.
  3. 제1항에 있어서,
    상기 테스트 웨이퍼의 온도는 소정의 공정조건에 따라 상기 히터를 가열하는 단계들중 어느 하나의 단계에서 측정하는 것을 특징으로 하는 반구모양의 그레인을 갖는 실리콘층 형성방법.
  4. 제1항에 있어서,
    상기 테스트 웨이퍼의 온도는 SiH4및 Si2H6와 같은 실리콘을 함유한 소오스 가스 중 어느 하나를 챔버 내로 유입시키면서 측정하는 것을 특징으로 하는 반구모양의 그레인을 갖는 실리콘층 형성방법.
  5. 제1항에 있어서,
    상기 테스트 웨이퍼의 온도는 파이로미터를 이용하여 측정하는 것을 특징으로 하는 반구모양의 그레인을 갖는 실리콘층 형성방법.
KR1019970077776A 1997-01-14 1997-12-30 반구모양의그레인을갖는실리콘층형성방법 KR100287171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/007,879 US6117692A (en) 1997-01-14 1998-01-14 Calibrated methods of forming hemispherical grained silicon layers

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-760 1997-01-14
KR1019970000760 1997-01-14
KR19970000760 1997-01-14

Publications (2)

Publication Number Publication Date
KR19980070263A KR19980070263A (ko) 1998-10-26
KR100287171B1 true KR100287171B1 (ko) 2001-05-02

Family

ID=37514957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077776A KR100287171B1 (ko) 1997-01-14 1997-12-30 반구모양의그레인을갖는실리콘층형성방법

Country Status (1)

Country Link
KR (1) KR100287171B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103834776A (zh) * 2014-02-28 2014-06-04 北京首钢股份有限公司 一种连续式退火炉固定式高温计的在线标定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291915A (ja) * 1990-04-10 1991-12-24 Mitsui Mining & Smelting Co Ltd 分子線エピタキシー装置の基板温度制御法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291915A (ja) * 1990-04-10 1991-12-24 Mitsui Mining & Smelting Co Ltd 分子線エピタキシー装置の基板温度制御法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103834776A (zh) * 2014-02-28 2014-06-04 北京首钢股份有限公司 一种连续式退火炉固定式高温计的在线标定方法

Also Published As

Publication number Publication date
KR19980070263A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
EP1043762B1 (en) Polycrystalline silicon thin film forming method and thin film forming apparatus
US6507007B2 (en) System of controlling the temperature of a processing chamber
US5863598A (en) Method of forming doped silicon in high aspect ratio openings
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
US6960264B2 (en) Process for fabricating films of uniform properties on semiconductor devices
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
US20060186354A1 (en) Apparatus and method for thermal processing
US6374150B2 (en) Method and apparatus for monitoring and/or end point detecting a process
KR20010030160A (ko) 열처리 장치의 온도 교정 방법
KR20030014116A (ko) 온도제어방법 및 반도체 장치의 제조방법
US20030221623A1 (en) Fabricating a semiconductor device
KR100287171B1 (ko) 반구모양의그레인을갖는실리콘층형성방법
US6117692A (en) Calibrated methods of forming hemispherical grained silicon layers
US6537927B1 (en) Apparatus and method for heat-treating semiconductor substrate
US20130075875A1 (en) Silicon nitride film of semiconductor element, and method and apparatus for producing silicon nitride film
JP2000208524A (ja) 温度モニタ用半導体ウエハの温度測定方法
KR100331569B1 (ko) 탄탈륨 산화막을 포함하는 반도체 소자의 커패시터의 제조방법
JP2002141347A (ja) バッチ式熱処理方法とバッチ式熱処理装置
KR100301037B1 (ko) 선택증착공정에의한반구형그레인실리콘층을사용하는커패시터형성방법
US6271134B1 (en) Apparatus for manufacturing semiconductor device method for forming HSG-polysilicon layer using same and method for forming capacitor having electrode of HSG-polysilicon layer
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
KR100624430B1 (ko) 다결정 실리콘 제조방법
TW202234481A (zh) 用於調整磊晶製程溫度條件之設定方法
KR19990008571A (ko) 반도체소자의 제조방법
KR20000002637A (ko) 핵형성 온도보다 성장 온도가 더 높은 커패시터 하부전극의 반구형 그레인(hsg) 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee