KR100281133B1 - Chip scale package module and manufacturing method thereof - Google Patents
Chip scale package module and manufacturing method thereof Download PDFInfo
- Publication number
- KR100281133B1 KR100281133B1 KR1019980056909A KR19980056909A KR100281133B1 KR 100281133 B1 KR100281133 B1 KR 100281133B1 KR 1019980056909 A KR1019980056909 A KR 1019980056909A KR 19980056909 A KR19980056909 A KR 19980056909A KR 100281133 B1 KR100281133 B1 KR 100281133B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- metal lead
- semiconductor chip
- heat spreader
- package module
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000002390 adhesive tape Substances 0.000 claims abstract description 26
- 238000003780 insertion Methods 0.000 claims abstract description 10
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 238000009429 electrical wiring Methods 0.000 claims abstract description 9
- 230000017525 heat dissipation Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims description 6
- 238000009966 trimming Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 패키지 모듈의 구조를 개선하여 불량 반도체 칩만의 교체가 용이하고 열방출 성능이 우수한 새로운 타입의 칩 스케일 패키지 모듈을 제공하기 위한 것이다.The present invention aims to provide a new type of chip scale package module that can easily replace only a defective semiconductor chip and has excellent heat dissipation performance by improving the structure of the package module.
이를 위해, 본 발명은 전기적 배선이 형성된 하부 회로기판(1)과, 상기 하부 회로기판(1) 상의 회로에 연결되도록 일정 위치에 부착되며 탄성을 갖도록 벤딩된 구조인 금속리드(2)와, 상기 금속리드(2)의 평탄면 상에 부착되는 접착테이프(3)와, 상기 접착테이프(3) 상부에 부착되고 상면에 외부접속단자(4)가 구비되며 반도체 칩(8) 삽입공(5)이 형성된 상부 회로기판(6)과, 상기 금속리드(2)의 꼭지점에 본딩패드(7)가 접속되도록 상기 금속리드(2) 상부에 안착되는 반도체 칩(8)과, 상기 상부 회로기판(6) 및 하부 회로기판(1)을 관통하여 설치되어 상기 반도체 칩(8) 뒷면에 밀착되며 상기 반도체 칩(8) 및 상부 회로기판(6)이 노출되지 않도록 커버하는 히트 스프레더(9)가 구비됨을 특징으로 하는 칩 스케일 패키지 모듈이 제공된다.To this end, the present invention is a lower circuit board 1, the electrical wiring is formed, a metal lead (2) which is attached to a predetermined position to be connected to the circuit on the lower circuit board 1 and bent to have elasticity, and the An adhesive tape 3 attached to the flat surface of the metal lead 2 and an external connection terminal 4 attached to the upper portion of the adhesive tape 3 and provided on the upper surface thereof include a semiconductor chip 8 insertion hole 5. Formed upper circuit board 6, a semiconductor chip 8 seated on top of the metal lead 2 such that a bonding pad 7 is connected to a vertex of the metal lead 2, and the upper circuit board 6 And a heat spreader 9 installed through the lower circuit board 1 to be in close contact with the back of the semiconductor chip 8 and to cover the semiconductor chip 8 and the upper circuit board 6 from being exposed. A chip scale package module is provided.
Description
본 발명은 칩 스케일 패키지(CSP:Chip Scale Package) 모듈 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 불량 반도체 칩의 교체가 용이하고 열방출 성능이 우수한 새로운 타입의 칩 스케일 패키지 모듈을 제공하기 위한 것이다.The present invention relates to a chip scale package (CSP) module and a method of manufacturing the same, and more particularly, to provide a new type of chip scale package module that is easy to replace a defective semiconductor chip and has excellent heat dissipation performance. will be.
도 1a 및 도 1b를 참조하여 종래의 패키지 모듈에 대해 설명하면 다음과 같다.Referring to FIGS. 1A and 1B, a conventional package module will be described.
도 1a은 종래 패키지 모듈의 일예를 나타낸 정면도이고, 도 1b는 종래 패키지 모듈의 다른 예를 나타낸 정면도로서, 도 1은 SOJ 타입의 패키지를 이용한 패키지 모듈의 정면도이고, 도 2는 BGA 패키지를 이용한 패키지 모듈의 정면도이다.Figure 1a is a front view showing an example of a conventional package module, Figure 1b is a front view showing another example of a conventional package module, Figure 1 is a front view of a package module using a SOJ type package, Figure 2 is a package using a BGA package Front view of the module.
이러한 종래 패키지 모듈의 제조 과정은 다음과 같다.The manufacturing process of such a conventional package module is as follows.
먼저, 탑재할 패키지를 준비하는 한편, 모듈기판(13)을 제작한다.First, a package to be mounted is prepared, and a module substrate 13 is produced.
상기 모듈기판은 요구에 맞는 사양을 갖도록 기판들을 설계하고 설계에 맞도록 전기적 배선을 기판의 재료에 형성한 다음, 압착방식을 이용하여 최종 성형한다.The module substrate is designed to have a specification that meets the requirements, the electrical wiring is formed on the material of the substrate to meet the design, and then finally molded using a crimping method.
그 다음, 모듈 기판의 패드에 패키지의 외부 단자와 동일한 간격을 갖도록 솔더 페이스트를 바른 후, 탑재될 패키지를 모듈 기판(13)의 패드위에 안착시킨다.Then, the solder paste is applied to the pads of the module substrate to have the same spacing as the outer terminals of the package, and then the package to be mounted is placed on the pads of the module substrate 13.
이 상태에서 리플로우를 실시하여 패키지의 외부단자가 모듈기판의 패드에 부착되어 전기적으로 연결되도록 하므로써 패키지 모듈을 완성한다.The package module is completed by reflowing in this state so that the external terminal of the package is attached to the pad of the module board and electrically connected.
이에 따라, 완성된 패키지 모듈은 메모리 모듈로서 기능할 수 있게 된다.As a result, the completed package module can function as a memory module.
그러나, 이와 같은 종래의 패키지 모듈은 열방출을 필요로 하는 패키지를 사용하여 패키지 모듈을 제작할 경우, 히트 스프레더를 패키지 모듈상에 부착하기가 용이하지 않았다.However, such a conventional package module is not easy to attach the heat spreader on the package module when fabricating the package module using a package that requires heat dissipation.
그리고, 종래에는 멀티칩 모듈을 구성하기 위하여 반도체 칩 스케일의 패키지를 모듈에 탑재시, 반도체 칩 불량이 발생할 경우 반도체 칩만 바꿀 수 없어, 전체 패키지 모듈 혹은 모든 반도체 패키지를 교체해야 하는 단점이 있었다.In addition, in the related art, when a semiconductor chip scale package is mounted on a module to configure a multichip module, only a semiconductor chip cannot be changed when a defect occurs in the semiconductor chip, and thus, the entire package module or all the semiconductor packages have to be replaced.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 종래 패키지 모듈의 문제점을 해결할 수 있는 구조로 패키지 모듈의 구조를 개선하여 불량 반도체 칩만의 교체가 용이하고 열방출 성능이 우수한 새로운 타입의 칩 스케일 패키지 모듈을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, a structure that can solve the problems of the conventional package module by improving the structure of the package module is easy to replace only bad semiconductor chip and a new type of chip scale package with excellent heat dissipation performance The purpose is to provide a module.
도 1a은 종래 패키지 모듈의 일예를 나타낸 정면도Figure 1a is a front view showing an example of a conventional package module
도 1b는 종래 패키지 모듈의 다른 예를 나타낸 정면도1B is a front view showing another example of a conventional package module
도 2는 본 발명의 칩 스케일 패키지 모듈을 나타낸 종단면도2 is a longitudinal sectional view showing a chip scale package module of the present invention.
도 3a 내지 도 3f는 본 발명의 칩 스케일 패키지 모듈의 제작 과정중 금속리드 성형 과정을 나타낸 것으로서,3A to 3F illustrate a metal lead forming process during fabrication of the chip scale package module of the present invention.
도 3a는 금속리드를 성형하기 위해 금속 프레임에 접착테이프를 붙인 상태를 나탄낸 평면도Figure 3a is a plan view showing a state in which the adhesive tape attached to the metal frame to form a metal lead
도 3b는 도 3a의 절단부위를 나타낸 평면도Figure 3b is a plan view showing a cut portion of Figure 3a
도 3c는 도 3b의 절단 후 평면도3C is a plan view after cutting of FIG. 3B
도 3d는 도 3c의 Ⅰ-Ⅰ선을 나타낸 단면도FIG. 3D is a cross-sectional view taken along line II of FIG. 3C.
도 3e는 도 3d의 프레임을 금형상에 로딩한 상태를 나타낸 단면도3E is a cross-sectional view showing a state in which the frame of FIG. 3D is loaded onto a mold;
도 3f는 도 3e에서 성형한 후의 상태를 나타낸 단면도3F is a cross-sectional view showing a state after molding in FIG. 3E.
도 4a 내지 도 4e는 본 발명의 칩 스케일 패키지 모듈의 제작 과정중 금속리드 성형후의 과정을 나타낸 것으로서,4A to 4E illustrate a process after metal lead molding during the fabrication process of the chip scale package module of the present invention.
도 4a는 금속리드와 상부 회로기판 및 반도체 칩이 하기판에 조립되기 전의 상태를 나타낸 단면도4A is a cross-sectional view showing a state before a metal lead, an upper circuit board, and a semiconductor chip are assembled on a lower board;
도 4b는 도 4a의 조립후 상태를 나타낸 단면도Figure 4b is a cross-sectional view showing a state after assembly of Figure 4a
도 4c는 도 4b의 평면도4C is a top view of FIG. 4B
도 4d는 도 4c상태에서 히트 스프레더를 결합시키기 전의 상태를 나타낸 단면도4D is a cross-sectional view showing a state before coupling of a heat spreader in the state of FIG. 4C.
도 4e는 도 4d의 결합후 상태를 나타낸 단면도Figure 4e is a cross-sectional view showing a state after coupling of Figure 4d
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:하부 회로기판 2:금속리드1: lower circuit board 2: metal lead
2a:금속프레임 200a:절개부2a: metal frame 200a: incision
3:접착테이프 4:외부접속단자3: Adhesive tape 4: External connection terminal
5:칩 삽입공 6:상부 회로기판5: chip insertion hole 6: upper circuit board
7:본딩패드 8:반도체 칩7: Bonding pad 8: Semiconductor chip
9:히트 스프레더 10:레그9: Heat spreader 10: Leg
11:탄성편 12:관통홀11: Elasticity 12: Through-hole
13:모듈기판13: Module board
상기한 목적을 달성하기 위해, 본 발명은 전기적 배선이 형성된 하부 회로기판과, 상기 하부 회로기판 상의 회로에 연결되도록 일정 위치에 부착되며 탄성을 갖도록 벤딩된 구조인 금속리드와, 상기 금속리드의 평탄면 상에 부착되는 접착테이프와, 상기 접착테이프 상부에 부착되고 상면 일측에 외부접속단자가 구비되며 반도체 칩 삽입공이 형성된 상부 회로기판과, 상기 금속리드의 꼭지점에 본딩패드가 접속되도록 상기 금속리드 상부에 안착되는 반도체 칩과, 상기 반도체 칩 뒷면에 밀착되며 상기 반도체 칩 및 상부 회로기판이 노출되지 않도록 상부 회로기판 상부에 설치되는 히트 스프레더가 구비됨을 특징으로 하는 칩 스케일 패키지 모듈이 제공된다.In order to achieve the above object, the present invention provides a lower circuit board with electrical wiring, a metal lead having a structure attached to a predetermined position to be connected to the circuit on the lower circuit board and bent to have elasticity, and the flatness of the metal lead An adhesive tape attached to a surface, an upper circuit board attached to an upper portion of the adhesive tape and provided with an external connection terminal at one side of the upper surface, and having a semiconductor chip insertion hole, and a bonding pad connected to a vertex of the metal lead A chip scale package module is provided, wherein the semiconductor chip is mounted on the semiconductor chip, and a heat spreader is disposed on the upper circuit board so as to be in close contact with the back surface of the semiconductor chip and not to expose the semiconductor chip and the upper circuit board.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태는, 전기적 배선이 형성된 하부 회로기판 상에 벤딩된 구조의 금속리드를 부착하는 단계와, 상기 금속리드의 평탄면상에 접착테이프를 접착하는 단계와, 상기 접착테이프 상부에 외부접속단자가 구비되며 반도체 칩 삽입공이 형성된 상부 회로기판을 접착하는 단계와, 상기 반도체 칩 삽입공을 통해 삽입하여 금속리드의 꼭지점 부분에 본딩패드가 접속되도록 상기 금속리드 상부에 반도체 칩을 안착시키는 단계와, 상기 반도체 칩의 뒷면에 접속되며 상기 반도체 칩 전체 및 상부 회로기판의 일정영역을 커버하는 히트 스프레더를 상기 상부 회로기판 위에 설치하는 단계가 순차적으로 수행됨을 특징으로 하는 칩 스케일 패키지 모듈이 제공된다.On the other hand, another aspect of the present invention for achieving the above object, the step of attaching the metal lead of the bent structure on the lower circuit board on which the electrical wiring is formed, the step of adhering the adhesive tape on the flat surface of the metal lead And attaching an upper circuit board having an external connection terminal on the adhesive tape and having a semiconductor chip insertion hole, and inserting through the semiconductor chip insertion hole so that a bonding pad is connected to a vertex portion of the metal lead. Mounting a semiconductor chip on the upper portion, and installing a heat spreader connected to the rear surface of the semiconductor chip and covering a predetermined area of the entire semiconductor chip and the upper circuit board on the upper circuit board in sequence. A chip scale package module is provided.
이하, 본 발명의 일실시예를 첨부도면 도 2 내지 도 4e를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 2 to 4E.
도 2는 본 발명의 칩 스케일 패키지 모듈을 나타낸 종단면도로서, 본 발명의 칩 스케일 패키지 모듈은 내부에 배선이 형성된 하부 회로기판(1)과, 상기 하부 회로기판(1) 상의 회로에 연결되도록 일정 위치에 부착되며 탄성을 갖도록 벤딩된 구조인 금속리드(2)와, 상기 금속리드(2)의 평탄면 상에 부착되는 접착테이프(3)와, 상기 접착테이프(3) 상부에 부착되고 상면 일측에 외부접속단자(4)가 구비되며 반도체 칩(8) 삽입공(5)이 형성된 상부 회로기판(6)과, 상기 금속리드(2)의 꼭지점에 본딩패드(7)가 접속되도록 상기 금속리드(2) 상부에 놓이는 반도체 칩(8)과, 상기 상부 회로기판(6) 및 하부 회로기판(1)을 관통하여 설치되어 상기 반도체 칩(8) 뒷면에 밀착되며 상기 반도체 칩(8) 및 상부 회로기판(6)이 노출되지 않도록 커버하는 히트 스프레더(9)가 구비되어 구성된다.2 is a longitudinal cross-sectional view of a chip scale package module according to the present invention, in which the chip scale package module according to the present invention is connected to a lower circuit board 1 having wires formed therein and to a circuit on the lower circuit board 1. A metal lead 2 having a structure attached to a position and bent to have elasticity, an adhesive tape 3 attached to a flat surface of the metal lead 2, and an upper surface of the upper surface of the adhesive tape 3 attached to an upper portion of the adhesive tape 3 The metal lead is provided with an external connection terminal 4 on the upper circuit board 6 having a semiconductor chip 8 insertion hole 5 and a bonding pad 7 connected to a vertex of the metal lead 2. (2) the semiconductor chip 8 placed on the upper part of the semiconductor chip 8 and the upper circuit board 6 and the lower circuit board 1 are installed to be in close contact with the back surface of the semiconductor chip 8, and the semiconductor chip 8 and the upper part The heat spreader 9 is provided to cover the circuit board 6 so as not to be exposed. It is sex.
이 때, 상기 상기 히트 스프레더(9)는, 그 하부면 양측에 레그(10)가 일체로 연장형성되고, 상기 레그(10) 선단에 양측으로 갈라진 탄성편(11)이 형성된다.At this time, the heat spreader 9, the legs 10 are formed integrally extended on both sides of the lower surface, the elastic piece 11 which is split on both sides is formed at the front end of the leg (10).
또한, 상기 상부 회로기판(6) 및 하부 회로기판(1) 상에는 상기 탄성편(11)을 구비한 레그(10)가 삽입되어, 상기 레그의 탄성편(11)이 하부 회로기판(1) 하부로 나와 복원력에 의해 벌어짐에 따라 히트 스프레더(9)가 상부 회로기판(6) 및 하부 회로기판(1) 상에 고정되도록 하는 관통홀(12)이 형성된다.In addition, a leg 10 having the elastic piece 11 is inserted into the upper circuit board 6 and the lower circuit board 1 so that the elastic piece 11 of the leg is lower than the lower circuit board 1. As the heat spreader 9 is opened by the restoring force, a through hole 12 is formed to fix the heat spreader 9 on the upper circuit board 6 and the lower circuit board 1.
그리고, 상기 금속리드(2)는 벤딩된 부분이 ∧형으로 벤딩된 구조이다.In addition, the metal lead 2 has a structure in which the bent portion is bent into a bent shape.
또한, 상기 금속리드(2)는 산화방지를 위해 표면에 솔더 혹은, 금 또는 니켈 중 어느 하나가 도금되어 구성된다.In addition, the metal lead 2 is formed by plating one of solder, gold, or nickel on the surface to prevent oxidation.
이와 같이 구성된 본 발명의 칩 스케일 패키지 모듈의 제조과정은 다음과 같다.The manufacturing process of the chip scale package module of the present invention configured as described above is as follows.
먼저, 도 4a에 나타낸 바와 같이 하부 회로기판(1)상에 금속리드(2)와 상부 회로기판(6)과 반도체 칩(8)을 순차적으로 조립하게 된다.First, as shown in FIG. 4A, the metal lead 2, the upper circuit board 6, and the semiconductor chip 8 are sequentially assembled on the lower circuit board 1.
즉, 전기적 배선이 형성된 하부 회로기판(1) 상에 벤딩 구조의 금속리드(2)를부착한 후, 상기 금속리드(2)의 평탄면상에 접착테이프(3)를 접착하고, 상기 접착테이프(3) 상부에는 상부 회로기판(6)을 접착한다.That is, after attaching the metal lead 2 of the bending structure on the lower circuit board 1 on which the electrical wiring is formed, the adhesive tape 3 is adhered on the flat surface of the metal lead 2, and the adhesive tape ( 3) The upper circuit board 6 is bonded to the upper portion.
이 때, 상기 상부 회로기판(6) 상면 일측에는 반도체 칩(8)에 전원을 인가하기 위한 외부전원접속단자가 구비되어 있으며, 하부 회로기판(1)과의 접속시 각 기판의 전기적 배선은 서로 연결된다.In this case, an external power supply terminal for supplying power to the semiconductor chip 8 is provided at one side of the upper surface of the upper circuit board 6, and the electrical wiring of each board is connected to each other when connecting to the lower circuit board 1. Connected.
이어, 상기 상부 회로기판(6)의 관통홀(12)을 통해 반도체를 삽입하여 금속리드(2)의 꼭지점 부분에 본딩패드(7)가 접속되도록 상기 금속리드(2) 상부에 반도체 칩(8)을 안착시킨다.Subsequently, a semiconductor chip 8 is inserted into the upper portion of the metal lead 2 so that the bonding pad 7 is connected to a vertex of the metal lead 2 by inserting the semiconductor through the through hole 12 of the upper circuit board 6. )).
이 때, 상기 상부 회로기판(6)의 두께는 반도체 칩(8)이 금속리드(2)의 상부에 안착시, 상부 기판에 비해 소정 높이(h) 만큼 돌출되도록 설계된다.At this time, the thickness of the upper circuit board 6 is designed so that the semiconductor chip 8 protrudes by a predetermined height (h) relative to the upper substrate when the semiconductor chip 8 is seated on the upper portion of the metal lead (2).
한편, 금속리드(2) 상부에 반도체 칩(8)이 안착되는 공정까지 완료된 후, 상기 상부 회로기판(6) 위에는 상기 반도체 칩(8) 전체 및 상부 회로기판(6)의 외부접속단자(4)를 제외한 영역을 커버하는 히트 스프레더(9)를 설치하게 된다.On the other hand, after completion of the process of the semiconductor chip 8 is seated on the top of the metal lead (2), on the upper circuit board 6, the external connection terminal 4 of the entire semiconductor chip 8 and the upper circuit board 6 The heat spreader 9 is provided to cover the area except for ().
즉, 본 실시예의 히트 스프레더(9)는 집게 모양의 탄성편(11)을 구비한 레그(10)가 일체로 형성되어 상기 레그(10)가 상기 상부 회로기판(6) 및 하부 회로기판(1) 상에 형성된 관통홀(12)을 통과함에 따라 탄성편(11)이 하부 회로기판(1) 하부면상에 걸려 고정되는 구조이다.That is, in the heat spreader 9 of the present embodiment, the legs 10 having the forceps-shaped elastic pieces 11 are integrally formed so that the legs 10 are formed on the upper circuit board 6 and the lower circuit board 1. As the elastic piece 11 passes through the through hole 12 formed on the bottom surface, the elastic piece 11 is fixed to the lower surface of the lower circuit board 1.
따라서, 상기 히트 스프레더(9)의 양측에 형성되는 레그의 탄성편(11)은 상기 관통홀(12)을 통해 삽입되며, 상기 관통홀(12)을 통과시에는 홀내면에 의해 그 간격이 좁아지고 관통홀(12) 통과 후에는 복원력에 의해 복원되어 상기 관통홀(12)의 직경보다 간격이 커지므로써 하부 회로기판(1)의 관통홀(12) 주변에 걸려 고정된다.Accordingly, the elastic pieces 11 of the legs formed on both sides of the heat spreader 9 are inserted through the through holes 12, and the gaps thereof are narrowed by the inner surface of the legs when passing through the through holes 12. After passing through the through hole 12, it is restored by a restoring force, and the gap is larger than the diameter of the through hole 12, thereby being caught and fixed around the through hole 12 of the lower circuit board 1.
이 때, 상기 반도체 칩(8)은 금속리드(2)의 상부에 안착시 상부 기판에 비해 소정 높이(h) 만큼 돌출되어 있으므로, 히트 스프레더(9)가 누르는 힘에 의해, 상기 반도체 칩(8)은 칩의 뒷면이 히트 스프레더(9) 하부면에 접속된 상태에서 하강하게 되며, 이에 따라 상기 금속리드(2)는 탄력을 받으며 반도체 칩(8)의 본딩패드(7)에 접속된다.At this time, since the semiconductor chip 8 protrudes by a predetermined height (h) relative to the upper substrate when the semiconductor chip 8 is seated on the upper part of the metal lead 2, the semiconductor chip 8 is pressed by a force that the heat spreader 9 presses. ) Is lowered while the back surface of the chip is connected to the lower surface of the heat spreader 9, and thus the metal lead 2 is elastically connected to the bonding pad 7 of the semiconductor chip 8.
상기한 바와 같은 과정을 거쳐 칩 스케일 패키지 모듈이 완성된다.The chip scale package module is completed through the above process.
이와 같이 완성된 칩 스케일 패키지 모듈은 상부 회로기판(6)의 외부접속단자(4)를 통해 전원을 인가하여 테스트할 수 있게 된다.The chip scale package module completed as described above can be tested by applying power through the external connection terminal 4 of the upper circuit board 6.
이하에서는, 상기와 같이 제작되는 칩 스케일 패키지 모듈 제조 과정중 스프링 작용을 하는 벤딩 구조의 금속리드(2) 제조 과정만을 보다 상세히 설명하고자 한다.Hereinafter, only the manufacturing process of the metal lead 2 of the bending structure which acts as a spring during the manufacturing process of the chip scale package module manufactured as described above will be described in more detail.
먼저, 사각판형의 금속프레임(2a)의 면상에 일정폭 및 길이를 갖는 복수개의 절개부(200a)를 일정 간격 이격되도록 형성한 다음, 상기 금속프레임(2a)의 면상에 소정폭을 가지는 접착테이프(3)를 일정한 방향성을 갖도록 부착하게 된다.(도 3a 참조)First, a plurality of cutouts 200a having a predetermined width and length are formed on the surface of the rectangular metal frame 2a to be spaced apart from each other, and then an adhesive tape having a predetermined width on the surface of the metal frame 2a. (3) is attached to have a certain directivity (see Fig. 3a).
이 때, 상기 접착테이프(3)는 상기 금속프레임(2a)의 길이 방향의 좌·우 양측 및 중앙부에 소정폭을 가지면서 상기 절개부(200a)의 길이 방향과 직교하는 방향으로 각각 부착되며, 접착테이프(3)를 부착해주는 이유는 나중에 금속프레임(2a)의 트리밍(trimming)에 의해 만들어진 개개의 금속리드(2)가 일정간격을 유지하지 못하고 분리되는 것을 방지함과 더불어 추후 상부 회로기판(6)을 접착시킬 수 있도록 하기 위함이다.At this time, the adhesive tape 3 is attached to the left and right sides and the central portion of the metal frame 2a in the direction perpendicular to the longitudinal direction of the cutout portion 200a with a predetermined width. The reason for attaching the adhesive tape 3 is to prevent the individual metal leads 2, which are later formed by trimming the metal frame 2a, from being separated from each other without maintaining a constant interval, and later to the upper circuit board ( 6) is to be able to bond.
상기한 바와 같이 접착테이프 부착 후, 도 3b에 나타낸 상기 접착테이프(3)중 금속프레임(2a) 중앙부에 부착된 접착테이프(3)의 중앙부 일정영역 및 상기 금속프레임(2a)의 절개부(200a) 양측에 이어지는 영역을 트리밍하게 된다.After attaching the adhesive tape as described above, a predetermined region of the central portion of the adhesive tape 3 attached to the center portion of the metal frame 2a of the adhesive tape 3 shown in FIG. 3B and the cutout portion 200a of the metal frame 2a. ) Trimming the area following both sides.
트리밍 후에는 도 3c와 같이 접착테이프(3)에 의해 일정 간격을 유지하는 개개의 리드(2) 형태로 나타나게 된다.After trimming, it appears in the form of individual leads 2 maintained at a predetermined interval by the adhesive tape 3 as shown in FIG. 3C.
이어, 상기 트리밍이 완료된 금속리드(2)는 도 3d의 상태에서 도 3e에 나타낸 바와 같은 별도의 금형 장치(14)에서 프레싱하여 도 3f에서와 같은 소정의 형상으로 벤딩하게 된다.Subsequently, the trimmed metal lead 2 is pressed in a separate mold apparatus 14 as shown in FIG. 3E in the state of FIG. 3D and bent to a predetermined shape as shown in FIG. 3F.
상기에서, 금속리드(2) 표면에는 산화 방지를 위해 솔더 혹은, 금 또는 니켈 중 어느 하나를 도금하는 것이 바람직하다.In the above, it is preferable to plate one of solder, gold, or nickel on the surface of the metal lead 2 to prevent oxidation.
한편, 상기 실시예에서와는 달리, 금형의 구조만 바꾸어주면 금속리드(2)의 벤딩된 부분을형을 이루도록 벤딩하거나,형 또는 사다리꼴을 이루도록 벤딩할 수도 있으며 스프링 작용을 하는 어떠한 다른 형태의 변형도 무방하다.On the other hand, unlike in the above embodiment, the bending portion of the metal lead 2 is changed only by changing the structure of the mold. Bend to form, It may be bent to form a trapezoid or trapezoid, and any other form of deformation that acts as a spring may be used.
그리고, 상기한 본 실시예에서와는 달리, 히트 스프레더(9)는 직접 상부 회로기판(6)에 접합되도록 하거나, 레그 선단을 너트화하고 이에 볼트를 체결하는 구조로 하여 히트 스프레드에 결합시킬 수도 있으며, 그밖의 여러 가지 방식으로 상부 회로기판 또는 하부 회로기판과 결합가능함은 물론이다.And, unlike in the present embodiment described above, the heat spreader 9 may be directly bonded to the upper circuit board 6, or may be coupled to the heat spread in a structure in which the leg end is nutned and bolted thereto. Of course, it can be combined with the upper circuit board or the lower circuit board in various other ways.
또한, 상기 히트 스프레더(9)의 표면에 요철을 형성하여 방열 면적을 늘리므로써 방열성능을 향상시킬 수 있다.In addition, heat dissipation performance may be improved by forming irregularities on the surface of the heat spreader 9 to increase the heat dissipation area.
이상에서와 같이, 본 발명은 반도체 칩(8)의 불량 발생시 교체가 용이하고 열방출 성능이 우수한 새로운 타입의 칩 스케일 패키지 모듈을 제공하기 위한 것이다.As described above, the present invention is to provide a new type of chip scale package module that is easy to replace in case of failure of the semiconductor chip 8 and has excellent heat dissipation performance.
즉, 본 발명은 칩 스케일 패키지 모듈 내에서 불량 반도체 칩(8) 발생시, 불량 반도체 칩(8)만을 쉽게 교체할 수 있으며, 히트 스프레드의 면적이 확장되어 열방출 성능이 향상되는 효과가 있다.That is, in the present invention, when the defective semiconductor chip 8 is generated in the chip scale package module, only the defective semiconductor chip 8 can be easily replaced, and the heat spreading area is extended, thereby improving heat dissipation performance.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056909A KR100281133B1 (en) | 1998-12-21 | 1998-12-21 | Chip scale package module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056909A KR100281133B1 (en) | 1998-12-21 | 1998-12-21 | Chip scale package module and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041126A KR20000041126A (en) | 2000-07-15 |
| KR100281133B1 true KR100281133B1 (en) | 2001-02-01 |
Family
ID=19564362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056909A KR100281133B1 (en) | 1998-12-21 | 1998-12-21 | Chip scale package module and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281133B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8111520B2 (en) | 2008-01-02 | 2012-02-07 | Samsung Electronics Co., Ltd. | Semiconductor module |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642623B1 (en) * | 2000-12-26 | 2006-11-10 | 삼성전자주식회사 | Flip chip package using metal lid with inner sealing area |
| KR20180013669A (en) * | 2016-07-29 | 2018-02-07 | 오태헌 | Method For Manufacturing Hybrid PCB and Hybrid PCB Manufactured Using the Same |
-
1998
- 1998-12-21 KR KR1019980056909A patent/KR100281133B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8111520B2 (en) | 2008-01-02 | 2012-02-07 | Samsung Electronics Co., Ltd. | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041126A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479888B1 (en) | Semiconductor device and a method of manufacturing the same | |
| US7405106B2 (en) | Quad flat no-lead chip carrier with stand-off | |
| US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| US6084310A (en) | Semiconductor device, lead frame, and lead bonding | |
| JP4308608B2 (en) | Semiconductor device | |
| JPH1050883A (en) | Semiconductor device and its manufacture | |
| JP2000307045A (en) | Lead frame and manufacture of resin sealed semiconductor device using it | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP3866127B2 (en) | Semiconductor device | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| KR100281133B1 (en) | Chip scale package module and manufacturing method thereof | |
| JP2001024133A (en) | Lead frame, resin sealed semiconductor device employing it and manufacture thereof | |
| KR100281298B1 (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
| JPH10256460A (en) | Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device | |
| JP4852276B2 (en) | Manufacturing method of semiconductor device | |
| JPH08148526A (en) | Semiconductor device | |
| JP2001077283A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| US11749588B2 (en) | Semiconductor device and corresponding method | |
| KR100351920B1 (en) | semiconductor device and method for fabricating the same | |
| JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
| JP3361917B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| KR100267766B1 (en) | Variable chip-size applicable package with rivet pin of terminal for connection to outer terminal and method for fabricating the same | |
| JP2000277677A (en) | Lead frame, semiconductor package and manufacture thereof | |
| JP3701131B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |