KR100281116B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100281116B1
KR100281116B1 KR1019980019272A KR19980019272A KR100281116B1 KR 100281116 B1 KR100281116 B1 KR 100281116B1 KR 1019980019272 A KR1019980019272 A KR 1019980019272A KR 19980019272 A KR19980019272 A KR 19980019272A KR 100281116 B1 KR100281116 B1 KR 100281116B1
Authority
KR
South Korea
Prior art keywords
wafer
mask
semiconductor device
manufacturing
forming
Prior art date
Application number
KR1019980019272A
Other languages
English (en)
Other versions
KR19990086331A (ko
Inventor
윤석영
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980019272A priority Critical patent/KR100281116B1/ko
Publication of KR19990086331A publication Critical patent/KR19990086331A/ko
Application granted granted Critical
Publication of KR100281116B1 publication Critical patent/KR100281116B1/ko

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

동일마스크로 웨이퍼상에 다양한 사이즈를 갖는 패턴을 형성하여서 마스크의 호환성을 높일 수 있는 반도체소자의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 제조방법은 단차를 갖는 웨이퍼를 형성하는 공정과, 단차를 갖는 상기 웨이퍼상에 도전층과 감광물질을 차례로 형성하는 공정과, 동일 크기의 패텬형성이 형성된 마스크를 이용하여 임의의 위치에 초점을 맞추어서 서로다른 크기로 상기 감광물질을 패터닝하는 공정과, 서로 다른 크기로 패터닝된 상기 감광물질을 마스크로 상기 도전층을 식각하여 다양한 크기의 패턴형성영역을 형성함을 특징으로 한다.

Description

반도체소자의 제조방법
본 발명은 반도체소자에 대한 것으로, 특히 다양한 사이즈를 갖는 패턴라인을 형성하기 위한 반도체소자의 제조방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1c는 종래 반도체소자의 제조방법을 나타낸 공정단면도이다.
먼저 웨이퍼(1)상에 다양한 사이즈의 패턴형성영역(라인)을 형성하기 위해 서로 다른 사이즈( 'a'사이즈와 'b'사이즈)의 패턴형성영역을 형성하기 위한 마스크(4)를 준비한다.
종래에는 다양한 사이즈의 패턴형성영역(라인)을 형성하기 위해서 도 1a에 도시된 바와 같이 웨이퍼(1)에 폴리실리콘층(2)을 증착한다. 그리고 폴리실리콘층(2)상에 감광막(3)을 도포한다.
그리고 도 1b에 도시한 바와 같이 상기 준비된 다양한 사이즈( 'a'사이즈와 'b'사이즈)의 패턴형성영역을 형성하기 위한 마스크(4)를 이용해서 감광막(3)과 폴리실리콘층(2)이 형성된 웨이퍼(1)상에 빛을 주사한다.
다음에 도 1c에 도시한 바와 같이 상기 마스크(4)를 이용하여 감광막(3)을 노광하고 현상하여 소정부분을 선택적으로 패터닝한다. 이후에 패터닝된 감광막(3)을 마스크로 폴리실리콘층(2a)을 식각하여서 상기 마스크(4)의 'a'사이즈와 'b'사이즈에 비례하는 한정된 사이즈를 갖는 패턴형성영역(2a)을 형성한다.
상기와 같이 종래 반도체소자 제조방법은 다음과 같은 문제가 있다.
첫째, 웨이퍼상에 다양한 사이즈의 패턴형성영역을 형성하기 위해서 마스크상에 여러 사이즈의 영역을 미리 형성하여야 한다. 따라서 공정능력을 미리 예측하여 마스크를 제작하여야 하고 예측 실패시에는 마스크를 다시 제작해야 하는등의 문제가 있다.
둘째, 하나의 마스크로는 그에 해당하는 패턴만 가능하므로 마스크간 호환성이 없다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 동일마스크로 웨이퍼상에 다양한 사이즈를 갖는 패턴을 형성하여서 마스크의 호환성을 높일 수 있는 반도체소자의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1c는 종래 반도체소자의 제조방법을 나타낸 공정단면도
도 2a 내지 2e는 본 발명 반도체소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21: 웨이퍼 22: 제 1 포토마스크
23: 폴리실리콘층 23a: 패턴형성영역
24: 감광막 25: 제 2 포토마스크
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 제조방법은 단차를 갖는 웨이퍼를 형성하는 공정과, 단차를 갖는 상기 웨이퍼상에 도전층과 감광물질을 차례로 형성하는 공정과, 동일 크기의 패텬형성이 형성된 마스크를 이용하여 임의의 위치에 초점을 맞추어서 서로다른 크기로 상기 감광물질을 패터닝하는 공정과, 서로 다른 크기로 패터닝된 상기 감광물질을 마스크로 상기 도전층을 식각하여 다양한 크기의 패턴형성영역을 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 제조방법에 대하여 설명하면 다음과 같다.
도 2a 내지 2e는 본 발명 반도체소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이 웨이퍼(21)에 단차를 형성하기 위한 제 1 포토마스크(22)를 준비한다. 이때 제 1 포토마스크(22)는 정밀성이 요구되는 미세패턴 마스크는 아니다. 다음에 상기 단차형성용 제 1 포토마스크(22)를 이용하여서 웨이퍼(21)상에 빛을 주사하므로써 웨이퍼(21)에 A영역과 B영역의 단차를 형성시킨다. 이때 단차는 0.1∼100㎛ 범위가 되도록한다. 이때 웨이퍼(21)가 아닌 다른 특정 필름에 단차를 형성할 수도 있다.
이후에 도 2b에 도시한 바와 같이 A영역과 B영역으로 단차가 형성된 웨이퍼(21)상에 폴리실리콘층(23)과 감광막(24)을 차례로 도포한다.
그리고 도 2c에 도시한 바와 같이 사이즈가 같은 패턴형성영역을 갖는 제 2 포토마스크(25)를 이용하여서 상기 감광막(24)을 노광시키고 이후에 노광된 감광막(24)을 현상한다. 이후에 선택적으로 패터닝된 감광막(24)을 마스크로 상기 폴리실리콘층(23)을 이방성 식각한다.
여기서 감광막(24)을 패터닝할 때 초점(focus)을 어느영역에 잡아주느냐에 따라서 서로다른 사이즈의 패턴형성영역이 형성된다. 예를 들어서 초점이 B영역의 웨이퍼(21)선상에 맞추어지면 A영역은 디포커싱되고 A영역에 B영역보다 더 큰 패턴형성영역(23a)이 형성된다.
또는 도 2e에 도시된 바와 같이 초점이 A영역의 높이와 동일평면상인 B영역에 맞추어진다면 B영역에 A영역보다 더 큰 패턴형성영역(23a)이 형성된다.
그리고 초점이 A영역에 맞추어지면 B영역은 디포커싱(defocusing)되고 이에따라서 A영역과 B영역에는 사이즈가 다른 패턴형성영역(23a)이 형성된다.(도면에는 도시 되지 않았다)
만일 장비의 초점능력과 패턴형성영역의 사이즈가 예측과 다르게 나타나면 마스크의 변경없이 단차의 크기와 초점을 변동시켜주므로써 다양한 사이즈의 패턴형성영역을 형성할 수 있다.
상기와 같은 본 발명 반도체소자의 제조방법은 다음과 같은 효과가 있다.
패턴형성영역을 형성할 층에 단차를 두고 동일마스크로 초점을 달리하여 다양한 사이즈의 패턴형성영역을 형성할 수 있으므로 마스크의 호환성을 높일 수 있다.

Claims (4)

  1. 단차를 갖는 웨이퍼를 형성하는 공정과,
    단차를 갖는 상기 웨이퍼상에 도전층과 감광물질을 차례로 형성하는 공정과,
    동일 크기의 패텬이 형성된 마스크를 이용하여 상기 단차를 갖는 웨이퍼의 임의의 위치에 초점을 맞추어서 서로다른 크기로 상기 감광물질을 패터닝하는 공정과,
    서로 다른 크기로 패터닝된 상기 감광물질을 마스크로 상기 도전층을 식각하여 다양한 크기의 패턴형성영역을 형성함을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 웨이퍼의 단차는 0.1∼100㎛가 되도록함을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 웨이퍼 이외의 다른 필름을 사용하여 단차를 형성하여도 됨을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서, 상기 서로다른 크기로 감광물질을 패터닝하는 공정은 상기 초점을 단차가 다른 영역중 한 영역에만 맞추어서 초점이 맞추어지지 않은 다른 영역은 디포커싱됨으로써 이루어짐을 특징으로 하는 반도체소자의 제조방법.
KR1019980019272A 1998-05-27 1998-05-27 반도체소자의 제조방법 KR100281116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019272A KR100281116B1 (ko) 1998-05-27 1998-05-27 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019272A KR100281116B1 (ko) 1998-05-27 1998-05-27 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990086331A KR19990086331A (ko) 1999-12-15
KR100281116B1 true KR100281116B1 (ko) 2001-04-02

Family

ID=65899811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019272A KR100281116B1 (ko) 1998-05-27 1998-05-27 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100281116B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181318A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181318A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
KR19990086331A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
JPH10256551A (ja) 電界効果トランジスタ
US6656667B2 (en) Multiple resist layer photolithographic process
KR100281116B1 (ko) 반도체소자의 제조방법
EP0779556A3 (en) Method of fabricating a semiconductor device
US5512500A (en) Method of fabricating semiconductor device
KR970063431A (ko) 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법
US6316340B1 (en) Photolithographic process for preventing corner rounding
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR20030001986A (ko) 반도체 제조용 노광 마스크의 제조방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100197534B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR100437621B1 (ko) 반도체소자의제조방법
KR950011169B1 (ko) 반도체 장치의 노광기 제조방법
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR20020056383A (ko) 반도체소자의 콘택홀 형성방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
KR100223273B1 (ko) 레티클 제조방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
JPH04283916A (ja) 半導体装置の製造方法
JP2985884B1 (ja) 半導体装置の製造方法
KR100420414B1 (ko) 금속 배선 형성 방법
KR19990079278A (ko) 반도체소자의 패터닝방법
KR100299520B1 (ko) 반도체 소자의 레티클 및 이를 이용한 마스크 공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee