KR100281115B1 - 멀티칩모듈 - Google Patents

Abstract

본 발명은 피시비(PCB)기판에 대한 칩의 점유면적을 최소화하고 모듈과 모듈 사이의 신호전달경로를 최소화하여 딜레이를 감소시키기 위한 멀티 칩 모듈에 관한 것으로써, 웨이퍼의 상면과 배면에 형성된 반도체칩들과, 상기 웨이퍼를 관통하는 제 1 리드선과, 상기 각 반도체칩에 부착된 범프를 통해 상기 반도체칩과 연결되는 제 2 리드선들과, 상기 제 2 리드선들을 수용하는 모듈 베이스 플랫을 포함하는 것을 특징으로 한다.

Description

멀티칩 모듈{MULTICHIP MODULE}

본 발명은 멀티-칩 모듈에 관한 것으로 특히, 모듈간의 신호처리속도를 향상시키고 PCB기판상에서 반도체칩이 차지하는 면적을 최소화하는데 적당한 멀티칩 모듈에 관한 것이다.

점차 복잡해지는 회로와 점자 소형화 및 간략화를 요구하는 시스템설계를 만족시키기 위해 제시된 것이 멀티 칩 모듈이다.

하지만 모듈의 수가 많아질수록 멀티 칩 모듈의 사이즈 또한 증가하게 되며, 동일한 기능을 갖는 신호를 모듈과 모듈사이에 연결할 때 신호의 경로(psth)가 길어져 딜레이를 수반하게 된다.

이하, 첨부된 도면을 참조하여 종래 멀티칩 모듈을 설명하기로 한다.

도 1은 종래기술에 따른 멀티칩 모듈의 구조단면도이다.

먼저, 도 1에 도시된 바와 같이, 모듈 베이스 플랫(module base flat)(1)과, 모듈 베이스 플랫(1)의 상부면과 배면에 각각 적층되어 혀성되는 반도체칩(2a,2b,2c,2d)들로 구성된다.

여기서, 각각의 반도체칩(2a,2b,2c,2d)은 범프(bump)(3a,3b,3c,3d)를 통해 리드선(4a,4b,4c,4d)과 연결되고, 상부의 리드선(3a,3b)은 서로 연결되어 모듈 베이스 플랫(1)과 연결되고, 하부의 리드선(3c,3d)도 서로 연결되어 모듈 베이스 플랫(1)에 연결된다.

이와 같이, 반도체칩은 적층되어 있는데 이때 각각의 반도체칩과 연결된 리드선들을 서로 연결하면 멀티플 칩 모듈(Multipul Chip Moudle)을 구현할 수가 있다.

이와 같이 멀티플 칩 모듈을 구현하게 되면 패키징(Packaging)의 밀도를 향상시킬 수가 있다.

도 1에 도시된 바와 같이, 각 반도체칩(2a,2b,2c,2d)은 에폭지수지(5)로 덮여있고, 각 반도체칩(2a,2b,2c,2d)으로의 신호 입출력을 위한 리드선(3a,3b,3c,3d)들이 상호간에 연결되어 있다.

그리고 모듈 베이스 플랫(1)의 상부에 형성된 반도체칩과 배면에 형성된 반도체칩이 서로 동일한 기능을 신호를 가질 경우, 모듈 베이스 플랫(1)을 관통하는 내부리드선(6)을 통해 연결한다.

한편, 도 2는 종래 다른 실시예에 따른 멀티칩 모듈의 구조단면도이다.

도 2에 도시한 바와 같이, 도 1에서와는 달리 모듈 베이스 플랫(1)을 사용하지 않고, 단지 절연층(21)을 사이에 두고 다수의 제 1 반도체칩(21a)과 제 2 반도체칩(22b)이 서로 마주보고 배치된다.

따라서 반도체칩(22a, 22b)에 연결된 리드선(23a,23b)은 서로 마주보고 있다.

이때 서로 다른 기능을 갖는 리드선(23a,23b)들은 절연층(24)에 의해 서로 절연되지만, 서로 동일한 기능의 신호는 절연층(21)을 관통하는 리드선(25)을 통해 제 1, 제 2 반도체칩(22a,22b)에 공통으로 인가할 수 있다.

이와 같이 제 1 , 제 2 반도체칩(22a,22b)을 배치하게 되면 신호에 대한 딜레이를 감소시킬 수가 있고, 리드선 배치를 좀더 깔끔하게 처리할 수가 있다.

그러나 상기와 같은 종래 멀티칩 모듈은 다음과 같은 문제점이 있었다.

첫째 각각의 반도체칩을 별도로 제작하여 서로 대칭되게 모듈 베이스 플랫에 구성하거나 또는 별도로 제작된 반도체칩을 절연층을 사이에 두고 대칭되게 접하시켜야 한다. 즉, 반도체칩을 별도로 제작하여야 한다.

그리고 각 반도체칩들간의 연결을 위한 리드선이 길어지게 되며 이로인해 동일평면에 배치된 반도체칩들간의 연결이나 또는 모듈 베이스 플랫을 중심으로 서로 반대쪽의 반도체칩을 연결할 경우, 상기 리드선의 길이는 더욱 길어지게 되어 신호의 딜레이가 증가하게 된다.

본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, PCB(Printed Circuit Board)기판에서 반도체칩이 점유하는 면적을 최소화하고 모듈과 모듈사이의 신호경로를 단축하여 신호의 딜레이를 감소시키는데 적당한 멀티 칩 모듈을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 멀티 칩 모듈의 구조도

도 2는 종래 다른 실시예에 따른 멀티 칩 모듈의 구조도

도 3은 본 발명의 멀티 칩 모듈의 구조도

도 4는 본 발명의 다른 실시예에 따른 멀티 칩 모듈의 구조도

도면의 주요부분에 대한 부호의 설명

31 : 게이트 32a,42a : 제 1 반도체칩

32b,42b : 제 2 반도체칩 33 : 내부리드선

34a,34b,43a,43b : 범프

상기 목적을 달성하기 위한 본 발명의 멀티 칩 모듈은 웨이퍼의 상면과 배면에 형성된 반도체칩들과, 상기 웨이퍼를 관통하는 제 1 리드선과, 상기 각 반도체칩에 부착된 범프를 통해 상기 반도체칩과 연결되는 제 2 리드선들과, 상기 제 2 리드선들을 수용하는 모듈 베이스 플랫을 포함하는 것을 특징으로 하고 본 발명에 따른 다른 멀티 칩 모듈은 모듈 베이스 플랫과, 상기 모듈 베이스 플랫의 상면에서 절연층을 사이에 두고 적층형성된 제 1, 제 2 반도체칩들과, 상기 각 반도체칩과 전기적으로 연결된 범프와, 상기 범프와 상기 모듈 베이스 플랫과 전기적으로 연결하는 리드선들을 포함하여 구성되는 것을 특징으로 한다.

이하 본 발명의 멀티 칩 모듈을 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 제 1 실시예에 따른 멀티 칩 모듈의 구조를 도시하였다.

도 3에 도시한 바와 같이, 웨이퍼(31)와, 웨이퍼(31)의 상면과 배면에 형성된 제 1 반도체칩(32a)과 제 2 반도체칩(32b)과, 상기 웨이퍼(31)를 관통하는 내부리드선(33)과, 범프(34a,34b)를 통해 제 1, 제 2 반도체칩(32a,32b)과 연결되는 외부리드선(35a,35b)들과, 상기 외부리드선(35a,35b)들을 수용하는 모듈 베이스 플랫(36)을 포함하여 구성된다.

여기서, 각 반도체칩(32a,32b)들은 에폭시수지(37)로 덮여있다.

도 3에서와 같이, 제 1, 제 2 반도체칩(32a,32b)을 모듈 베이스 플랫(36)의 상면가 배면에 형성하는 것이 아니라 웨이퍼(31)의 상면과 배면에 형성한다.

여기서, 웨이퍼(31)는 상면과 배면의 제 1, 제 2 반도체칩(32a,32b)에 대해서는 공통의 기판으로 사용된다.

웨이퍼(31)의 상면과 배면에 형성된 제 1, 제 2 반도체칩(32a,32b)들간의 동일기능의 신호는 웨이퍼(31)를 관통하는 내부리드선(33)을 통해 공통으로 인가된다.

여기서, 웨이퍼(31)를 관통하는 내부리드선(33)은 맞은편의 반도체칩의 리드선과 연결되는 것이 아니라 반도체칩 자체와 연결된다.

따라서, 반도체칩(32a,32b)들간의 연결을 보다 깔끔하게 구현할 수가 있다.

그리고, 도 3에 도시된 멀티 칩 모듈은 웨이퍼(31)의 상면과 배면에 각각 반도체칩이 하나씩 배치된 경우를 나타내었지만, 한 개 이상 다수의 반도체칩을 적층하여 배치하는 것도 가능하다.

또한, 모듈 베이스 플랫(36)의 상부면에서 상기 멀티 칩 모듈이 구현되지만 상기 모듈 베이스 플랫(36)의 배면에도 똑같이 구현하는 것도 가능하다.

한편, 도 4는 본 발명의 다른 실시예를 설명하기 위한 멀티 칩 모듈의 구조를 나타내었다.

도 4에 도시한 바와 같이, 모듈 베이스 플랫(40)의 상부면에 절연층(41)을 사이에 두고 적층된 제 1, 제 2 반도체칩(42a,42b)과, 각 반도체칩(42a,42b)에 전기적으로 연결된 범프(43a,43b)와, 상기 각 범프(43)를 모듈 베이스 플랫(40)에 전기적으로 연결하는 리드선(45a,45b)들을 포함하여 구성된다.

이와같은 멀티 칩 모듈을 구성하기 위해서는 먼저, 모듈 베이스 플랫(40)의 상면에 제 1 반도체칩(42a)을 구성하고, 제 1 반도체칩(42a)위에 절연층(41)을 구성한다. 그리고 절연층(41)위에 다시 제 2 반도체칩(42b)을 구성한다.

각 반도체칩(42a,42b)는 범프(43)과 전기적으로 연결되고, 범프(43a,43b)는 리드선(45a,45b)에 의해 모듈 베이스 플랫(40)과 전기적으로 연결된다.

여기서, 도 4에 도시한 바와 같이, 모듈 베이스 플랫(40)의 상면에만 스택형태의 반도체칩을 구성하는 것을 포함하여 상기 모듈 베이스 플랫(40)의 배면에도 상면에서와 똑같이 스택형태의 반도체칩을 구성하는 것도 가능하다.

이상에서 상술한 바와 같이, 본 발명의 멀티 칩 모듈에 따르면, 칩이 PCB기판에 대해 차지하는 면적을 최소화할 수 있으며 각 칩들간에 서로 동일한 기능을 하는 신호는 칩의 외부에서 연결하는 것이 아니라 칩의 분리층을 관통하여 서로 연결하므로 신호의 딜레이를 최소화 할 수 있으며 반도체칩간의 연결을 보다 깔끔하게 할 수 있는 효과가 있다.

Claims (5)

1. 웨이퍼의 상면과 배면에 형성된 반도체칩들과,

   상기 웨이퍼를 관통하는 제 1 리드선과,

   상기 각 반도체칩에 부착된 범프를 통해 상기 반도체칩과 연결되는 제 2 리드선들과,

   상기 제 2 리드선들을 수용하는 모듈 베이트 플랫을 포함하는 것을 특징으로 하는 멀티 칩 모듈.
2. 제 1 항에 있어서, 상기 제 1 리드선은 상기 각 반도체칩들간에 동일한 기능의 신호를 공통으로 인가하는 것을 특징으로 하는 멀티 칩 모듈.
3. 제 1 항에 있어서, 상기 웨이퍼는 상면과 배면에 형성된 반도체칩들의 공통기판으로 사용하는 것을 특징으로 하는 멀티 칩 모듈.
4. 제 1 항에 있어서, 상기 웨이퍼의 상면과 배면에 형성된 반도체칩은 복수개를 적층형성하는 것을 포함함을 특징으로 하는 멀티 칩 모듈.
5. 제 1 항에 있어서, 상기 웨이퍼의 배면과 상면에 반도체칩을 구성하여 상기 모듈 베이스 플랫에 배치하는 것을 상기 모듈 베이트 플랫의 배면에도 똑같이 배치하는 것을 포함함을 특징으로 하는 멀티 칩 모듈.