KR100280484B1 - Fabricating method of capacitor - Google Patents
Fabricating method of capacitor Download PDFInfo
- Publication number
- KR100280484B1 KR100280484B1 KR1019980018012A KR19980018012A KR100280484B1 KR 100280484 B1 KR100280484 B1 KR 100280484B1 KR 1019980018012 A KR1019980018012 A KR 1019980018012A KR 19980018012 A KR19980018012 A KR 19980018012A KR 100280484 B1 KR100280484 B1 KR 100280484B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- depositing
- contact plug
- polysilicon
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Abstract
본 발명은 커패시터 제조방법에 관한 것으로, 종래 커패시터 구조의 제1실시예는 제조공정이 복잡하고, 오정렬이 발생했을때는 확산방지막의 산화를 방지할 수 없는 문제점이 있고, 제2실시예는 측벽 형성을 위한 공정이 추가되고, 측벽에 의한 하부전극의 면적이 감소되어 커패시터의 축전용량이 급격히 감소되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 반도체웨이퍼의 상부에 제1산화막을 증착한 후, 사진식각공정을 통해 제1산화막의 일부를 식각하여 소정넓이를 갖는 콘택홀을 형성하는 단계와; 상기 콘택홀의 내부에 접촉플러그 물질을 형성하여 제1산화막의 상부까지 증착한 후, 그 접촉플러그 물질의 상부에 하부전극 물질을 증착하는 단계와; 상기 하부전극 물질의 상부에 콘택홀의 넓이보다는 넓게 포토레지스트를 형성한 후, 그 포토레지스트가 형성되지 않은 영역의 하부전극 물질 및 접촉플러그 물질을 식각하고, 계속해서 제1산화막을 소정깊이로 식각하는 단계와; 상기 포토레지스트를 제거하고, 반도체웨이퍼 전체를 산소분위기에서 열처리하여 노출된 접촉플러그 물질의 주위에 제2산화막을 형성하는 단계로 이루어지는 커패시터 제조방법을 제공하여 간단한 공정을 통해 접촉플러그의 산화를 효과적으로 방지할 수 있고, 오정렬이 발생하더라도 전극의 접촉불량을 방지할 수 있는 효과가 있다.The present invention relates to a method of manufacturing a capacitor, the first embodiment of the conventional capacitor structure has a problem that the manufacturing process is complicated, and when the misalignment occurs, the oxidation of the diffusion barrier can not be prevented, the second embodiment is formed sidewall The process for the addition, the area of the lower electrode by the side wall was reduced, there was a problem that the capacitance of the capacitor is sharply reduced. In view of the above problems, the present invention includes the steps of depositing a first oxide film on a semiconductor wafer, and then forming a contact hole having a predetermined width by etching a portion of the first oxide film through a photolithography process; Forming a contact plug material in the contact hole and depositing it to an upper portion of the first oxide layer, and then depositing a lower electrode material on the contact plug material; After the photoresist is formed on the lower electrode material to be wider than the contact hole, the lower electrode material and the contact plug material are etched in the region where the photoresist is not formed, and the first oxide film is subsequently etched to a predetermined depth. Steps; Removing the photoresist and heat treating the entire semiconductor wafer in an oxygen atmosphere to form a second oxide film around the exposed contact plug material, thereby effectively preventing oxidation of the contact plug through a simple process. In addition, even if misalignment occurs, there is an effect of preventing contact failure of the electrode.
Description
본 발명은 커패시터 제조방법에 관한 것으로, 특히 커패시터 형성시 접촉플러그의 산화를 효과적으로 방지하기에 적당하도록 한 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor, and more particularly, to a method of manufacturing a capacitor suitable for effectively preventing the oxidation of the contact plug when the capacitor is formed.
일반적으로, 커패시터의 형성시에 유전체 물질의 두께를 감소시키거나, 커패시터의 전극을 입체구조로 형성하여 면적을 증가시키는 방법은 반도체 메모리소자의 집적도가 증가함에 따라 공정이 복잡하고, 신뢰성이 저하되기 때문에 (Ba,Sr)TiO3, SrTiO3과 같은 고유전물질을 이용한 단순구조의 커패시터 제조가 제조업자들 사이에서 선호되고 있다. 이와같은 종래의 커패시터 구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, the method of reducing the thickness of the dielectric material or increasing the area by forming the electrode of the capacitor in a three-dimensional structure when forming the capacitor is complicated by the increase in the degree of integration of the semiconductor memory device, the reliability is lowered For this reason, the manufacture of capacitors with a simple structure using high dielectric materials such as (Ba, Sr) TiO 3 and SrTiO 3 is preferred among manufacturers. When described in detail with reference to the accompanying drawings, such a conventional capacitor structure as follows.
도1은 종래의 커패시터 구조를 보인 단면도로서, 이에 도시한 바와같이 반도체웨이퍼(미도시)의 상부에 소정넓이로 형성된 접촉플러그(2)와; 그 접촉플러그(2)의 좌우측에 층간절연을 위해 형성된 산화막(1)과; 상기 접촉플러그(2)의 상부에 그 접촉플러그(2) 보다는 넓게 형성된 확산방지막(3)과; 그 확산방지막(3)의 상부에 형성된 하부전극(4)으로 구성된다. 이하, 상기한 바와같은 종래의 커패시터 구조를 좀더 상세히 설명한다.1 is a cross-sectional view showing a conventional capacitor structure, and as shown therein, a contact plug 2 formed in a predetermined width on an upper portion of a semiconductor wafer (not shown); Oxide films 1 formed on the left and right sides of the contact plugs 2 for interlayer insulation; A diffusion barrier 3 formed on the contact plug 2 and wider than the contact plug 2; It consists of a lower electrode 4 formed on the diffusion barrier 3. Hereinafter, the conventional capacitor structure as described above will be described in more detail.
상기 확산방지막(3)은 커패시터의 하부전극(4)과 접촉플러그(2)의 반응을 억제하기 위하여 TiN, TaN, Ti-Si-N, W-Si-N, Ti-Al-N과 같은 물질을 이용하여 형성하며, 하부전극(4)은 Pt, Ru, Ir과 같은 금속 또는 이들의 산화막을 이용하여 형성한다.The diffusion barrier 3 is formed of a material such as TiN, TaN, Ti-Si-N, W-Si-N, or Ti-Al-N in order to suppress the reaction between the lower electrode 4 and the contact plug 2 of the capacitor. The lower electrode 4 is formed using a metal such as Pt, Ru, Ir, or an oxide film thereof.
그러나, 상기한 바와같은 종래의 커패시터 구조는 후속공정에서 산소가 함유된 플라즈마를 이용한 스퍼터링법이나 산소가 함유된 화학기상증착법을 통해 고유전박막을 형성시킬 때, 측면에 노출된 확산방지막(3)이 산화되어 접촉불량이 발생하며, 또한 하부전극(4)과 접촉플러그(2)의 넓이차가 미세하므로, 오정렬에 의해 확산방지막(3) 뿐만 아니라 접촉플러그(2)의 산화가 발생될 수 있다.However, in the conventional capacitor structure as described above, the diffusion barrier 3 exposed to the side surface when the high-k thin film is formed through a sputtering method using oxygen-containing plasma or a chemical vapor deposition method containing oxygen in a subsequent process. Because of this oxidation, poor contact occurs, and the width difference between the lower electrode 4 and the contact plug 2 is minute, so that oxidation of the contact plug 2 as well as the diffusion barrier film 3 may occur due to misalignment.
따라서, 종래에는 이와같은 문제점을 감안하여 도2a 및 도2b에 도시한 바와같은 커패시터 구조를 통해 확산방지막(3) 및 접촉플러그(2)의 산화를 방지하고 있다.Accordingly, in view of such a problem, the oxidation prevention of the diffusion barrier film 3 and the contact plug 2 is prevented through the capacitor structure shown in FIGS. 2A and 2B.
먼저, 도2a는 상기 확산방지막(3)을 접촉플러그(2)의 내부에 형성시켜 확산방지막(3)의 산화를 방지하는 제1실시예이고, 그리고 도2b는 상기 확산방지막(3)의 주위에 측벽(5)을 형성하여 확산방지막(3)의 산화를 방지한 제2실시예이다.2A is a first embodiment in which the diffusion barrier 3 is formed inside the contact plug 2 to prevent oxidation of the diffusion barrier 3, and FIG. 2B is a periphery of the diffusion barrier 3. In the second embodiment, the sidewalls 5 are formed on the side to prevent oxidation of the diffusion barrier 3.
그러나, 상기한 바와같은 종래 커패시터 구조의 제1실시예는 제조공정이 복잡하고, 오정렬이 발생했을때는 확산방지막의 산화를 방지할 수 없는 문제점이 있고, 제2실시예는 측벽 형성을 위한 공정이 추가되고, 측벽에 의한 하부전극의 면적이 감소되어 커패시터의 축전용량이 급격히 감소되는 문제점이 있었다.However, the first embodiment of the conventional capacitor structure as described above has a problem in that the manufacturing process is complicated, and when misalignment occurs, the oxidation of the diffusion barrier cannot be prevented, and the second embodiment has a process for forming sidewalls. In addition, the area of the lower electrode by the side wall is reduced, there was a problem that the capacitance of the capacitor is sharply reduced.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 커패시터의 형성시 접촉플러그의 산화를 효과적으로 방지하여 반도체소자의 특성을 향상시킬 수 있는 커패시터 제조방법을 제공하는데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a capacitor that can effectively prevent the oxidation of the contact plug when the capacitor is formed to improve the characteristics of the semiconductor device.
도1은 종래 커패시터 구조를 보인 단면도.1 is a cross-sectional view showing a conventional capacitor structure.
도2는 종래 커패시터 구조의 다른 실시예들을 보인 단면도.Figure 2 is a cross-sectional view showing other embodiments of a conventional capacitor structure.
도3은 본 발명의 제1 실시예를 보인 수순단면도.Figure 3 is a cross-sectional view showing a first embodiment of the present invention.
도4는 도3에 있어서, 하부전극 물질로 Pt금속을 사용할 경우에 폴리실리콘과 반응하는 과정을 보인 단면도.4 is a cross-sectional view illustrating a process of reacting with polysilicon in the case of using Pt metal as a lower electrode material in FIG.
도5는 도4에 의한 본 발명의 제2 실시예를 보인 수순단면도.5 is a cross-sectional view showing a second embodiment of the present invention according to FIG.
도6은 본 발명의 제3 실시예를 보인 수순단면도.Figure 6 is a cross-sectional view showing a third embodiment of the present invention.
도7은 본 발명의 제4 실시예를 보인 수순단면도.7 is a cross-sectional view showing a fourth embodiment of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
11,14:산화막 12:접촉플러그 물질11,14: oxide film 12: contact plug material
13:하부전극 물질 15:유전막13: bottom electrode material 15: dielectric film
PR1:포토레지스트PR1: Photoresist
상기한 바와같은 본 발명의 목적은 반도체웨이퍼의 상부에 제1산화막을 증착한 후, 사진식각공정을 통해 제1산화막의 일부를 식각하여 소정넓이를 갖는 콘택홀을 형성하는 단계와; 상기 콘택홀의 내부에 접촉플러그 물질을 형성하여 제1산화막의 상부까지 증착한 후, 그 접촉플러그 물질의 상부에 하부전극 물질을 증착하는 단계와; 상기 하부전극 물질의 상부에 콘택홀의 넓이보다는 넓게 포토레지스트를 형성한 후, 그 포토레지스트가 형성되지 않은 영역의 하부전극 물질 및 접촉플러그 물질을 식각하고, 계속해서 제1산화막을 소정깊이로 식각하는 단계와; 상기 포토레지스트를 제거하고, 반도체웨이퍼 전체를 산소분위기에서 열처리하여 노출된 접촉플러그 물질의 주위에 제2산화막을 형성하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 커패시터 제조방법을 도면을 참조하여 상세히 설명하면 다음과 같다.An object of the present invention as described above comprises depositing a first oxide film on an upper portion of a semiconductor wafer, and then forming a contact hole having a predetermined width by etching a portion of the first oxide film through a photolithography process; Forming a contact plug material in the contact hole and depositing it to an upper portion of the first oxide layer, and then depositing a lower electrode material on the contact plug material; After the photoresist is formed on the lower electrode material to be wider than the contact hole, the lower electrode material and the contact plug material are etched in the region where the photoresist is not formed, and the first oxide film is subsequently etched to a predetermined depth. Steps; The photoresist is removed and the entire semiconductor wafer is heat-treated in an oxygen atmosphere to form a second oxide film around the exposed contact plug material. A method of manufacturing a capacitor according to the present invention will be described with reference to the accompanying drawings. It will be described in detail as follows.
도3a 내지 도3f는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 반도체웨이퍼(미도시)의 상부에 산화막(11)을 증착한 후, 사진식각공정을 통해 산화막(11)의 일부를 식각하여 소정넓이를 갖는 콘택홀을 형성하는 단계(도3a)와; 그 콘택홀의 내부에 접촉플러그 물질(12)을 형성하여 산화막(11)의 상부까지 증착하는 단계(도3b)와; 그 접촉플러그 물질(12)의 상부에 하부전극 물질(13)을 증착하는 단계(도3c)와; 그 하부전극 물질(13)의 상부에 콘택홀의 넓이보다는 넓게 포토레지스트(PR1)를 형성한 후, 그 포토레지스트(PR1)가 형성되지 않은 영역의 하부전극 물질(13) 및 접촉플러그 물질(12)을 식각하고, 계속해서 산화막(11)을 소정깊이로 식각하는 단계(도3d)와; 상기 포토레지스트(PR1)를 제거하고, 반도체웨이퍼 전체를 산소분위기에서 열처리하여 노출된 접촉플러그 물질(12)의 주위에 산화막(14)을 형성하는 단계(도3e)와; 그 산화막(14)이 형성된 반도체웨이퍼의 상부전면에 유전막(15)을 형성하는 단계(도3f)로 이루어진다. 이하, 상기한 바와같은 본 발명의 일 실시예를 좀더 상세히 설명한다.3A to 3F are cross-sectional views showing an embodiment of the present invention. As shown in FIG. 3, the oxide film 11 is deposited on top of a semiconductor wafer (not shown), and then the oxide film 11 is formed through a photolithography process. Etching a portion to form a contact hole having a predetermined width (FIG. 3A); Forming a contact plug material 12 in the contact hole and depositing it to the top of the oxide film 11 (Fig. 3b); Depositing a lower electrode material 13 on top of the contact plug material 12 (FIG. 3C); After the photoresist PR1 is formed on the lower electrode material 13 to be wider than the contact hole width, the lower electrode material 13 and the contact plug material 12 in the region where the photoresist PR1 is not formed. Etching and subsequently etching the oxide film 11 to a predetermined depth (FIG. 3D); Removing the photoresist PR1 and heat treating the entire semiconductor wafer in an oxygen atmosphere to form an oxide film 14 around the exposed contact plug material 12 (FIG. 3E); The dielectric film 15 is formed on the upper surface of the semiconductor wafer on which the oxide film 14 is formed (FIG. 3F). Hereinafter, an embodiment of the present invention as described above will be described in more detail.
먼저, 도3a에 도시한 바와같이 반도체웨이퍼의 상부에 산화막(11)을 증착한 후, 사진식각공정을 통해 산화막(11)의 일부를 식각하여 소정넓이를 갖는 콘택홀을 형성한다. 이때, 산화막(11)은 콘택을 통해 선택적으로 반도체웨이퍼를 절연시킨다.First, as shown in FIG. 3A, an oxide film 11 is deposited on the semiconductor wafer, and then a portion of the oxide film 11 is etched through a photolithography process to form a contact hole having a predetermined width. At this time, the oxide film 11 selectively insulates the semiconductor wafer through the contact.
그리고, 도3b에 도시한 바와같이 콘택홀의 내부에 접촉플러그 물질(12)을 형성하여 산화막(11)의 상부까지 증착한다. 이때, 접촉플러그 물질(12)은 폴리실리콘과 같이 스텝 커버리지(step coverage)특성이 우수한 물질을 증착한 후, 에치백(etch-back)하여 형성하거나 콘택홀을 채울때까지 식각한 후, 추가로 원하는 두께로 폴리실리콘을 증착하여 형성한다.As shown in FIG. 3B, a contact plug material 12 is formed inside the contact hole and deposited to the upper portion of the oxide film 11. In this case, the contact plug material 12 may be formed by depositing a material having excellent step coverage characteristics such as polysilicon, etch-back, or etching until the contact hole is filled. Formed by depositing polysilicon to the desired thickness.
그리고, 도3c에 도시한 바와같이 접촉플러그 물질(12)의 상부에 하부전극 물질(13)을 증착한다. 이때, 하부전극 물질(13)은 상기 폴리실리콘과 반응하지 않는 물질을 증착하여 형성한다.As shown in FIG. 3C, the lower electrode material 13 is deposited on the contact plug material 12. In this case, the lower electrode material 13 is formed by depositing a material that does not react with the polysilicon.
그리고, 도3d에 도시한 바와같이 하부전극 물질(13)의 상부에 콘택홀의 넓이보다는 넓게 포토레지스트(PR1)를 형성한 후, 그 포토레지스트(PR1)가 형성되지 않은 영역의 하부전극 물질(13) 및 접촉플러그 물질(12)을 식각하고, 계속해서 산화막(11)을 소정깊이로 식각한다. 이때, 접촉플러그 물질(12)이 노출된다.As shown in FIG. 3D, after the photoresist PR1 is formed wider than the area of the contact hole on the lower electrode material 13, the lower electrode material 13 in the region where the photoresist PR1 is not formed. ) And the contact plug material 12 are etched, and then the oxide film 11 is etched to a predetermined depth. At this time, the contact plug material 12 is exposed.
그리고, 도3e에 도시한 바와같이 포토레지스트(PR1)를 제거하고, 반도체웨이퍼 전체를 산소분위기에서 열처리하여 노출된 접촉플러그 물질(12)의 주위에 산화막(14)을 형성한다. 이때, 산소분위기에서 열처리공정을 수행하기 전에 반도체웨이퍼 전체를 N2, Ar, 진공 등의 비산소분위기에서 열처리하여 접촉플러그 물질(12)과 하부전극 물질(13)의 계면을 안정화 할 수 있다.As shown in FIG. 3E, the photoresist PR1 is removed, and the entire semiconductor wafer is heat-treated in an oxygen atmosphere to form an oxide film 14 around the exposed contact plug material 12. In this case, before performing the heat treatment process in the oxygen atmosphere, the entire semiconductor wafer may be heat-treated in a non-oxygen atmosphere such as N 2 , Ar, or vacuum to stabilize the interface between the contact plug material 12 and the lower electrode material 13.
그리고, 도3f에 도시한 바와같이 산화막(14)이 형성된 반도체웨이퍼의 상부전면에 유전막(15)을 형성한다. 이때, 유전막(15)은 고유전물질을 증착하여 형성하며, 이 유전막(15)의 증착중에 접촉플러그 물질(12)이 산화되므로, 상기 도3e의 산화막(14)을 형성하는 공정을 생략할 수 있다.As shown in FIG. 3F, the dielectric film 15 is formed on the upper surface of the semiconductor wafer on which the oxide film 14 is formed. In this case, the dielectric film 15 is formed by depositing a high dielectric material, and the contact plug material 12 is oxidized during deposition of the dielectric film 15, and thus the process of forming the oxide film 14 of FIG. 3E can be omitted. have.
이후, 유전막(15)의 상부에 상부전극을 형성하여 커패시터의 제조를 완료한다.Thereafter, an upper electrode is formed on the dielectric layer 15 to complete the manufacture of the capacitor.
한편, 도4a 내지 도4c는 상기 하부전극 물질(13)로 Pt금속을 사용할 경우에 폴리실리콘과 반응하는 과정을 보인 단면도로서, 이에 도시한 바와같이 Pt금속(22)은 비산소분위기에서 열처리 하면 폴리실리콘(21)과 반응하여 Pt-실리사이드(23)를 형성하고, 그 Pt-실리사이드(23)를 다시 산소분위기에서 열처리 하면 Pt-실리사이드(23)의 표면에 산화막(24)이 형성된다.Meanwhile, FIGS. 4A to 4C are cross-sectional views illustrating a process of reacting with polysilicon when Pt metal is used as the lower electrode material 13. As shown in FIG. 4A to 4C, when Pt metal 22 is heat treated in an oxygen-free atmosphere, When the Pt-silicide 23 is reacted with the polysilicon 21 to form Pt-silicide 23, the oxide film 24 is formed on the surface of the Pt-silicide 23 when the Pt-silicide 23 is heat-treated again in an oxygen atmosphere.
따라서, 도5a 내지 도5f의 수순단면도에 도시한 바와같이 하부전극 물질인 Pt금속(22)이 접촉플러그 물질인 폴리실리콘(21)과 반응하여 Pt-실리사이드(23)를 형성하여도 상기 도3e에 형성되는 산화막(14)과 동일한 산화막(24)을 형성할 수 있다.Accordingly, as shown in the cross-sectional views of FIGS. 5A to 5F, even if Pt metal 22, which is a lower electrode material, reacts with polysilicon 21, which is a contact plug material, to form Pt-silicide 23, FIG. The same oxide film 24 as the oxide film 14 formed on the substrate can be formed.
또한, 상기 Pt금속(22)과 폴리실리콘(21)의 반응으로 형성되는 Pt-실리사이드(23)가 Pt금속(22)을 통해 산화되는 문제점을 해결할 수 있도록 도6a 내지 도6f의 수순단면도에 도시한 바와같이 Pt금속(22)의 사이에 도전체산화막(31)을 형성하면, Pt금속(22)을 통해 Pt-실리사이드(23)가 산화되는 것을 방지할 수 있으며, 도전체산화막(31)으로는 RuOx막을 증착하여 형성한다.6A to 6F show the cross-sectional view of the Pt-silicide 23 formed by the reaction of the Pt metal 22 and the polysilicon 21 to solve the problem of oxidizing through the Pt metal 22. As described above, when the conductive oxide film 31 is formed between the Pt metals 22, the Pt-silicide 23 can be prevented from being oxidized through the Pt metal 22, and the conductive oxide film 31 is formed into the conductive oxide film 31. Is formed by depositing a RuO x film.
그리고, 상기 폴리실리콘(21)에 Pt-실리사이드(23)가 지속적으로 형성되는 문제점을 해결할 수 있도록 도7a 내지 도7g의 수순단면도에 도시한 바와같이 반도체웨이퍼(미도시)의 상부에 증착된 산화막(11)의 일부를 사진식각공정을 통해 식각하여 콘택홀을 형성하는 단계(도7a)와; 그 콘택홀의 내부에 폴리실리콘(21)을 증착하여 식각한 후, 그 폴리실리콘(21)의 상부에 확산방지막(41)을 형성하여 식각하는 단계(도7b)와; 그 확산방지막(41)의 상부 및 산화막(11)의 상부에 폴리실리콘(21)을 증착하는 단계(도7c)로 콘택홀 내부의 폴리실리콘(21) 사이에 확산방지막(41)을 형성하면, 폴리실리콘(21)에 Pt-실리사이드(23)가 지속적으로 형성되는 것을 방지할 수 있다.In addition, an oxide film deposited on a semiconductor wafer (not shown) as illustrated in the procedure cross-sectional view of FIGS. 7A to 7G to solve the problem in which the Pt-silicide 23 is continuously formed in the polysilicon 21. Forming a contact hole by etching a portion of the film (11) through a photolithography process (FIG. 7A); Depositing and etching polysilicon 21 in the contact hole, and forming a diffusion barrier film 41 on the polysilicon 21 to etch it (Fig. 7B); When the diffusion barrier 41 is formed between the polysilicon 21 inside the contact hole by depositing the polysilicon 21 on the diffusion barrier 41 and the oxide film 11 (Fig. 7C), It is possible to prevent the Pt-silicide 23 from being continuously formed in the polysilicon 21.
상기한 바와같은 본 발명에 의한 커패시터 제조방법은 간단한 공정을 통해 접촉플러그의 산화를 효과적으로 방지할 수 있고, 오정렬이 발생하더라도 전극의 접촉불량을 방지할 수 있는 효과가 있다.Capacitor manufacturing method according to the present invention as described above can effectively prevent the oxidation of the contact plug through a simple process, there is an effect that can prevent the contact failure of the electrode even if misalignment occurs.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018012A KR100280484B1 (en) | 1998-05-19 | 1998-05-19 | Fabricating method of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018012A KR100280484B1 (en) | 1998-05-19 | 1998-05-19 | Fabricating method of capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990085544A KR19990085544A (en) | 1999-12-06 |
| KR100280484B1 true KR100280484B1 (en) | 2001-03-02 |
Family
ID=65891666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980018012A KR100280484B1 (en) | 1998-05-19 | 1998-05-19 | Fabricating method of capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280484B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424192B1 (en) * | 1998-12-30 | 2004-05-17 | 주식회사 하이닉스반도체 | Capacitor Manufacturing Method |
-
1998
- 1998-05-19 KR KR1019980018012A patent/KR100280484B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990085544A (en) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| EP0726600A2 (en) | Method of forming a structure for DRAM and structure formed thereby | |
| KR100287187B1 (en) | capacitor of semiconductor device and manufacturing method thereof | |
| KR100285066B1 (en) | Method of forming a capacitor having a high dielectric material | |
| KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
| JP3841591B2 (en) | Capacitor manufacturing method | |
| JPH10144888A (en) | Capacitor in semiconductor device and fabrication thereof | |
| KR100289389B1 (en) | Capacitor fabrication method of semiconductor device | |
| JP2002026135A (en) | Manufacturing method for capacitor of semiconductor element | |
| KR100280484B1 (en) | Fabricating method of capacitor | |
| US6159791A (en) | Fabrication method of capacitor | |
| KR100300046B1 (en) | Fabricating method of semiconductor device | |
| KR100474589B1 (en) | Capacitor Manufacturing Method | |
| KR100190055B1 (en) | White electrode manufacturing method of semiconductor device | |
| US6407419B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100474989B1 (en) | Manufacturing method of capacitor with barrier layer for semiconductor device | |
| KR100414737B1 (en) | manufacturing method for capacitor of semiconductor device | |
| KR100223831B1 (en) | Method of manufacturing capacitor | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100319876B1 (en) | Semiconductor device with cylindrical capacitor and its manufacturing method | |
| KR100359785B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100447972B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100255660B1 (en) | Method for etching ir electrode | |
| KR100541374B1 (en) | Method for forming capacitor having platinum bottom electrode | |
| KR100694991B1 (en) | Method of forming a capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |