KR100280086B1 - Lead Frame Structure of Semiconductor Package - Google Patents
Lead Frame Structure of Semiconductor Package Download PDFInfo
- Publication number
- KR100280086B1 KR100280086B1 KR1019950036143A KR19950036143A KR100280086B1 KR 100280086 B1 KR100280086 B1 KR 100280086B1 KR 1019950036143 A KR1019950036143 A KR 1019950036143A KR 19950036143 A KR19950036143 A KR 19950036143A KR 100280086 B1 KR100280086 B1 KR 100280086B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- forming
- semiconductor package
- package
- notch
- Prior art date
Links
Abstract
본 발명은 반도체 패키지의 제조공정중 포밍(Forming)방법 및 그 구조에 관한 것으로, 원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 몰딩공정, 마킹공정, 트림공정, 포밍공정 및 검사로 이루어지는 반도체 패키지의 제조공정에 있어서, 상기 포밍공정시 각 리드의 정확한 절곡을 위하여 몰딩 공정전에 리드의 포밍되는 부의에 패키지와 평행한 방향으로 노치(Notch)를 형성하여 패키지의 포밍시 발생되는 리드의 불량을 억제하여 평평도 및 휨을 방지하도록 하므로서 패키지의 신뢰성을 향상시키도록 된 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a forming method and a structure of a semiconductor package, and includes a raw material inspection, a sawing process, a die bonding process, a wire bonding process, a molding process, a marking process, a trimming process, a forming process, and an inspection. In the manufacturing process of a semiconductor package, in order to precisely bend each lead during the forming process, a defect is formed during forming of the package by forming a notch in a direction parallel to the package in the forming part of the lead before the molding process. It is to improve the reliability of the package by preventing the flatness and bending to be suppressed.
Description
제 1 도는 반도체 패키지의 포밍전(前) 상태를 나타낸 정면도.1 is a front view showing a state before forming of a semiconductor package.
제 2 도는 반도체 패키지의 포밍후(後) 상태를 나타낸 정면도.2 is a front view showing a state after forming the semiconductor package.
제 3 도는 종래의 반도체 패키지에 포밍공정이 완료된 리드의 확대도.3 is an enlarged view of a lead in which a forming process is completed in a conventional semiconductor package.
제 4 도는 종래 반도체 패키지의 포밍 후 리드의 불량 상태를 나타낸 정면도.4 is a front view showing a defective state of a lead after forming of a conventional semiconductor package.
제 5 도는 본 발명의 반도체 패키지의 포밍전(前) 상태를 나타낸 평면도.5 is a plan view showing a pre-forming state of the semiconductor package of the present invention.
제 6 도는 본 발명에 의해 형성된 리드의 포밍전(前) 상태의 확대 단면도.6 is an enlarged cross-sectional view of a preforming state of a lead formed by the present invention.
제 7 도는 본 발명에 의해 형성된 리드의 포밍후(後) 상태의 확대 단면도.7 is an enlarged cross-sectional view of a post-forming state of a lead formed by the present invention.
제 8 도는 본 발명에 의해 형성된 리드에 솔더도금이 된 상태의 확대도.8 is an enlarged view of a solder plated state of a lead formed by the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 반도체 패키지 1 : 리드10: semiconductor package 1: lead
2 : 노치(Notch) 3 : 도금용액2: Notch 3: Plating solution
본 발명은 반도체 패키지의 리드 프레임 구조에 관한 것으로, 더욱 상세하게는 반도체 패키지의 포밍시 발생되는 리드의 불량을 억제하여 평평도 및 및 휨을 방지하도록 하므로서 패키지의 신뢰성을 향상시키도록 된 반도체 패키지의 리드 프레임 구조에 관한 것이다.The present invention relates to a lead frame structure of a semiconductor package, and more particularly, to a lead of a semiconductor package which improves reliability of a package by suppressing defects of leads generated during forming of the semiconductor package to prevent flatness and bending. Frame structure.
일반적으로 반도체 패키지의 제조공정은 크게 웨이퍼의 불량을 체크하는 원자재검사, 웨이퍼를 절단하여 반도체 칩을 낱개로 분리하는 소잉공정, 낱개로 분리된 반도체 칩을 리드프레임의 탑재판에 부착시키는 다이본딩공정, 반도체 칩 상에 구비된 칩패드와 리드프레임의 리드를 와이어로 연결시켜주는 와이어본딩공정, 몰딩력을 향상시킴과 동시에 패키지를 보호하기 위한 도금공정, 반도체 칩의 내부회로와 그 외의 구성부품을 보호하기 위하여 몰드 컴파운드로 그 외부를 감싸는 몰딩공정, 패키지를 식별할 수 있도록 패키지의 저면에 문자 및 기호(자재의 고유번호, 회사명, 날짜등)를 찍는 마킹공정, 리드와 리드를 연결하고 있는 댐바를 커팅하는 트림공정, 리드를 원하는 형태로 절곡시키는 포밍공정, 상기 공정을 거쳐 완성된 패키지의 불량을 검사하는 공정으로 이루어진다.In general, the manufacturing process of the semiconductor package is largely inspection of raw materials to check wafer defects, sawing process of cutting the wafer into pieces, and die bonding process of attaching the separated semiconductor chips to the mounting plate of the lead frame. Wire bonding process that connects chip pad and lead frame lead on semiconductor chip with wire, Plating process to improve molding power and protect package, Internal circuit of semiconductor chip and other components Molding process to cover the outside with mold compound for protection, marking process to write letters and symbols (material unique number, company name, date, etc.) on the bottom of the package to identify the package, connecting lead and lead Trim process for cutting dam bar, forming process for bending lead to desired shape, and defects of package completed through the above process It consists of the process of inspection.
이때, 상기 포밍공정은 제 1 도와 같은 상태에 있는 반도체 패키지(10)의 리드(1)를 포밍공구틀 이용하여 제 2 도와 같은 상태로 반도체 패키지(10)의 리드(1)를 구부려 원하는 타입의 리드(1)를 형성하는 것으로, 이와같이 포밍공정을 거친 반도체 패키지(10)를 마더보드에 실장시 오픈되는 리드(1)가 없도록 그 리드(1)의 평평도를 일정하게 유지하여야 한다. 즉, 포밍공정을 거친 반도체 패키지(10)는 평평도가 일정한 상태로 모든 리드(1)가 동일하게 절곡되어진 상태를 유지하여야 한다.At this time, the forming process is to bend the lead 1 of the semiconductor package 10 in the same state as the second degree by using the forming tool frame of the lead 1 of the semiconductor package 10 in the same state as the first degree of the desired type By forming the lead 1, the flatness of the lead 1 should be kept constant so that the lead 1 is not opened when the semiconductor package 10 subjected to the forming process is mounted on the motherboard. That is, the semiconductor package 10 that has been formed must maintain a state in which all leads 1 are equally bent with a flatness.
그러나, 종래의 반도체 패키지(10)는 리드(1)가 단순하게 반도체 칩의 동작시 작동되는 신호를 전달하는 역할만을 수행하는 목적으로 제작되어 있고, 이러한 반도체 패키지의 리드를 포밍하게 되면, 제 3 도에서와 같이 절곡된 부위의 안쪽부분이 주름이 생기게 되어 미관상 좋지 않을 뿐 아니라, 그 수명이 단축되는 문제점이 있었다.However, the conventional semiconductor package 10 is manufactured for the purpose of merely transmitting a signal that the lead 1 operates in the operation of the semiconductor chip, and when forming the lead of the semiconductor package, As shown in the figure, the inner portion of the bent portion is wrinkled not only aesthetically good, but also shortened its life.
또한, 상기 리드(1)는 금속재로 이루어져 있으므로 금속이 지니고 있는 고유의 탄성력에 의해 원위치로 복원되려는 성질 때문에 일정한 높이의 평평도를 유지하여 리드(1)를 포밍하기에는 많은 문제점이 있었던 바, 이와같이 리드(1)의 탄성력에 의해 평평도가 틀려진 패키지를 검사 및 보정하는 공정을 거쳐 정확한 평평도를 유지하도록 하였다.In addition, since the lead 1 is made of a metal material, there are many problems in forming the lead 1 by maintaining a flatness of a certain height because of the property of being restored to its original position by the inherent elastic force of the metal. The correct flatness was maintained by inspecting and correcting a package whose flatness was incorrect due to the elastic force of (1).
또한, 반도체 패키지(10)의 리드(1)를 포밍하였을때 각 리드(1)들이 평평도가 맞지 않으면 반도체 패키지를 마더보드에 실장시 오픈되는 리드가 생기게 되므로 패키지의 불량을 가져오는 요인이 되었던 것이다.In addition, when the leads 1 of the semiconductor package 10 are formed, if each of the leads 1 does not have a flatness, the leads are opened when the semiconductor package is mounted on the motherboard, which causes the defect of the package. will be.
이와같이 종래의 포밍방법에 의해 반도체 패키지의 리드를 포밍하였을 때에는 평평도를 정확하게 유지하지 못하고, 어느정도의 휨이 발생하여도 그대로 사용하였었다. 그러나, 반도체 패키지의 고 품질을 요구하는 현재에는 포밍된 리드의 평평도를 2.5 mil 내에서 포밍하여야 한다.As described above, when the lead of the semiconductor package is formed by the conventional forming method, the flatness cannot be maintained accurately, and it is used as it is even if a certain amount of warpage occurs. However, at present, where the high quality of semiconductor packages is required, the flatness of the formed leads must be formed within 2.5 mils.
따라서, 본 발명은 이와같은 문제점을 해결하기 위하여 발명된 것으로, 반도체 패키지의 포밍공정 전에 리드의 포밍되는 부위에 노치(Notch)를 형성함으로서 반도체 패키지의 포밍시 리드의 탄성력에 의해 복원되려는 성질을 억제시켜 일정한 상태로 리드를 포밍하여 정확한 평평도를 유지하고, 휨을 방지함으로서 패키지의 품질 및 신뢰성을 향상시킬수 있도록 된 반도체 패키지의 리드 프레임 구조를 제공함에 그 목적이 있다.Accordingly, the present invention was invented to solve such a problem, and by forming a notch in a portion of the lead formed before the forming process of the semiconductor package, the property to be restored by the elastic force of the lead during forming of the semiconductor package is suppressed. The purpose of the present invention is to provide a lead frame structure of a semiconductor package capable of improving the quality and reliability of a package by forming leads in a uniform state to maintain accurate flatness and preventing warpage.
본 발명의 목적을 달성하기 위해서는 원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 몰딩공정, 마킹공정, 트림공정, 포밍공정 및 검사로 이루어지는 반도체 패키지의 제조공정에 있어서, 상기 포밍공정시 각 리드의 정확한 절곡을 위하여 몰딩공정 전에 리드의 포밍되는 부위에 패키지와 평행한 방향으로 노치(Notch)를 형성함으로서 가능한 것이다.In order to achieve the object of the present invention, in the manufacturing process of the semiconductor package consisting of raw material inspection, sawing process, die bonding process, wire bonding process, molding process, marking process, trimming process, forming process and inspection, This can be done by forming a notch in the direction parallel to the package on the molded part of the lead prior to the molding process for accurate bending of the lead.
즉, 반도체 패지의 리드프레임에 리드가 절곡되는 부위에 노치(Notch)를 형성하여 리드를 절곡시키는 포밍공정시 각 리드가 일정하게 절곡되어 정확한 평평도를 유지하도록 함으로서 휨을 방지하므로 패키지의 신뢰성을 향상시킨다.That is, in forming process of bending lead by forming notch in the lead frame of the semiconductor package, the lead is bent constantly to maintain accurate flatness, thereby preventing bending and improving package reliability. Let's do it.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 5 도는 본 발병의 반도체 패키지에 형성되는 리드의 포밍공정을 거치기 전(前) 상태를 나타낸 평면도로서, 상기 리드(1)에는 포밍되는 부위에 패키지(10)와 평행한 방향으로 노치(2 : Notch)가 형성되어 있다. 여기서, 상기 리드(1)에 형성된 노치(2)는 반도체 패키지(10)의 리드(1)를 걸(Gull) 타입으로 구부리기 위하여 리드(1)의 상면과 저면에 각각 형성되어 있다. 즉, 포밍시 절곡되는 부위에 노치(2)를 형성한다.FIG. 5 is a plan view showing a state before the lead forming process of the lead formed in the semiconductor package of the present invention, wherein the lead 1 has a notch (2: Notch) is formed. Here, the notches 2 formed on the leads 1 are formed on the top and bottom surfaces of the leads 1 to bend the leads 1 of the semiconductor package 10 into a hook type. That is, the notch 2 is formed at the portion to be bent at the time of forming.
상기 노치(2)의 깊이는 리드프레임의 리드(1) 두께의 1/2 범위 내에서 형성하여 노치(2)가 형성되지 않은 반대면에 영향을 미치지 않게 한다. 또한, 상기 리드(1)의 노치(2)가 형성된 면에 제 8 도와 같이 솔더(Solder) 등의 도금용액(3)을 이용하여 노치(2)틀 메꾸도록 도금을 하여 그 효과를 극대화시킬수 있다.The depth of the notch 2 is formed within a range of 1/2 of the thickness of the lead 1 of the lead frame so as not to affect the opposite surface on which the notch 2 is not formed. In addition, the surface of the notch 2 of the lead 1 may be plated using a plating solution 3 such as solder to fill the notch 2 on the surface where the notch 2 is formed to maximize the effect. .
이와같이 리드프레임의 리드(1)에 노치(2)를 형성하기 위해서는 리드프레임의 원자재에서 미리 노치(2)를 형성하여도 되며, 반도체 제조 공정중에 포밍공정 전에 리드프레임의 리드(1)에 노치(2)를 형성하여도 된다.Thus, in order to form the notch 2 in the lead 1 of the lead frame, the notch 2 may be formed in advance from the raw material of the lead frame, and the notch may be formed in the lead 1 of the lead frame before the forming process during the semiconductor manufacturing process. 2) may be formed.
이와같이 형성되는 노치(2)는 반도체 제조공정 중에서 리드(1)를 포밍시키는 포밍공정시 상기 노치(2)에 의해서 리드(1)가 복원되려는 탄성력을 최소화시켜 줌으로서 리드(1)의 포밍시 각 리드(1)간에 일정한 절곡 상태를 유지할수 있다. 즉, 정확한 평평도를 얻어 휨을 방지할수 있다.The notch 2 formed as described above minimizes the elastic force to be restored by the notch 2 during the forming process of forming the lead 1 in the semiconductor manufacturing process. A constant bending state can be maintained between the leads 1. In other words, it is possible to obtain the correct flatness to prevent bending.
또한, 상기 노치(2)에 의해 리드(1)의 절곡부 안쪽에 발생되는 주름을 방지하여 외관이 미려하고, 포밍시 절곡되는 리드(1)의 위치를 정확히 유지할수 있다. 즉, 상기 노치(2)를 금형에 의해 일정한 위치에 형성하므로 가능하다.In addition, the notch 2 prevents wrinkles generated inside the bent portion of the lid 1 so that the appearance is beautiful and the position of the lead 1 that is bent during forming can be accurately maintained. That is, since the said notch 2 is formed in a fixed position by a metal mold | die, it is possible.
이상의 설명에서 알수 있듯이 본 발명에 의하면, 반도체 패키지의 제조 공정중 리드를 절곡시키는 포밍공정시 각 리드를 일정하게 절곡시켜 정확한 평평도를 유지하고, 휨을 방지함으로서 패키지의 품질 및 신뢰성을 향상시킬 수 있는 등의 효과가 있다.As can be seen from the above description, according to the present invention, in the forming process of bending the lead during the manufacturing process of the semiconductor package, it is possible to improve the quality and reliability of the package by keeping each lead constant to maintain accurate flatness and to prevent bending. There is an effect such as.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950036143A KR100280086B1 (en) | 1995-10-19 | 1995-10-19 | Lead Frame Structure of Semiconductor Package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950036143A KR100280086B1 (en) | 1995-10-19 | 1995-10-19 | Lead Frame Structure of Semiconductor Package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970024087A KR970024087A (en) | 1997-05-30 |
KR100280086B1 true KR100280086B1 (en) | 2001-02-01 |
Family
ID=66584172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950036143A KR100280086B1 (en) | 1995-10-19 | 1995-10-19 | Lead Frame Structure of Semiconductor Package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100280086B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101301844B1 (en) * | 2012-01-04 | 2013-08-29 | 엘에스엠트론 주식회사 | A Hose Forming Metalic Mould AND Making Method of Mandel |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6423561A (en) * | 1987-07-18 | 1989-01-26 | Matsushita Electronics Corp | Semiconductor package |
JPH02109356A (en) * | 1988-10-18 | 1990-04-23 | Mitsubishi Electric Corp | Semiconductor device |
-
1995
- 1995-10-19 KR KR1019950036143A patent/KR100280086B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6423561A (en) * | 1987-07-18 | 1989-01-26 | Matsushita Electronics Corp | Semiconductor package |
JPH02109356A (en) * | 1988-10-18 | 1990-04-23 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101301844B1 (en) * | 2012-01-04 | 2013-08-29 | 엘에스엠트론 주식회사 | A Hose Forming Metalic Mould AND Making Method of Mandel |
Also Published As
Publication number | Publication date |
---|---|
KR970024087A (en) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10249595B2 (en) | Method of manufacturing a semiconductor device | |
US5541447A (en) | Lead frame | |
US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
KR100280086B1 (en) | Lead Frame Structure of Semiconductor Package | |
KR200276092Y1 (en) | Paddle cutting press device for leadframe | |
KR100251866B1 (en) | Marking method of semiconductor package | |
KR100333386B1 (en) | chip scale package | |
JPH0730043A (en) | Semiconductor device and manufacture thereof | |
JPH0653399A (en) | Resin-sealed semiconductor device | |
KR200164426Y1 (en) | Trim/forming apparatus of semiconductor package fabrication | |
KR0124790B1 (en) | Integrated circuit package of surface mounting type | |
KR920004761Y1 (en) | Package supporter for molding of semiconductor | |
KR970006523Y1 (en) | Semiconductor manufacture type lead frame structure | |
Kerk et al. | Effect of inherent deformations of leadframes on bleedability of plastic dip | |
KR100374135B1 (en) | Leadfram for manufacturing semiconductor package and its manufacturing method | |
KR200245732Y1 (en) | Storage box for die-bonded lead frame materials | |
KR200156222Y1 (en) | Keeping magazine structure of lead frame | |
KR0125875Y1 (en) | Leadframe | |
JPH0661378A (en) | Semiconductor device | |
JP2946775B2 (en) | Resin sealing mold | |
KR940004590Y1 (en) | Leadframe | |
JPH05152487A (en) | Lead frame and its manufacturing method and semiconductor device | |
JPH05102218A (en) | Semiconductor device | |
JPH09121011A (en) | Resin-sealed semiconductor device and manufacture thereof | |
KR20000051981A (en) | Lead frame structure for preventing the warping of semiconductor package body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111107 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20121105 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |