KR100278906B1 - 반도체 소자의 서브 스레시홀드 누설전류 제어장치 - Google Patents

Abstract

본 발명은 데이터 유지 모드로의 진입여부에 따라 주변 영역의 P-웰로 유입되는 바이어스 전압을 조절함으로써 오프-전류를 감소시키도록 한 반도체 소자의 서브 소레시홀드 누설 전류 제어장치를 제공하기 위한 것이다.

이를 위해 본 발명은, 데이터 유지 모드로의 진입여부를 검출하는 데이터 유지 모드 검출수단과, 상기 데이터 유지 모드 검출수단으로부터의 신호에 따라 주변 영역의 P-웰측으로 소정의 바이어스 전압을 선택적으로 제공하는 바이어스 전압 제공수단을 구비함으로써, 소자가 데이터 유지 모드로 진입하게 되면 주변 영역의 P-웰의 바이어스를 Vbb로 자동절환시켜 주어 데이터 유지 모드에서의 오프-전류를 감소시킬 수 있게 된다.

Description

반도체 소장의 서브 스레시홀드 누설 전류 제어장치

본 발명은 반도체 소자의 서브 스레시홀드 누설 전류 제어장치에 관한 것으로, 보다 상세하게는 데이터 유지 모드로의 진입시 오프-전류를 줄일 수 있도록 한 반도체 소자의 서브 스레시홀드 누설 전류 제어장치에 관한 것이다.

전원 전압이 스케일링 다운(scaling down)됨에 따라 소자의 동작영역의 확보 및 구동능력을 높이기 위해 MOS트랜지스터의 문턱전압(Vth)도 함께 스케일링 다운되고 있다.

그러나, 문턱전압도 같이 스케일링 다운됨에 따라 차단(cut-off)영역에서의 오프-전류가 증가하는 현상이 발생하고 한 칩에 집적되는 트랜지스터의 수가 늘어남에 따라 오프-전류의 총량은 무시할 수 없는 성분이 되었다.

한편, 집적도가 증가함에 따라 다램에서는 셀 어레이 영역과 주변 영역의 트랜지스터 특성에 대한 상이한 요구가 높아져 점점 3-웰 구조의 채용이 늘고 있다.

도 1은 종래의 3-웰 구조에서의 웰의 바이어스상태를 나타낸 도면으로서, 통상적으로 3-웰 구조는 P형 기판(10)상에 고농도의 N형 불순물을 주입하여 N-웰(12)을 형성하고 그 N-웰(12)내의 소정부위에 재차 P형 불순물을 주입하여 P-웰(14)을 형성시킨 후 그 각각의 웰마다 소오스 또는 드레인용의 P+층, N+층을 만들고 나서 게이트(16)를 형성시킴으로써 완성된다.

여기서, 상기 셀 어레이 영역의 P-웰(14)은 Vbb로 바이어스되어 바디 효과(body effect)에 의한 문턱전압(Vth) 증가로 인해 셀 트랜지스터에서의 오프-전류가 감소하게 된다.

그리고, 주변 영역의 P-웰은 Vss로 바이어스되어 상대적으로 문턱전압이 작으므로 동작영역 및 구동성이 확보된다. 그 대신에 상대적으로 오프-전류가 증가하므로, 집적도가 높은 경우 그 총량은 데이터 유지 모드 등의 낮은 전류소모가 요구되는 경우에 문제가 된다.

따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 데이터 유지 모드로의 진입여부에 따라 주변 영역의 P-웰로 유입되는 바이어스 전압을 조절함으로써 오프-전류를 감소시키도록 한 반도체 소자의 서브 스레시홀드 누설 전류 제어장치를 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 데이터 유지 모드로의 진입여부를 검출하는 데이터 유지 모드 검출수단과, 이 데이터 유지 모드 검출수단으로부터의 신호에 의해 제어되고, 반도체 소자의 동작 모드에 따라 주변 영역의 P-웰 측으로 반도체 소자의 동작 전압 또는 소정의 바이어스 전압을 선택적으로 제공하기 위해 복수개의 MOS 트랜지스터로 구성된 바이어스 전압 제공수단을 구비한 반도체 소자의 서브 스레시홀드 누설 전류 제어장치가 제공된다.

제1도는 종래의 3-웰 구조에서의 웰의 바이어스 상태를 나타낸 도면,

제2도는 본 발명의 실시예에 따른 반도체 소자의 서브 스레시홀드 누설 전류 제어장치의 구성을 나타낸 도면이다.

<도면의 주요부분에 대한 부호의 설명>

10 : P-웰 12 : N-웰

14 : P-웰 16 : 게이트

18 : 데이터 유지 모드 검출수단 20 : 바이어스 전압 제공수단

이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 반도체 소자의 서브 스레시홀드 누설 전류 제어장치의 구성을 나타낸 도면으로서, 도 1에서 설명한 부분과 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.

본 발명의 실시예는 소자가 데이터 유지 모드로 진입하는 지의 여부를 검출하는 데이터 유지 모드 검출수단(18)과, 이 데이터 유지 모드 검출수단(18)으로부터의 신호(nor, dr)에 의해 제어되고, 반도체 소자의 동작 모드에 따라 주변 영역의 P-웰 측으로 반도체 소자의 동작 전압(Vss) 또는 소정의 바이어스 전압(Vbb)을 선택적으로 제공하는 바이어스 전압 제공수단(20)으로 구성된다.

여기서, 상기 데이터 유지 모드 검출수단(18)은 소자가 데이터 유지 모드로 진입하지 않은 경우에는 정상동작을 의미하는 신호(nor)를 출력하고, 소자가 데이터 유지 모드로 진입한 경우에는 이를 의미하는 신호(dr)를 출력하게 된다.

그리고, 상기 바이어스 전압 제공수단(20)은 상기 데이터 유지 모드 검출수단(18)에서 출력되는 신호(nor)에 의해 구동되어 반도체 소자의 동작 전압(Vss)을 바이어스 전압으로 선택하여 상기 주변 영역의 P-웰 측으로 제공하는 제1 NMOS트랜지스너로 이루어진 제1 스위칭소자(20a)와, 상기 데이터 유지 모드 검출수단(18)에서 출력되는 신호(dr)에 의해 구동되어 백 바이어스 전압(Vbb)을 바이어스 전압으로 선택하여 상기 주변 영역의 P-웰 측으로 제공하는 제2 NMOS트랜지스터로 이루어진 제2 스위칭소자(20b)로 구성된다.

이어, 상기와 같이 구성된 본 발명의 실시예에 따르면, 소자가 데이터 유지 모드로 진입한 경우 즉 상기 데이터 유지 모드 검출수단(18)에서 "로유"레벨의 신호(nor) 및 "하이"레벨의 신호(dr)를 출력하게 되면 바이어스 전압 제공수단(20)을 구성하는 제1 스위칭소자(20a)는 턴 오프 되고 백 바이어스 전압(Vbb)과 연결된 제2 스위칭소자(20b)가 턴 온 된다.

따라서, 주변 영역의 P-웰은 백 바이어스 전압(Vbb)으로 바이어스 되어 NMOS 트랜지스터의 문턱전압을 높이고, 그로 인해 오프-전류가 감소된다.

그 후, 데이터 유지 모드를 벗어나 정상적인 동작 영역으로 들어갔을 경우에는 상기 데이터 유지 모드 검출수단(18)에서 출력되는 신호가 반전되므로, 상기 반도체 소자의 동작 전압(Vss)과 연결되어 있는 제1 스위칭소자(20a)가 턴 온 되고 제2 스위칭소자(20b)는 턴 온 된다. 따라서, 상기 주변 영역의 P-웰은 반도체 소자의 동작 전압(Vss)으로 바이어스 된다.

이상 설명한 바와 같은 본 발명에 의하면, 소자가 데이터 유지 모드로 진입하게 되면 주변 영역의 P-웰의 바이어스를 백 바이어스 전압(Vbb)으로 자동절환 시켜 주므로, 데이터 유지 모드에서의 오프-전류를 감소시킬 수 있게 된다.

한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 수정 및 변형하여 실시할 수 있다. 예컨대, 본 발명의 실시예에서의 바이어스 전압 제공수단을 구성하는 스위칭소자를 PMOS 트랜지스터로 구현할 수도 있고, 전송게이트로 구현할 수도 있다.

그리고, 본 발명의 실시예는 주변 영역의 N-웰에 대해 정상적인 동작모드에서는 백 바이어스 전압(Vdd)을 바이어스 전압으로, 데이터 유지 모드에서는 고전압(Vpp)을 바이어스 전압으로 제공하도록 변경 가능하다.

Claims (3)

1. 데이터 유지 모드로의 진입여부를 검출하는 데이터 유지 모드 검출수단과, 상기 데이터 유지 모드 검출수단으로부터의 신호에 의해 제어되고, 반도체 소자의 동작 모드에 따라 주변 영역의 P-웰 측으로 반도체 소자의 동작 전압 또는 소정의 바이어스 전압을 선택적으로 제공하기 위해 복수개의 스위칭 소자로 구성된 바이어스 전압 제공수단을 구비한 것을 특징으로 하는 반도체 소자의 서브 스레시 홀드 누설 전류 제어장치.
2. 제1항에 있어서, 상기 다수개의 스위칭소자는 각각 NMOS 트랜지스터 또는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 소자의 서브 스레시홀드 누설 전류 제어장치.
3. 제1항에 있어서, 상기 바이어스 전압 제공수단은 정상적인 동작모드에서는 반도체 소자의 동작 전압(Vss)을 제공하고, 데이터 유지 모드에서는 백 바이어스 전압(Vbb)을 제공하는 것을 특징으로 하는 반도체 소자의 서브 스레시 홀드 누설 전류 제어장치.

Images