KR100276602B1

KR100276602B1 - 평판 디스플레이용 고전압 스위칭 회로

Info

Publication number: KR100276602B1
Application number: KR1019970035022A
Authority: KR
Inventors: 권오경; 나영선
Original assignee: 김영남; 오리온전기주식회사
Priority date: 1997-07-25
Filing date: 1997-07-25
Publication date: 2001-01-15
Also published as: KR19990011784A

Abstract

본 발명은 고전압 소자의 수를 줄여 면적을 보다 작게 차지하도록 함과 더불어 전류 구동능력의 저하를 보상해 줄 수 있도록 된 평판 디스플레이용 고전압 스위칭 회로를 제공하기 위한 것이다.

이를 위해 본 발명은, 저전압 소자로 된 전류원(5)을 갖추어 입릭되는 외부전압치에 따라 소정의 구동신호를 출력하는 출력구동수단(10)과, 상기 출력구동수단(10)으로부터의 구동신호에 의해 구동되어 고전압을 출력하는 고전압출력수단(20)을 구비함으로써, 고전압 소자의 숫자가 줄어듬과 더불어 전류원을 모두 저전압 소자를 사용함에 의해 면적을 적게 차지하게 되는 잇점이 있고, 최종 출력단의 고전압 PMOS 소자와 NMOS 소자의 게이트와 소오스간에 인가되는 전압을 서로 다르게 인가함으로써 종래의 NMOS 만으로 최종 출력단을 구성시켰을 경우와 비교하여 동일한 크기에 대한 전류 구동능력의 저하를 보상할 수 있게 된다.

Description

평판 디스플레이용 고전압 스위칭 회로

본 발명은 전계 방출 디스플레이(Field Emission Display; FED)와 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등과 같은 평판 디스플레이에 채용되는 고전압 스위칭 회로에 관한 것으로, 보다 상세하게는 고전압 소자의 수를 줄이고 PMOS 소자와 NMOS 소자로 된 푸시풀 형태의 최종출력단을 형성시켜 입력되는 저전압을 고전압으로 출력시키도록 된 평판 디스플레이용 고전압 스위칭 회로에 관한 것이다.

일반적으로, 전계 방출 디스플레이(Field Emission Display; FED)와 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등과 같은 평판 디스플레이의 스캔 드라이버단에서는 고전압을 필요로 하기 때문에 저전압 로직신호를 입력받아 고전압을 출력시키는 스위칭회로가 필수적으로 채용되어야 한다.

이러한 종래의 고전압 출력 스위칭회로에는 고전압 소자와 저전압 소자가 같이 집적되어 있는데, 특히 종래의 고전압 출력 스위칭회로에서는 상측 드라이버로써 고전압 PMOS 소자를 이용한 푸시풀 타입(push-pull type)과 비교하야 볼 때 전류구동능력이 우수하다는 이유로 인해 상측 드라이버와 하측 드라이버를 모두 고전압 NMOS 소자로 사용하고 있다(참고 자료 ①. SGS THOMSON DPL2010 「PDP line driver」, ′96 SID Digest, PP295∼98 ②. TI Data Book, DEC ′96, SN 755834/36, 64bit Display Data Driver).

그런데, 종래의 고전압 출력 스위칭회로에 사용되는 고전압 소자는 주로 단방향성 LDMOS(Lateral Double Diffused MOS) 트랜지스터가 사용되는데, 그 단방향성 LDMOS 트랜지스터는 게이트와 소오스 전극 사이에 고전압이 인가되면 안되므로, 통상적으로 다이오드 또는 저항 등을 상측 드라이버의 고전압 NMOS의 게이트와 소오스 사이에 설치시키고, 상기 상측 드라이버의 고전압 NMOS의 게이트에 인가되는 고전압 파형을 생성하기 위해 고전압 소자를 이용한 전전류원 및 추가의 회로의 구성이 필요하다.

따라서, 종래의 고전압 출력 스위칭회로의 경우 집적되어 있는 고전압 소자의 수가 많기 때문에 설치면적을 많이 차지하는 문제가 발생된다.

따라서 본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, 고전압 소자의 수를 줄이 면적을 보다 작게 차지하도록 함과 더불어 전류 구동능력의 저하를 보상해 줄 수 있도록 된 평판 디스플레이용 고전압 스위칭 회로를 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 저전압 소자로 된 전류원(5)을 갖추어 입력되는 외부전압치에 따라 소정의 구동신호를 출력하는 출력 구동수단(10)과, 상기 출력구동수단(10)으로부터의 구동신호에 의해 구동되어 고전압을 출력하는 고전압출력수단(20)을 구비하여 구성된 평판 디스플레이용 고전압 스위칭 회로에 있어서, 상기 출력구동수단(10)은 게이트가 전원입력단(Vin)에 접속되고, 드레인은 저항(R2)을 매개로 고전압단(HVdd)에 접속된 MOS 트랜지스터(Q1)와; 저항(R1)을 매개로 하여 상기 MOS 트랜지스터(Q1)의 게이트와 소오스 사이에 접속된 전류미러형 MOS 트랜지스터(Q2, Q3)로 이루어진 전류원(5)과; 전원입력단(Vin)에 접속되어 그 전원입력단(Vin)으로 입력되는 외부전압의 레벨을 반전시켜 출력하는 인버터(IV1) 구비하여 구성되고, 상기 고전압 출력수단(20)은 푸시풀 타입으로 된 복수의 고전압 MOS 트랜지스터(Q4, Q5)로 구성된 것을 특징으로 한 평탄 디스플레이용 고전압 스위칭 회로가 제공된다.

제1도는 본 발명의 바람직한 실시예에 따른 평판 디스플레이용 고전압 스위칭 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

5 : 전류원 10 : 출력구동부

20 : 고전압출력부 30 : 플로우팅 방지회로

Q1∼Q5 : MOS 트랜지스터 R1, R2 : 저항

IV1, IV2 : 인버터

이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다. 본 발명의 실시예에 따른 평판 디스플레이용 고전압 스위칭 회로는 제1도에 도시된 바와 같이, 저전압 소자로된 전류원(5)을 갖추어 전원입력단(Vin)으로 입력되는 외부전압(Vdd 또는 Vgnd)에 따라 소정의 구동신호를 출력하는 출력구동부(10)와, 이 출력구동부(10)에서 출력되는 구동신호에 의해 구동되어 고전압(HVdd) 또는 접지전압(Vgnd)을 출력하는 고전압출력부(20)로 구성된다.

여기서, 상기 출력구동부(10)는 게이트가 전원입력단(Vin)에 접속되고 드레인은 저항(R2)을 매개로 고전압단(HVdd)에 접속된 MOS 트랜지스터(Q1)와; 저항(R1)을 매개로 하여 상기 MOS 트랜지스터(Q1)의 게이트와 소오스 사이에 접속된 전류 미러형 MOS 트랜지스터(Q1, Q3)로 이루어진 전류원(5)과; 전원입력단(Vin)에 접속되어 그 전원입력단(Vin)으로 입력되는 외부전압의 레벨을 반전시켜 출력하는 인버터(IV1)를 구비한다.

본 발명의 실시예에서 상기 MOS 트랜지스터(Q1)는 고전압 NMOS 트랜지스터로 구현함이 바람직하다.

그리고, 상기 고전압 출력부(20)는 푸시풀 타입(push-pull type)으로 된 복수의 고전압 MOS 트랜지스터(Q4, Q5)로 구성되는데, 본 발명의 실시예에서는 상기 고전압 MOS 트랜지스터(Q4)를 PMOS 트랜지스터로 구현하였고, 상기 고전압 MOS 트랜지스터(Q5)를 NMOS 트랜지스터로 구현하였다.

상기 고전압 MOS 트랜지스터(Q4, Q5) 중에서 MOS 트랜지스터(Q4)의 게이트는 상기 저항(R2)과 MOS 트랜지스터(Q1) 사이에 접속되고 소오스는 고전압단(HVdd)에 접속되며 드레인을 출력단(Vout)으로 한다.

또한, 상기 MOS 트랜지스터(Q5)의 게이트는 상기 인버터(IV1)의 출력측에 접속되고 드레인은 상기 MOS 트랜지스터(Q4)의 드레인에 접속되고 소오스는 접지된다.

또한 본 발명의 실시예에서는 상기 MOS 트랜지스터(Q4)의 게이트와 소오스 사이에 인가되는 전압과 상기 MOS 트랜지스터(Q5)의 게이트와 소오스 사이에 인가되는 전압이 서로 다르게 설정될 수 있다. 이는 저항(R2)의 양단에 인가되는 전압을 조정함으로써 가능하다.

또한, 상기의 경우는 고전압 소자의 설계시에 고전압 PMOS 소자와 고전압 NMOS 소자가 동일한 항복전압을 갖도록 설계하였을 때, 고전압 PMOS 소자가 고전압 NMOS 소자에 비해 안전동작영역(Safe Operating Area; SOA)이 더 넓기 때문에 가능한 것으로써, 상기 고전압 PMOS 트랜지스터(Q4)의 게이트와 소오스 사이에 고전압 NMOS 트랜지스터(Q5)의 게이트와 소오스 사이에 인가되는 전압 보다 높은 전압을 인가하여 최종 출력단에 PMOS를 사용하였을 경우에 단점으로 대두되는 전류구동 능력의 저하를 보상할 수 있는 장점이 있게 된다.

한편, 상기 출력구동부(10)내에는 상기 MOS 트랜지스터(Q1)의 드레인에 순간적으로 고전압이 인가될 때 상기 MOS 트랜지스터(Q1)가 플로우팅 상태로 진입함에 따라 저전압 소자로 구성된 전류원(5)이 파괴되는 것을 방지하기 위한 플로우팅 방지회로(30)를 추가로 구비할 수 있다.

이 경우, 상기 플로우팅 방지회로(30)는 게이트가 상기 전원입력단(Vin)에 접속되고 드레인은 전원전압단(Vdd)에 접속되며 소오스는 상기 MOS 트랜지스터(Q1)의 소오스에 접속된 제1 MOS 소자(Q6)로서의 PMOS 트랜지스터와, 게이트가 인버터(IV2)를 매개로 상기 전원입력단(Vin)에 접속되고 드레인이 상기 제1 MOS 소자의 드레인에 접속된 제2 MOS 소자(Q7)로서의 NMOS 트랜지스터 및, 게이트가 상기 전원입력단(Vin)에 접속되고 드레인이 상기 제2 MOS 소자(Q7)의 소오스와 접지단자(gnd)사이에 접속된 제3 MOS 소자(Q8)로서의 NMOS 트랜지스터로 이루어진다.

상기한 구성의 플로우팅 방지회로(30)의 동작을 설명하면, 상기 MOS 트랜지스터(Q1)의 드레인에 저항(R2)을 매개로 고전압(HVdd)이 인가되고 전원입력단(Vin)으로는 전원이 입력되지 않고 있을 경우에는 플로우팅 방지회로(30)내의 제1 MOS 소자(Q6) 및 제2 MOS 소자(Q7)가 턴온되고 제3 MOS 소자(Q8)는 턴오프되므로 상기 MOS 트랜지스터(Q1)의 소오스측에는 Vdd 전원이 실리게 된다. 따라서, 상기 MOS 트랜지스터(Q1)의 소오스측은 Vdd 이상의 전압으로는 올라가지 않게 되므로 저전압 소자로 이루어진 전류원(5)을 보호할 수 있게 되는 것이다.

이후, 상기 전원입력단(Vin)으로 저전압(Vdd)이 인가되면 상기 제1 및 제2 MOS 소자(Q6, Q7)가 턴오프되므로 더이상의 플로우팅 방지동작을 수행하지 않게된다.

이어서, 상기와 같이 구성된 본 발명의 실시예에 따른 평판 디스플레이용 고전압 스위칭 회로의 동작에 대해 설명하면 다음과 같다.

먼저, 전원입력단(Vin)으로 저전압(Vdd)이 인가되는 경우에는, 그 저전압(Vdd)은 전류미러형 MOS 트랜지스터(Q2, Q3)와 저항(R1)으로 이루어진 전류원(5)을 통과하게 되고, MOS 트랜지스터(Q3)에 일정한 전류가 흐르며, MOS 트랜지스터(Q1)가 턴온되어 저항(R2)의 양단에는 전압강하가 생기게 된다. 이때 발생된 전압강하로 인해 고전압출력부(20)내의 PMOS 트랜지스터(Q4)가 턴온되어 출력단(Vout)을 통해 고전압(HVdd)이 출력된다.

이때, 상기 고전압출력부(20)내의 다른 NMOS 트랜지스터(Q5)는 인버터(IV1)으로부터 인가되는 전압이 접지전압(Vgnd) 수준이므로 턴오프 상태로 있게 된다.

상술한 바와 같은 상태에서 소정시간이 경과한 후 상기 전원입력단(Vin)으로 접지전압(Vgnd)이 인가되는 경우에는, 상기 NMOS 트랜지스터(Q1)가 턴오프되고, 그에 따라 상기 PMOS 트랜지스터(Q4)도 역시 턴오프되며, 인버터(IV1)를 통해 NMOS 트랜지스터(Q5)가 턴온된다.

따라서, 상기 고전압출력부(20)의 출력단(Vout)의 전압은 하강하게 되어 결국에는 접지전압(Vgnd)을 출력신호(Vout)로 얻게 된다.

이상 설명한 바와 같은 본 발명에 의하면, 고전압 소자의 숫자가 줄어듦과 더불어 전류원을 모두 저전압 소자를 사용하여 설계)함으로써 면적을 적게 차지하게 되는 잇점이 있다.

그리고, 최종 출력단의 고전압 PMOS 소자와 NMOS 소자의 게이트와 소오스간에 인가되는 전압을 서로 다르게 인가함으로써 종래의 NMOS 만으로 최종 출력단을 구성시켰을 경우와 비교하여 동일한 크기에 대한 전류 구동능력의 저하를 보상할 수 있게 된다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있는 것이다.

또한, 본 발명은 평판 디스플레이용 구동 회로분야 뿐만 아니라 저전압을 입력으로 하여 고전압을 출력시켜야 되는 회로가 필요한 다른 응용 분야에도 사용가능하다.

Claims

저전압 소자로 된 전류원(5)을 갖추어 입력되는 외부전압치에 따라 소정의 구동신호를 출력하는 출력구동수단(10)과, 상기 출력구동수단(10)으로부터의 구동신호에 의해 구동되어 고전압을 출력하는 고전압출력수단(20)을 구비하여 구성된 평판 디스플레이용 고전압 스위칭 회로에 있어서, 상기 출력구동수단(10)은 게이트가 전원입력단(Vin)에 접속되고, 드레인은 저항(R2)을 매개로 고전압단(HVdd)에 접속된 MOS 트랜지스터(Q1)와; 저항(R1)을 매개로 하여 상기 MOS 트랜지스터(Q1)의 게이트와 소오스 사이에 접속된 전류미러형 MOS 트랜지스터(Q2, Q3)로 이루어진 전류원(5)과; 전원입력단(Vin)에 접속되어 그 전원입력단(Vin)으로 입력되는 외부전압의 레벨을 반전시켜 출력하는 인버터(IV1)를 구비하여 구성되고, 상기 고전압 출력수단(20)은 푸시풀 타입으로 된 복수의 고전압 MOS 트랜지스터(Q4, Q5)로 구성된 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.
제1항에 있어서, 상기 MOS 트랜지스터(Q1)는 고전압 NMOS 트랜지스터인 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.
제1항에 있어서, 상기 고전압 MOS 트랜지스터(Q4)는 PMOS 트랜지스터이고, 상기 고전압 MOS 트랜지스터(Q5)는 NMOS 트랜지스터인 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.
제1항에 있어서, 상기 MOS 트랜지스터(Q4)의 게이트와 소오스 사이에 인가되는 전압과 상기 MOS 트랜지스터(Q5)의 게이트와 소오스 사이에 인가되는 전압은 상호 차등적인 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.
제1항에 있어서, 상기 MOS 트랜지스터(Q1)의 드레인에 순간적으로 고전압이 인가될 때 상기 MOS 트랜지스터(Q1)의 플로우팅 상태로의 진입을 방지하는 플로우팅 방지회로(30)가 상기 출력구동수단(10)내에 추가로 구비된 것을 특징으로 하는 평단 디스플레이용 고전압 스위칭 회로.
제5항에 있어서, 상기 플로우팅 방지회로(30)는 전원입력단(Vin)과 상기 MOS 트랜지스터(Q1)의 소오스 사이에 접속된 제1 MOS 트랜지스터(Q6)와, 상기 제1 MOS 소자(06)와 직렬로 접속되면서 일단이 인버터(IV2)를 매개로 상기 전원입력단(Vin)에 접속된 제2 MOS 소자(Q7) 및, 상기 제2 MOS 소자(Q7)와 직렬로 접속되면서 일단이 상기 전원입력단(Vin)에 접속된 제3 MOS 소자(Q8)로 구성된 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.
제6항에 있어서, 상기 제1 MOS 소자(Q6)는 PMOS 트랜지스터이고, 제2 및 제3 MOS 소자(Q7, Q8)는 NMOS 트랜지스터인 것을 특징으로 하는 평판 디스플레이용 고전압 스위칭 회로.