KR100275145B1 - 정렬마크 패턴구조 - Google Patents

정렬마크 패턴구조 Download PDF

Info

Publication number
KR100275145B1
KR100275145B1 KR1019980006739A KR19980006739A KR100275145B1 KR 100275145 B1 KR100275145 B1 KR 100275145B1 KR 1019980006739 A KR1019980006739 A KR 1019980006739A KR 19980006739 A KR19980006739 A KR 19980006739A KR 100275145 B1 KR100275145 B1 KR 100275145B1
Authority
KR
South Korea
Prior art keywords
alignment mark
pattern
mask
mosaic
alignment
Prior art date
Application number
KR1019980006739A
Other languages
English (en)
Other versions
KR19990073665A (ko
Inventor
류달래
이진서
Original Assignee
황인길
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사 filed Critical 황인길
Priority to KR1019980006739A priority Critical patent/KR100275145B1/ko
Publication of KR19990073665A publication Critical patent/KR19990073665A/ko
Application granted granted Critical
Publication of KR100275145B1 publication Critical patent/KR100275145B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 내부 연결을 위한 텅스턴 플러그를 기계화학적 연마에 의해 형성한 다음 포토리소그래프 공정에 의해 금속 패턴을 형성할 경우 마스크 정렬을 위한 정렬마크 패턴 구조에 관한 것으로, 정렬 마크의 패턴 사이의 홈에 다수개의 정사각 돌기를 바둑판식 배열로 형성한 모자이크 패턴을 배열함으로써, 기계화학적 연마 공정시 연마패드와 정렬마크 중앙부의 접촉밀도를 높여서 중앙부의 제거율을 감소시키므로 정렬마크의 손상을 방지하며, 후속공정시 정렬의 정밀도를 향상시킨다.

Description

정렬마크 패턴구조
본 발명은 정렬마크 패턴 구조에 관한 것으로, 보다 더 상세하게는 반도체 소자의 내부 연결을 위한 텅스턴 플러그를 화학적 기계적 연마(chemical mechanical polishing)에 의해 형성한 다음 포토리소그래프 공정에 의해 금속 패턴을 형성할 경우 마스크 정렬을 위한 정렬마크 패턴 구조에 관한 것이다.
일반적으로 정렬마크는 마스크에 형성되어 있는 패턴을 감광막 위에 전사시키는 공정에서 마스크를 웨이퍼 위에 정렬시키기 위한 것이다.
특히, 텅스텐 플러그를 제조하고 금속막을 도포한 후, 정확한 금속 패턴을 형성하기 위하여 포토리소그래피 공정을 실행하는 경우 정렬마크는 소자가 형성되지 않는 비 유효영역에 등간격으로 다수의 라인 패턴으로 형성된다.
그러나, 반도체 소자가 고집적화됨에 따라 구조적으로 높은 단차를 갖는 소자는 스텝 커버리지의 불량으로 소자내의 단선 및 단락을 유발하여 소자의 신뢰성을 감소시킨다.
따라서, 소자내에 형성되어 있는 높은 단차를 완화하기 위해 기계화학적 연마 공정과 같은 평탄화 공정이 연구개발 되었으며, 이 평탄화 공정이 웨이퍼 전면에 사용되는 경우 비 유효영역에 등간격으로 다수의 라인 패턴으로 형성되는 정렬마크에 손실을 가져와 후공정시 정렬에 많은 문제점을 가져온다.
그러면, 반도체 소자가 갖는 높은 단차를 완화하기 위한 기계화학적 연마공정이 종래의 정렬마크가 형성되어 있는 웨이퍼의 전면에 사용되는 경우 발생되는 문제점을 텅스텐 플러그 제조공정에 따라 정렬 마크의 변화를 도1a ~도1e를 참조로 하여 설명하면 다음과 같다.
먼저, 도1a와 같이 소자가 형성되는 유효영역(A1)의 실리콘(1) 상부에 절연막(2)을 일정두께로 증착한 다음, 금속배선을 형성하기 위한 감각막 패턴(미도시)을 형성하고, 상기 감각막 패턴을 마스크로 하여 하부의 절연층을 식각한 다음, 상기 감각막 패턴을 제거한 후 콘택트 홀을 형성한다. 상기와 같은 공정이 진행되는 동안 소자가 형성되지 않는 비 유효영역(B1)에서는 마스크 정렬을 위한 정렬 마크가 등간격으로 다수의 라인패턴으로 형성된다.
다음, 도1b와 같이 절연막(2) 상부에 식각 베리어로서 티타늄(Ti)이나 질화 티타늄(TiN)막과 같은 글로층을 증착(미도시)하고, 화학기상증착(chemical vapor deposition)방법으로 텅스텐 막(3)을 증착하여 유효영역(A1)에 형성된 콘택트 홀을 메운다.
이후, 도1c와 같이 절연막(2) 상부에 증착된 텅스텐 막(3)을 기계화학적 연마공정을 이용해 절연막(2)의 표면과 같은 정도로 평탄화하여 실리콘과 금속막, 금속막과 금속막을 내부적으로 연결하기 위한 텅스텐 플러그를 형성한다.
이때, 비 유효영역(B1)에 형성된 정렬 마크는 기계화학적 연마공정에 의한 연마패드와 정렬마크 중앙부의 접촉밀도가 주변부의 접촉밀도 보다 상대적으로 낮아 중앙부의 제거율이 높으므로 도1c와 같이 중앙부만이 심하게 연마된다.
이어서, 도 1d에서와 같이 절연막(2) 상부 전면에 스퍼터링과 같은 방법에 의해 알루미늄과 같은 금속막(4)을 증착한다.
이후, 도 1e에서와 같이 포토리소그래피 공정에 의해 유효영역(A1)에 금속 패턴(4)을 형성하고자 할 경우 기계화학적 연마 공정에 의해 도 1c에서와 같이 마스크 정렬의 기준이 되어야할 마스크 정렬 마크가 훼손되어 정확한 마스크 정렬이 불가능해진다.
따라서, 정확한 금속 패턴을 형성하지 못하기 때문에 소자의 내부적 연결이 단락 또는 쇼트 되어 소자의 수율을 감소시킬 뿐만 아니라 정렬 마크의 훼손이 심할 경우 이후 공정을 수행하지 못하게 되는 등의 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 그 목적은 비유효 영역에 형성되어 있는 정렬마크의 홈에 모자이크 패턴을 형성하여 기계화학적 연마 공정에 의한 연마패드와 정렬마크 중앙부의 접촉밀도를 높여서 중앙부의 제거율을 감소시킴으로써 기계화학적 연마에 의한 정렬마크의 손상을 방지하기 위한 것이다.
도1a 내지 도1e는 종래의 기계화학적 연마 공정을 이용한 텅스텐 플러그 제조 공정에서 정렬 마크의 변화를 도시한 단면도이다.
도2a는 본 발명에 의한 실시예에 따른 정렬마크 패턴 구조를 도시한 평면도이다.
도2b는 도2a의 'A' 영역을 확대하여 도시한 평면도 및 단면도이다.
도3a 내지 도3e는 본 발명에 의한 실시예로 기계화학적 연마 공정을 이용한 텅스텐 플러그 제조 공정에서 정렬 마크의 변화를 도시한 단면도이다.
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 소자의 내부 연결을 위한 텅스텐 플러그를 기계화학적 연마공정을 이용하여 제조한 다음, 금속막 증착 후 정확한 금속패턴을 형성하기 위한 정렬 마크에서, 각 정렬 마크 패턴 사이의 홈에 모자이크 패턴을 형성하는 것을 특징으로 한다.
상기에서 모자이크 패턴은 정사각 돌기를 바둑판 형태로 배열하는 것이 바람직한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.
텅스텐 플러그를 기계화학적 연마 공정에 의해 제조할 경우 정렬 마크를 도 2a에서와 같이 폭이 6㎛이고, 길이가 35㎛이며, 각 패턴 사이의 간격이 6㎛인 다수의 직사각형 라인 패턴으로 형성한다. 이와 동시에 각 라인 패턴 사이의 홈에 도 2b에서와 같이 모자이크 패턴을 배열한다.
이때, 각 라인 패턴 사이의 홈에 형성되는 모자이크 패턴은 다수개의 정사각 돌기를 바둑판 형태로 모자이크식으로 배열하되, 상기 정사각 돌기의 폭은 0.5㎛ ~ 3.0㎛이며, 바람직하게는 정사각 돌기의 폭을 1㎛ ~ 2㎛로 할 수 있다.
그러면, 이와 같은 형태의 모자이크 패턴으로 정렬 마크를 형성함과 동시에 기계화학적 연마 공정을 이용하여 텅스텐 플러그를 제조할 경우 정렬 마크의 변화를 텅스텐 플러그 제조 공정에 따라 첨부된 도 3a ∼ 도 3e를 참조하여 설명하면 다음과 같다.
먼저, 도3a와 같이 소자가 형성되는 유효영역(A1)의 실리콘(11) 상부에 절연막(12)을 일정두께로 증착한 다음, 금속배선을 형성하기 위한 감각막 패턴(미도시)을 형성하고, 상기 감각막 패턴을 마스크로 하여 하부의 절연층을 식각한 다음, 상기 감각막 패턴을 제거한 후 콘택트 홀을 형성한다. 상기와 같은 공정이 진행되는 동안 소자가 형성되지 않는 비 유효영역(B1)에서는 마스크 정렬을 위한 정렬 마크가 등간격으로 다수의 라인패턴으로 형성된다.
이때, 각 라인 패턴 사이의 홈에는 도2b와 같이 폭이 0.5㎛ ~ 3㎛인 다수개의 정사각 돌기를 바둑판 형태의 모자이크식으로 배열한다. 상기 정사각 돌기의 폭을 1㎛ ~ 2㎛로 하는 것이 바람직하다.
다음, 도3b와 같이 절연막(12) 상부에 식각 베리어로서 티타늄(Ti)이나 질화 티타늄(TiN)막과 같은 글로층을 증착(미도시)하고, CVD방법으로 텅스텐 막(13)을 증착하여 유효영역(A1)에 형성된 콘택트 홀을 메운다.
이후, 도3c와 같이 절연막(12) 상부에 증착된 텅스텐 막(13)을 기계화학적 연마 공정을 이용해 절연막(12)의 표면과 같은 정도로 평탄화하여 실리콘과 금속막, 금속막과 금속막을 내부적으로 연결하기 위한 텅스텐 플러그를 형성한다.
이때, 비 유효영역(B1)에 형성된 정렬 마크는 기계화학적 연마공정에 의한 연마 패드와의 접촉면 밀도가 정렬 마크 중앙부의 주변부 보다 상대적으로 낮은 종래와는 달리 각 패턴 사이의 홈에 형성되어 있는 모자이크 패턴에 의해 연마 패드와의 접촉면 밀도가 증가하여 주변부와 비슷하게 된다.
따라서, 기계화학적 연마 공정에 의해 정렬 마크의 중앙부가 연마되어 제거되는 비율이 감소되어 기계화학적 연마 공정에 의한 정렬 마크의 훼손을 방지한다.
이어서, 도 3d에서와 같이 절연막(12) 상부 전면에 스퍼터링과 같은 방법에 의해 알루미늄과 같은 금속막(14)을 증착한다.
이후, 도 3e에서와 같이 광대역 파장의 광을 사용하는 센서를 이용하여 마스크 정렬을 위한 기준이 되는 비 유효영역(B11)의 정렬 마크를 확인하여 정확한 마스크 정렬을 한 뒤, 포토리소그래피 공정에 의해 유효영역(A11)의 금속막(13)을 패터닝하여 형성하고자 하는 정확한 금속 패턴을 형성한다. 이때, 모자이크 패턴에 의해 각 라인 패턴 사이의 홈 부분에서 광의 상대적 밝기(intensity)가 낮아서 광 센서에 의한 마스크 정렬의 정밀도도 향상되어 마스크 정렬의 오차가 감소한다.
이상에서 설명한 바와 같이 본 발명은 전체구조 상부에 형성되어 있는 정렬마크의 홈에 모자이크 패턴을 형성하여 기계화학적 연마패드와 정렬마크 중앙부의 접촉밀도를 높여서 중앙부의 제거율을 감소시킴으로써 기계화학적 연마방법에 의한 정렬마크의 손상을 방지하며, 정렬마크에 형성되어 있는 모자이크 패턴이 다수개의 정사각 돌기로 바둑판 형태로 교대로 배열되어 있으므로 정렬마크의 홈 부분의 밝기가 상대적으로 낮아져 광대역 파장의 광센서를 사용하는 정렬장치에 있어서 정렬의 정확도를 향상시킨다.

Claims (4)

  1. 반도체 소자의 내부 연결을 위해 절연막이 유효 영역에 형성된 콘택트 홀에 텅스텐 플러그를 CMP 공정을 이용하여 제조한 다음, 금속막 증착 후 금속패턴을 형성하기 위한 포토리소그래피 공정에서의 마스크 정렬을 위해 상기 절연막의 비유효 영역에 형성되는 다수의 라인 패턴으로 이루어지는 마스크 정렬 마크에 있어서,
    상기 각 라인 패턴의 홈에 CMP 연마 패드와의 접촉밀도를 증가시키기 위하여 모자이크 패턴을 형성한 것을 특징으로 하는 정렬마크 패턴구조.
  2. 청구항 1에 있어서, 모자이크 패턴은 다수개의 정사각 돌기로 형성하는 것을 특징으로 하는 정렬마크 패턴구조.
  3. 청구항 1에 있어서, 모자이크 패턴은 바둑판 형태로 배열하는 것을 특징으로 하는 정렬마크 패턴구조.
  4. 청구항 2에 있어서, 상기 모자이크 패턴을 구성하는 정사각 돌기 일면의 길이가 0.5㎛ ~ 3.0㎛인 것을 특징으로 하는 정렬마크 패턴구조.
KR1019980006739A 1998-03-02 1998-03-02 정렬마크 패턴구조 KR100275145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006739A KR100275145B1 (ko) 1998-03-02 1998-03-02 정렬마크 패턴구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006739A KR100275145B1 (ko) 1998-03-02 1998-03-02 정렬마크 패턴구조

Publications (2)

Publication Number Publication Date
KR19990073665A KR19990073665A (ko) 1999-10-05
KR100275145B1 true KR100275145B1 (ko) 2000-12-15

Family

ID=19534059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006739A KR100275145B1 (ko) 1998-03-02 1998-03-02 정렬마크 패턴구조

Country Status (1)

Country Link
KR (1) KR100275145B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717805B1 (ko) * 2006-06-16 2007-05-11 삼성에스디아이 주식회사 증착 마스크 조립체

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922864A (ja) * 1995-07-07 1997-01-21 Sumitomo Heavy Ind Ltd 半導体基板の位置検出方法及び半導体基板とフォトマスク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922864A (ja) * 1995-07-07 1997-01-21 Sumitomo Heavy Ind Ltd 半導体基板の位置検出方法及び半導体基板とフォトマスク

Also Published As

Publication number Publication date
KR19990073665A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US7064044B2 (en) Contact etching utilizing multi-layer hard mask
US6821687B2 (en) Photo mask for fabricating semiconductor device having dual damascene structure
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
US6100158A (en) Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
KR100200700B1 (ko) 다층 패드를 구비하는 반도체장치 및 그 제조방법
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
KR100275145B1 (ko) 정렬마크 패턴구조
KR20080069811A (ko) 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
KR100318270B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR19990073668A (ko) 마스크 정렬을 위한 정렬 마크 패턴 구조
JPH1174174A (ja) 半導体装置の製造方法
KR100439835B1 (ko) 멀티-플로빙용 패드 및 그 제조방법
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
JP2590711B2 (ja) 半導体装置の製造方法
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100340858B1 (ko) 반도체 소자의 금속배선 형성방법
KR970003718B1 (ko) 금속배선 형성방법
KR100398576B1 (ko) 정렬 정확도 향상방법
KR960007642B1 (ko) 반도체 장치의 제조방법
KR20010087663A (ko) 콘택 구조체 형성 방법
KR100243002B1 (ko) 반도체 소자의 금속배열키를 이용한 금속배선방법
KR20000055794A (ko) 화학 물리적 연마 공정의 부산물 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee