KR100273306B1 - Test socket for semiconductor package - Google Patents

Test socket for semiconductor package Download PDF

Info

Publication number
KR100273306B1
KR100273306B1 KR1019980019019A KR19980019019A KR100273306B1 KR 100273306 B1 KR100273306 B1 KR 100273306B1 KR 1019980019019 A KR1019980019019 A KR 1019980019019A KR 19980019019 A KR19980019019 A KR 19980019019A KR 100273306 B1 KR100273306 B1 KR 100273306B1
Authority
KR
South Korea
Prior art keywords
cover
semiconductor package
main body
base
test socket
Prior art date
Application number
KR1019980019019A
Other languages
Korean (ko)
Other versions
KR19990086159A (en
Inventor
문지영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980019019A priority Critical patent/KR100273306B1/en
Publication of KR19990086159A publication Critical patent/KR19990086159A/en
Application granted granted Critical
Publication of KR100273306B1 publication Critical patent/KR100273306B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

PURPOSE: A semiconductor package test socket is provided to exactly measure an electrical characteristic of a semiconductor package in a high frequency environment. CONSTITUTION: A semiconductor package test socket includes a package mounting unit(3a) for mounting the semiconductor package to be tested at the central portion of a base(3). A plurality of base pins(3b) of a conductive material are installed around the package mounting unit(3a). An upper portion of the plurality of base pins(3b) is formed in a tube shape and the bottom of which is projected at the bottom of the base(3). A plurality of convex portions(3a') is formed at an edge of the package mounting unit(3a) so that leads of the semiconductor package can be seated between two convex portions(3a') when the semiconductor package is mounted. A cover(4) is installed rotatably at one end of the base(3). A cover pin(4a) corresponding to the base pin(3b) is installed in the cover(4). One end of the cover pin(4a) is exposed toward the bottom of the cover(4) so that the cover pin(4a) can be inserted into the top of the base pin(3b) formed in the tube shape when the cover(4) is closed and so that signal lines formed within the cover(4) can be connected one by one.

Description

반도체 패키지 테스트 소켓Semiconductor package test socket

본 발명은 반도체 패키지 테스트 소켓에 관한 것으로서, 특히 고주파용 반도체 패키지를 테스트하는데 적합한 반도체 패키지 테스트 소켓에 관한 것이다.The present invention relates to a semiconductor package test socket, and more particularly to a semiconductor package test socket suitable for testing a high frequency semiconductor package.

반도체 패키지 테스트 소켓은 완성된 반도체 패키지를 장착하여 테스트 장비에 연결하는 연결장치로서, 테스트 장비로부터 발생된 전기적 신호를 반도체 패키지에 전달하고 그 신호에 대한 반도체 패키지의 반송신호를 테스트 장비로 다시 전달하여 반도체 패키지가 정상적인 작동을 행하는지 여부를 테스트하기 위한 장치이다.The semiconductor package test socket is a connection device for mounting a completed semiconductor package and connecting the test equipment. The semiconductor socket test socket delivers an electrical signal generated from the test equipment to the semiconductor package and transfers a return signal of the semiconductor package to the test equipment. It is a device for testing whether a semiconductor package performs normal operation.

도 1 은 종래의 일반적인 반도체 패키지 테스트 소켓의 구조를 도시한 사시도로서, 이에 도시한 바와 같이, 종래의 일반적인 반도체 패키지 테스트 소켓은 패키지를 얹는 패키지 마운팅부(1a)가 중앙부에 형성되고 상기 패키지 마운팅부(1a) 주위로는 반도체 패키지(미도시)의 리드와 접촉하는 소켓핀(1b)이 설치되며 일측에는 걸림턱(1c)이 형성된 베이스(1)와, 상기 베이스(1)의 일측에 형성된 걸림턱(1c)에 결합되는 걸림돌기(2a)가 일측에 형성되고 그에 대향하는 일측은 베이스(1)에 회동가능하게 결합된 커버(2)로 구성되게 된다.1 is a perspective view illustrating a structure of a conventional semiconductor package test socket. As shown in the drawing, in the conventional general semiconductor package test socket, a package mounting part 1a on which a package is mounted is formed at a center thereof, and the package mounting part A socket pin 1b contacting the lead of the semiconductor package (not shown) is installed around the base portion 1a, and a base 1 having a catching jaw 1c formed on one side thereof, and a hook formed on one side of the base 1. A locking projection 2a coupled to the jaw 1c is formed at one side, and the opposite side of the jaw 1c is composed of a cover 2 rotatably coupled to the base 1.

상기 각각의 소켓핀(1b) 일단이 베이스(1)의 상측으로 노출되어 반도체 패키지의 리드와 접촉하도록 되는 것은 상기한 바와 같으며, 다른 일단은 베이스(1)의 하측으로 노출되어 테스트 장비(미도시)의 적절한 위치에 결합되도록 된다.One end of each of the socket pins 1b is exposed to the upper side of the base 1 to be in contact with the lead of the semiconductor package, and the other end is exposed to the lower side of the base 1 so as to test equipment (not shown). To be coupled at a suitable position.

상기한 바와 같은 구조로 되는 종래 반도체 패키지 테스트 소켓의 작용을 설명하면 다음과 같다.Referring to the operation of the conventional semiconductor package test socket having the structure as described above is as follows.

테스트 장비의 적절한 위치에 상기 베이스(1)의 하부로 노출된 소켓핀(1b) 부분이 결합되도록 하여 반도체 패키지 테스트 소켓을 고정한 다음, 상기 패키지 마운팅부(1a)에 테스트할 반도체 패키지를 얹고 커버(2)를 닫아 걸림턱(1c)에 걸림돌기(2a)가 걸리도록 하면 반도체 패키지의 리드와 소켓핀(1b)의 베이스(1) 상부로 노출된 부분이 접촉하게 된다. 이러한 상태에서 테스트 장비를 작동시키면 특정한 소켓핀(1b)을 통해 전기적인 신호가 반도체 패키지의 소켓핀(1b)과 접촉한 리드를 통해 입력되고 이 신호가 반도체 패키지의 내부에서 처리된 후 다른 리드와 그에 대응되는 소켓핀(1b)을 거쳐 테스트 장비로 반송되게 된다. 그러면 테스트 장비는 이러한 과정을 통해 반송된 신호를 분석하여 반도체 패키지가 정상적으로 작동하는지 여부를 판단하게 되는 것이다.The semiconductor package test socket is fixed by coupling the socket pin 1b exposed to the lower part of the base 1 to an appropriate position of the test equipment. Then, the semiconductor package to be tested is placed on the package mounting part 1a and the cover ( When 2) is closed and the locking projection 2a is caught by the locking projection 1c, the lead of the semiconductor package and the exposed portion of the upper portion of the base 1 of the socket pin 1b come into contact with each other. Operating the test equipment in this state allows electrical signals through specific socket pins (1b) through the leads in contact with the socket pins (1b) of the semiconductor package, which are processed inside the semiconductor package and then connected with other leads. It is returned to the test equipment via the socket pin 1b corresponding thereto. The test equipment then analyzes the signal returned through this process to determine whether the semiconductor package is operating normally.

그런데 상기한 바와 같은 구조로 되는 종래의 반도체 패키지 테스트 소켓을 사용하는 경우에는, 저주파 신호를 입력받아 동작하는 반도체 패키지를 테스트할 때는 충분히 정확한 값을 얻을 수 있으나 고주파 신호를 입력받아 동작하는 반도체 패키지를 테스트하는 경우에는 그렇지 못한 문제점이 있었다.However, in the case of using a conventional semiconductor package test socket having the structure as described above, when testing a semiconductor package that operates by receiving a low frequency signal, a sufficiently accurate value can be obtained. There was a problem with the test.

즉, 고주파 신호를 소켓핀(1b)을 통해 반도체 패키지로 입력하여 처리한 후 반송되는 신호를 테스트하는 경우에는 반도체 패키지의 리드와 소켓핀(1b) 간의 접촉이 불안정하거나 주위의 소켓핀(1b)에 의한 교류 성분의 영향등에 의해 발생하는 기생저항, 기생 정전용량(capacitance), 기생 인덕턴스(inductance)의 영향에 의해 임피던스 부정합(impedance mismatching)이 유발되어 반도체 패키지 자체의 정확한 전기적 특성을 측정할 수 없는 문제점이 있었던 것이다.That is, when a high frequency signal is input to the semiconductor package through the socket pin 1b, processed, and then the returned signal is tested, the contact between the lead of the semiconductor package and the socket pin 1b is unstable or the surrounding socket pin 1b. Due to the influence of parasitic resistance, parasitic capacitance, and parasitic inductance caused by the influence of AC components, the impedance mismatching is caused and the exact electrical characteristics of the semiconductor package itself cannot be measured. There was a problem.

따라서, 상기한 바와 같은 문제점을 인식하여 창출된 본 발명의 목적은 고주파 환경에서 반도체 패키지의 전기적 특성을 정확하게 측정하는 것이 가능한 반도체 패키지 테스트 소켓을 제공하고자 하는 것이다.Accordingly, an object of the present invention created by recognizing the above-described problems is to provide a semiconductor package test socket capable of accurately measuring electrical characteristics of a semiconductor package in a high frequency environment.

도 1 은 종래의 일반적인 반도체 패키지 테스트 소켓의 구조를 도시한 사시도.1 is a perspective view showing the structure of a conventional general semiconductor package test socket.

도 2 는 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓의 구조를 도시한 사시도.Figure 2 is a perspective view showing the structure of a semiconductor package test socket according to an embodiment of the present invention.

도 3 은 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓에서 커버를 상면에서 본 구조를 도시한 평면도.3 is a plan view illustrating a structure of a cover viewed from a top surface of a semiconductor package test socket according to an exemplary embodiment of the present invention.

도 4 는 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓 단면구조의 주요부를 도시한 단면도.Figure 4 is a cross-sectional view showing the main part of the semiconductor package test socket cross-sectional structure according to an embodiment of the present invention.

도 5 는 본 발명의 일실실례에 적용되는 일반형 변환기의 구조를 도시한 평면도.Figure 5 is a plan view showing the structure of a general type transducer applied to an embodiment of the present invention.

도 6 은 본 발명의 일실시례에 적용되는 단락형 변환기의 구조를 도시한 평면도.Figure 6 is a plan view showing the structure of a short-circuit converter applied to an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1,3 ; 베이스 2,4 ; 커버1,3; Base 2,4; cover

1a,3a ; 패키지 마운팅부 1b ; 소켓핀1a, 3a; Package mounting portion 1b; Socket pin

1c,3c ; 걸림턱 2a,4f ; 걸림돌기1c, 3c; Locking jaw 2a, 4f; Jamming

3b ; 베이스핀 4a ; 커버핀3b; Base pin 4a; Cover pin

4b ; 신호선 4c ; 접지라인4b; Signal line 4c; Ground line

4d ; 전도성관 4e ; 탐침4d; Conductive tube 4e; probe

5 ; 일반형 변환기 6 ; 단락형 변환기5; General-purpose transducers 6; Short circuit converter

5a,6a ; 변환기 본체 5b,6b ; 아웃패드5a, 6a; Transducer body 5b, 6b; Outpad

5c,6c ; 인너패드 5d ; 접지패턴5c, 6c; Inner pad 5d; Ground Pattern

5e,6d ; 나사체결공 7 ; 고정나사5e, 6d; Screw fastening 7; Set screw

8 ; 탄성부재8 ; Elastic member

상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 베이스의 중앙부에 패키지 마운팅부가 설치되고 상기 패키지 마운팅부의 주위로는 상부가 관상으로 형성되고 하부는 베이스의 저면으로 돌출되는 전도성 재질의 베이스핀이 다수개 설치되며, 상기 베이스의 일측에 회동가능하게 설치되는 커버에는 일단이 커버의 하부로 노출되어 커버를 닫을 때 상기 베이스핀의 관상으로 형성된 상부에 삽입 결합되도록 되고 각각 커버 내부에 형성된 신호선에 일대일로 연결되는 전도성 재질의 커버핀이 베이스핀과 동수로 설치되고, 상기 커버의 중앙부에는 접지라인에 의해 접지된 전도성관에 의해 둘러싸여 외부의 전기적 신호에 대해 쉴드되고 커버를 닫을 때 패키지 마운팅부에 놓인 반도체 패키지의 리드에 접촉하는 탐침이 다수개 설치되며, 상기 탐침과 신호선 간을 전기적으로 연결하는 변환기가 설치되는 것을 특징으로 하는 반도체 패키지 테스트 소켓이 제공된다.In order to achieve the object of the present invention as described above, the package mounting portion is installed in the center of the base and the base mounting portion of the conductive material protruding to the bottom surface of the base is formed in a tubular shape and the lower portion of the base The cover is rotatably installed on one side of the base, and one end is exposed to the lower part of the cover so that when the cover is closed, the cover is inserted and coupled to the upper part formed in the tubular shape of the base pin, and the signal line formed inside the cover is one to one. A cover pin made of a conductive material connected to the base pin is installed in the same number as the base pin, and the center portion of the cover is surrounded by a conductive tube grounded by a ground line, shielded against external electrical signals, and placed on the package mounting portion when the cover is closed. A plurality of probes in contact with the lead of the package is installed, the probe The semiconductor package test sockets, characterized in that the converter is electrically connected to the signal lines between which is installed, is provided.

상기 변환기는 일정한 고정수단에 의해 커버에 착탈가능하게 고정되는 본체와, 상기 본체의 가장자리에 설치되어 본체를 커버에 고정할 때 각각 신호선에 일대일로 전기적으로 연결되는 아웃패드와, 상기 아웃패드 각각에 대응하여 본체의 안쪽으로 아웃패드와 일정 간격을 두고 떨어져 설치되며 커버에 고정할 때 탐침의 리드에 접촉하는 반대쪽 일단과 일대일로 전기적으로 연결되는 인너패드를 포함하여 구성되는 일반형 변환기인 것을 특징으로 하는 반도체 패키지 테스트 소켓이 제공된다.The transducer includes a main body detachably fixed to the cover by a fixed fixing means, an out pad installed at an edge of the main body and electrically connected to the signal line one-to-one, respectively, when the main body is fixed to the cover, and each of the out pads. Correspondingly installed in the main body at a predetermined distance apart from the outer pad, and when fixed to the cover characterized in that the general transducer is configured to include an inner pad that is electrically connected one-to-one with the opposite end contacting the lead of the probe A semiconductor package test socket is provided.

상기 패키지 마운팅부의 저부에는 탄성부재가 설치되어 패키지 마운팅부가 탄성적으로 일정한 범위로 상하이동할 수 있도록 하는 것을 특징으로 하는 반도체 패키지 테스트 소켓이 제공된다.An elastic member is installed at the bottom of the package mounting unit to provide a semiconductor package test socket, which allows the package mounting unit to elastically move to a predetermined range.

이하, 첨부도면에 도시한 본 발명의 일실시례에 의거하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to one embodiment of the present invention shown in the accompanying drawings.

도 2 는 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓의 구조를 도시한 사시도이고, 도 3 은 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓에서 커버를 상면에서 본 구조를 도시한 평면도이며, 도 4 는 본 발명의 일실시례에 의한 반도체 패키지 테스트 소켓 단면구조의 주요부를 도시한 단면도이다.2 is a perspective view illustrating a structure of a semiconductor package test socket according to an embodiment of the present invention, and FIG. 3 is a plan view illustrating a structure of a cover viewed from a top surface of the semiconductor package test socket according to an embodiment of the present invention. 4 is a cross-sectional view illustrating main parts of a cross-sectional structure of a semiconductor package test socket according to an exemplary embodiment of the present invention.

이에 도시한 바와 같이, 본 발명에 의한 반도체 패키지 테스트 소켓은 베이스(3)와 커버(4)로 구성되고 상기 베이스(3)의 중앙부에는 테스트할 반도체 패키지(미도시)를 얹는 패키지 마운팅부(3a)가 설치되는 것은 종래와 동일한데, 상기 패키지 마운팅부(3a)의 주위로는 상부가 관상으로 형성되고 하부는 베이스(3)의 저면으로 돌출되는 전도성 재질의 베이스핀(3b)이 다수개 설치되게 된다. 상기 패키지 마운팅부(3a)의 가장자리에는 수개의 볼록부(3a')가 형성되어 반도체 패키지를 얹을 때 반도체 패키지의 리드가 두 개의 볼록부(3a') 사이에 안착되도록 하게 된다.As shown in the drawing, the semiconductor package test socket according to the present invention includes a base 3 and a cover 4, and a package mounting part 3a on which a semiconductor package (not shown) to be tested is placed in the center of the base 3. ) Is the same as the conventional one, the upper portion of the package mounting portion (3a) is formed in the upper tubular and the lower portion of the base material (3b) of the conductive material protruding to the bottom of the base (3) is installed Will be. Several convex portions 3a 'are formed at the edges of the package mounting portion 3a to allow the leads of the semiconductor package to be seated between the two convex portions 3a' when the semiconductor package is placed thereon.

그리고, 상기 베이스(3)의 일측에 회동가능하게 설치되는 커버(4)에는 상기 베이스핀(3b)에 대응하는 커버핀(4a)이 설치되게 되는데 이러한 커버핀(4a)은 일단이 커버(4)의 하부로 노출되어 커버(4)를 닫을 때 상기 베이스핀(3b)의 관상으로 형성된 상부에 삽입 결합되도록 되고 각각 커버(4) 내부에 형성된 신호선(4b)에 일대일로 연결되게 된다.In addition, a cover pin 4a corresponding to the base pin 3b is installed at the cover 4 which is rotatably installed at one side of the base 3, and the cover pin 4a has one end cover 4. When the cover 4 is exposed to the lower portion of the bottom), it is inserted into and coupled to the upper portion formed in the tubular shape of the base pin 3b, and is connected to the signal line 4b formed inside the cover 4 in one-to-one correspondence.

그리고, 상기 커버(4)의 중앙부에는 접지라인(4c)에 의해 접지된 전도성관(4d)에 의해 둘러싸여 외부의 전기적 신호에 대해 쉴드되고 커버(4)를 닫을 때 패키지 마운팅부(3a)에 놓인 반도체 패키지의 리드에 접촉하는 탐침(4e)이 다수개 설치되며, 상기 탐침(4e)과 신호선(4b) 간을 전기적으로 연결하는 변환기가 설치되게 된다.The center of the cover 4 is surrounded by a conductive pipe 4d grounded by a ground line 4c, shielded against external electrical signals, and placed on the package mounting portion 3a when the cover 4 is closed. A plurality of probes 4e in contact with the leads of the semiconductor package are provided, and a converter for electrically connecting the probes 4e and the signal lines 4b is installed.

이러한 변환기는, 도 3, 도 4 및 도 5 에 도시한 바와 같이, 일정한 고정수단에 의해 커버에 착탈가능하게 고정되는 본체(5a)와, 상기 본체(5a)의 가장자리에 설치되어 본체(5a)를 커버(4)에 고정할 때 각각 신호선(4b)에 일대일로 전기적으로 연결되는 아웃패드(5b)와, 상기 아웃패드(5b) 각각에 대응하여 본체(5a)의 안쪽으로 아웃패드(5b)와 일정 간격을 두고 떨어져 설치되며 본체(5a)를 커버(4)에 고정할 때 탐침(4e)의 리드에 접촉하는 반대쪽 일단과 일대일로 전기적으로 연결되는 인너패드(5c)를 포함하여 구성되는 일반형 변환기(5)인 것이 바람직하다. 상기 아웃패드(5b)와 인너패드(5c)간이 떨어지도록 한 것은 각각의 아웃패드(5b)와 인너패드(5c) 사이에 임피던스 정합을 위한 추가회로인 임피던스 정합 회로(미도시)를 장착하기 위한 것이며, 미설명 부호 5d 는 임피던스 정합 회로를 상기 각각의 아웃패드(5b)와 인너패드(5c) 사이에 설치할 때 임피던스 정합 회로가 접지되도록 하기 위한 접지패턴이다.As shown in Figs. 3, 4 and 5, the transducer is provided with a main body 5a detachably fixed to the cover by a fixed fixing means and a main body 5a provided at the edge of the main body 5a. The outer pad 5b electrically connected to the signal line 4b one-to-one, respectively, and the outer pad 5b inwardly of the main body 5a corresponding to each of the outer pads 5b. And an inner pad 5c, which is installed at regular intervals from and fixed to the cover 4, and includes an inner pad 5c electrically connected one-to-one with an opposite end contacting the lead of the probe 4e when the main body 5a is fixed to the cover 4. It is preferable that it is the converter 5. The separation between the outer pad 5b and the inner pad 5c is for mounting an impedance matching circuit (not shown) that is an additional circuit for impedance matching between each of the outer pad 5b and the inner pad 5c. Reference numeral 5d denotes a ground pattern for grounding the impedance matching circuit when the impedance matching circuit is installed between each of the outer pads 5b and the inner pads 5c.

그러나, 고주파 환경에서 작동되지 않는 반도체 패키지를 테스트하기 위해서는, 도 6 에 도시한 바와 같이, 일정한 고정수단에 의해 커버(4)에 착탈가능하게 고정되는 본체(6a)와, 상기 본체(6a)의 가장자리에 설치되어 본체(6a)를 커버(4)에 고정할 때 각각 신호선(4b)에 일대일로 전기적으로 연결되는 아웃패드(6b)와, 상기 아웃패드(6b) 각각에 대응하여 본체(6a)의 안쪽에 설치되며 아웃패드(6b)와 전기적으로 연결된 것으로 본체(6a)를 커버(4)에 고정할 때 탐침(4e)의 리드에 접촉하는 반대쪽 일단과 일대일로 전기적으로 연결되는 인너패드(6c)를 포함하여 구성되는 단락형 변환기(6)를 커버(4)에 장착하여 사용하는 것도 바람직하다.However, in order to test a semiconductor package that does not operate in a high frequency environment, as shown in Fig. 6, the main body 6a detachably fixed to the cover 4 by a fixed fixing means, and the main body 6a Out pads 6b provided at the edges and electrically connected to the signal lines 4b one-to-one, respectively, when the main body 6a is fixed to the cover 4, and the main body 6a corresponding to each of the out pads 6b. Inner pad 6c which is installed inside of and is electrically connected to the outer pad 6b and is electrically connected one-to-one with one end of the opposite side contacting the lead of the probe 4e when fixing the main body 6a to the cover 4. It is also preferable to mount and use the short-circuit type converter 6 including () to the cover 4.

상기 일반형 변환기(5) 내지 단락형 변환기(6)를 커버(4)에 착탈가능하게 고정하는 고정수단은 변환기(5,6) 본체(5a,6a)의 주위로 형성된 수개의 나사체결공(5e,6d)과 상기 나사체결공(5e,6d)을 통해 삽입되어 변환기(5,6)를 커버(4)에 고정하는 고정나사(7)인 것이 바람직하다.Fixing means for removably fixing the general type converter 5 to the short type converter 6 to the cover 4 includes several screw fastening holes 5e formed around the main bodies 5a and 6a of the converter 5 and 6. 6d) and the fixing screw 7 inserted through the screw fastening holes 5e and 6d to fix the transducers 5 and 6 to the cover 4.

그리고, 상기 패키지 마운팅부(3a)의 저부에는 탄성부재(8)가 설치되어 패키지 마운팅부(3a)가 탄성적으로 일정한 범위로 상하이동할 수 있도록 하는 것이 바람직하다.In addition, it is preferable that the bottom of the package mounting portion 3a is provided with an elastic member 8 so that the package mounting portion 3a can be moved elastically in a predetermined range.

도면상 미설명 부호 3c 는 베이스(3)에 형성된 걸림턱을, 4f 는 커버(4)에 형성된 걸림돌기를 나타낸 것으로, 종래와 동일하게, 커버(4)를 닫았을 때 커버(4)와 베이스(3)가 밀착되도록 하는 작용을 행하게 된다.In the drawing, reference numeral 3c denotes a locking step formed on the base 3, and 4f denotes a locking protrusion formed on the cover 4, and as in the related art, when the cover 4 is closed, the cover 4 and the base ( 3) is in close contact with the action.

상기한 바와 같은 구조로 되는 본 발명에 의한 반도체 패키지 테스트 소켓의 작용을 설명하면 다음과 같다.Referring to the operation of the semiconductor package test socket according to the present invention having the structure as described above is as follows.

고주파 환경에서 작동하는 반도체 패키지를 테스트하고자 하는 경우에는 먼저, 상기 일반형 변환기(5)의 각각의 아웃패드(5b)와 인너패드(5c) 사이에 적절한 임피던스 정합 회로(미도시)를 장착한 상태에서 커버(4)에 일반형 변환기(5)를 고정나사(7)를 사용하여 고정하게 된다. 그 다음에 패키지 마운팅부(3a)의 볼록부(3a') 사이에 리드가 위치하도록 반도체 패키지를 얹은 후 커버(4)를 닫아 걸림턱(3c)과 걸림돌기(4f)가 맞물려 커버(4)와 베이스(3)가 닫히도록 하게 된다.In order to test a semiconductor package operating in a high frequency environment, first, an appropriate impedance matching circuit (not shown) is mounted between each of the outer pads 5b and the inner pads 5c of the general type converter 5. The general transducer 5 is fixed to the cover 4 using the fixing screw 7. Then, the semiconductor package is placed between the convex portions 3a 'of the package mounting portion 3a so that the lid is positioned, and then the cover 4 is closed to engage the locking jaw 3c and the locking projection 4f so that the cover 4 is engaged. And base (3) to close.

이때, 커버(4)의 중앙부에 설치된 탐침(4e)이 반도체 패키지의 리드에 접촉하게 되는데 탐침(4e)의 단부가 예리하게 형성되어 있으므로 접촉면적이 매우 작게 된다. 그리고 상기 패키지 마운팅부(3a)의 저부에 설치된 탄성부재(8)에 의해 반도체 패키지가 상측으로 향하는 힘을 받는 것이 되어 탐침(4e)과 리드간이 안정되게 접촉되게 된다. 이렇게 접촉면적이 작고 안정된 접촉이 이루어짐에 따라 기생 저항, 기생 커패시턴스, 기생 인덕턴스 등이 현저하게 감소하게 되어 보다 정확한 반도체 패키지의 특성을 측정하는 것이 가능하게 된다.At this time, the probe 4e provided at the center of the cover 4 comes into contact with the lead of the semiconductor package, but the contact area is very small since the end of the probe 4e is sharply formed. The semiconductor package is subjected to upward force by the elastic member 8 provided at the bottom of the package mounting portion 3a, so that the probe 4e and the lead are stably contacted. As the contact area is small and stable contact is made, parasitic resistance, parasitic capacitance, parasitic inductance, etc. are remarkably reduced, and thus it is possible to measure the characteristics of the semiconductor package more accurately.

전기적인 연결을 살펴보면 탐침(4e)은 인너패드(5c)에, 인너패드(5c)는 임피던스 정합 회로(미도시)를 거쳐 아웃패드(5b)에, 아웃패드(5b)는 신호선(4b)에, 신호선(4b)은 커버핀(4a)에, 커버핀(4a)은 베이스핀(3b)에, 베이스핀(3b)은 테스트 장비(미도시)에 연결되는 구조로 되어 테스트 장비에서의 신호를 반도체 패키지로 공급하고 반도체 패키지에서 처리된 반송신호를 테스트 장비로 보내게 된다.In the electrical connection, the probe 4e is connected to the inner pad 5c, the inner pad 5c is connected to the out pad 5b through an impedance matching circuit (not shown), and the out pad 5b is connected to the signal line 4b. The signal line 4b is connected to the cover pin 4a, the cover pin 4a is connected to the base pin 3b, and the base pin 3b is connected to the test equipment (not shown). The semiconductor package is supplied to the semiconductor package and the carrier signal processed by the semiconductor package is sent to the test equipment.

이때, 상기 탐침(4e)은 접지라인(4c)에 의해 접지된 전도성관(4d)으로 둘러싸여 있어 주위의 다른 탐침(4e)등에 흐르는 전기적 신호와 단절, 즉 쉴드되어 보다 정확한 값을 주게 되고, 일반형 변환기(5)의 아웃패드(5b)와 인너패드(5c)의 사이에 설치되는 임피던스 정합 회로(미도시)에 의해 고주파 성분에 의해 발생가능한 임피던스 부정합이 보정되어 역시 정확한 반도체 패키지의 특성치를 측정할 수 있게 된다.At this time, the probe (4e) is surrounded by a conductive tube (4d) grounded by the ground line (4c) is disconnected from the electrical signal flowing to other probes (4e), etc., that is shielded to give a more accurate value, general type An impedance matching circuit (not shown) provided between the outer pad 5b and the inner pad 5c of the converter 5 corrects the impedance mismatch caused by the high frequency component to measure the characteristic value of the semiconductor package. It becomes possible.

고주파 성분에 의한 임피던스 부정합을 고려하지 않아도 되는 저주파 환경에서 작동하는 반도체 패키지의 경우에는 상기 일반형 변환기(5)를 탈착하고 단락형 변환기(6)를 대신 장착 고정하여 테스트하게 되는데 이때도 탐침(4e)과 탄성부재(8)에 의해 보다 정확한 반도체 패키지의 특성을 측정하는 것이 가능하게 된다.In the case of a semiconductor package operating in a low frequency environment in which impedance mismatch by high frequency components is not considered, the general type converter 5 is removed and the short type type converter 6 is mounted and fixed instead, and the probe 4e is also tested. And the elastic member 8 make it possible to measure the characteristics of the semiconductor package more accurately.

상기한 바와 같은 구조로 되는 본 발명에 의한 반도체 패키지 테스트 소켓은 쉴드된 탐침을 사용하여 리드와 좁은 면적에 걸쳐 접촉하고 패키지 마운팅부의 저부에 탄성부재가 설치되어 탐침과 리드와의 접촉이 보다 안정되게 되므로 주위 탐침에 흐르는 신호와의 간섭이 방지되고 기생 저항, 기생 인덕턴스, 기생 커패시턴스에 의한 영향이 감소되게 되어 보다 정확한 반도체 패키지의 특성을 측정하는 것이 가능하다. 아울러 고주파 신호에 의한 임피던스 부정합이 있는 경우에도 임피던스 정합 회로를 설치하여 이를 보정할 수 있으므로 정확한 반도체 패키지의 특성을 측정할 수 있다.The semiconductor package test socket according to the present invention having the structure as described above uses a shielded probe to contact the lead over a small area, and an elastic member is installed at the bottom of the package mounting portion to make contact between the probe and the lead more stable. As a result, interference with a signal flowing to the surrounding probe is prevented, and the influence of parasitic resistance, parasitic inductance, and parasitic capacitance is reduced, so that it is possible to measure the characteristics of the semiconductor package more accurately. In addition, even if there is an impedance mismatch due to a high frequency signal, an impedance matching circuit can be installed and corrected so that accurate characteristics of a semiconductor package can be measured.

Claims (4)

베이스의 중앙부에 패키지 마운팅부가 설치되고 상기 패키지 마운팅부의 주위로는 상부가 관상으로 형성되고 하부는 베이스의 저면으로 돌출되는 전도성 재질의 베이스핀이 다수개 설치되며, 상기 베이스의 일측에 회동가능하게 설치되는 커버에는 일단이 커버의 하부로 노출되어 커버를 닫을 때 상기 베이스핀의 관상으로 형성된 상부에 삽입 결합되도록 되고 각각 커버 내부에 형성된 신호선에 일대일로 연결되는 전도성 재질의 커버핀이 베이스핀과 동수로 설치되고, 상기 커버의 중앙부에는 접지라인에 의해 접지된 전도성관에 의해 둘러싸여 외부의 전기적 신호에 대해 쉴드되고 커버를 닫을 때 패키지 마운팅부에 놓인 반도체 패키지의 리드에 접촉하는 탐침이 다수개 설치되며, 상기 탐침과 신호선 간을 전기적으로 연결하는 변환기가 설치되는 것을 특징으로 하는 반도체 패키지 테스트 소켓.A package mounting part is installed at the center of the base, and a plurality of base pins of conductive material protruding from the lower part of the base are formed in a tubular shape and a lower part of the base is installed around the package mounting part. One end of the cover is exposed to the lower part of the cover, and when the cover is closed, the coupling is inserted into the upper portion formed in the tubular shape of the base pin. In the center portion of the cover is surrounded by a conductive tube grounded by a ground line is shielded against external electrical signals and a plurality of probes for contacting the leads of the semiconductor package placed in the package mounting portion when the cover is closed, The converter is electrically connected between the probe and the signal line. The semiconductor package test socket features. 제 1 항에 있어서, 상기 변환기는 일정한 고정수단에 의해 커버에 착탈가능하게 고정되는 본체와, 상기 본체의 가장자리에 설치되어 본체를 커버에 고정할 때 각각 신호선에 일대일로 전기적으로 연결되는 아웃패드와, 상기 아웃패드 각각에 대응하여 본체의 안쪽으로 아웃패드와 일정 간격을 두고 떨어져 설치되며 본체를 커버에 고정할 때 탐침의 리드에 접촉하는 반대쪽 일단과 일대일로 전기적으로 연결되는 인너패드를 포함하여 구성되는 일반형 변환기인 것을 특징으로 하는 반도체 패키지 테스트 소켓.The apparatus of claim 1, wherein the transducer comprises: a main body detachably fixed to the cover by a predetermined fixing means; an out pad installed at an edge of the main body and electrically connected to the signal line one-to-one, respectively, when the main body is fixed to the cover; And an inner pad that is installed to be spaced apart from the inner pad of the main body in correspondence with each of the outer pads, and has an inner pad that is electrically connected one-to-one with the opposite end contacting the lead of the probe when the main body is fixed to the cover. The semiconductor package test socket, characterized in that the general type converter. 제 1 항에 있어서, 상기 변환기는 일정한 고정수단에 의해 커버에 착탈가능하게 고정되는 본체와, 상기 본체의 가장자리에 설치되어 본체를 커버에 고정할 때 각각 신호선에 일대일로 전기적으로 연결되는 아웃패드와, 상기 아웃패드 각각에 대응하여 본체의 안쪽에 설치되며 아웃패드와 전기적으로 연결된 것으로 본체를 커버에 고정할 때 탐침의 리드에 접촉하는 반대쪽 일단과 일대일로 전기적으로 연결되는 인너패드를 포함하여 구성되는 단락형 변환기인 것을 특징으로 하는 반도체 패키지 테스트 소켓.The apparatus of claim 1, wherein the transducer comprises: a main body detachably fixed to the cover by a predetermined fixing means; an out pad installed at an edge of the main body and electrically connected to the signal line one-to-one, respectively, when the main body is fixed to the cover; And an inner pad installed in the main body corresponding to each of the out pads, the inner pad being electrically connected to the out pad and electrically connected one-to-one with one end of the opposite end contacting the lead of the probe when the main body is fixed to the cover. Semiconductor package test socket, characterized in that the short-circuit converter. 제 1 항에 있어서, 상기 패키지 마운팅부의 저부에는 탄성부재가 설치되어 패키지 마운팅부가 탄성적으로 일정한 범위로 상하이동할 수 있도록 하는 것을 특징으로 하는 반도체 패키지 테스트 소켓.The semiconductor package test socket of claim 1, wherein an elastic member is installed at a bottom of the package mounting unit to allow the package mounting unit to be moved elastically in a predetermined range.
KR1019980019019A 1998-05-26 1998-05-26 Test socket for semiconductor package KR100273306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019019A KR100273306B1 (en) 1998-05-26 1998-05-26 Test socket for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019019A KR100273306B1 (en) 1998-05-26 1998-05-26 Test socket for semiconductor package

Publications (2)

Publication Number Publication Date
KR19990086159A KR19990086159A (en) 1999-12-15
KR100273306B1 true KR100273306B1 (en) 2000-12-15

Family

ID=19537750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019019A KR100273306B1 (en) 1998-05-26 1998-05-26 Test socket for semiconductor package

Country Status (1)

Country Link
KR (1) KR100273306B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547580B1 (en) * 2001-09-24 2003-04-15 Texas Instruments Incorporated Socket apparatus particularly adapted for land grid array type semiconductor devices

Also Published As

Publication number Publication date
KR19990086159A (en) 1999-12-15

Similar Documents

Publication Publication Date Title
US7285970B2 (en) Load board socket adapter and interface method
US5015946A (en) High density probe
US5838159A (en) Chip carrier to allow electron beam probing and FIB modifications
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
KR200334763Y1 (en) System for testing bare ic chips and a socket for such chips
JPH0517705B2 (en)
US5625292A (en) System for measuring the integrity of an electrical contact
US6937039B2 (en) Tip and tip assembly for a signal probe
JPS62163973A (en) Probe device
CA2488832A1 (en) Multi-socket board for open/short tester
US6489791B1 (en) Build off self-test (Bost) testing method
JPH08114623A (en) Positioning device for electric test probe
KR100353788B1 (en) Probe card
KR19980042364A (en) Semiconductor device test equipment
KR100273306B1 (en) Test socket for semiconductor package
US6252391B1 (en) High frequency probe
JPH07254468A (en) Ic measuring socket
KR19990017233A (en) High Frequency Probe Card
KR100714569B1 (en) Semiconductor ic tester
WO2000004394A1 (en) Socket for device measurement, and method of measuring device
JPH0726716Y2 (en) IC test connection tool
TWI837548B (en) Component inspection jig
KR200312425Y1 (en) Contactor for Testing Microwave Device
KR200303153Y1 (en) Socket for semiconductor device test with ground plate
KR950009876Y1 (en) Test board for semiconductor test machine

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee