KR100273247B1 - Semiconductor memory capable of reproducing for address - Google Patents
Semiconductor memory capable of reproducing for address Download PDFInfo
- Publication number
- KR100273247B1 KR100273247B1 KR1019970068132A KR19970068132A KR100273247B1 KR 100273247 B1 KR100273247 B1 KR 100273247B1 KR 1019970068132 A KR1019970068132 A KR 1019970068132A KR 19970068132 A KR19970068132 A KR 19970068132A KR 100273247 B1 KR100273247 B1 KR 100273247B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- low
- buffer
- fuse
- resistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 어드레스의 재생이 가능한 반도체메모리에 관한 것으로, 특히 대용량(예로 256M) 디램의 테스트시 어느 한 어드레스의 셀에서 불량이 발생했을 때, 그 어드레스를 다른 셀로 대체하여 불량이 발생하지 않은 소용량(예로 128M) 디램을 사용하기에 적당하도록 한 어드레스의 재생이 가능한 반도체메모리에 관한 것이다.BACKGROUND OF THE
도1은 종래의 64M 램을 보인 블록구성도로서, 이에 도시한 바와같이 로우어드레스를 로우버퍼(1)를 통해 입력받아 디코딩하여 메모리셀어레이(3)의 워드라인(word line)을 선택하는 로우디코더(2)와; 컬럼어드레스를 컬럼버퍼(4)를 통해 입력받아 디코딩하는 컬럼디코더(5)와; 상기 로우디코더(2)를 통해 선택된 워드라인과 컬럼디코더(5)를 통해 선택된 비트라인(bit line)에 해당하는 셀의 데이터를 센싱하여 출력하는 센스앰프(6)와; 그 센스앰프(6)와 입출력패드(8)가 데이터를 입출력하도록 버퍼링하는 입출력버퍼(7)로 구성된다. 이하, 상기한 바와같은 종래 회로의 동작을 설명한다.FIG. 1 is a block diagram showing a conventional 64M RAM. As shown in FIG. 1, a row for selecting a word line of a
먼저, 읽기동작일 경우는 로우어드레스가 로우버퍼(1)를 통해 버퍼링된 후, 로우디코더(2)를 통해 디코딩되어 메모리셀어레이(3)의 워드라인을 선택하며, 이때 컬럼어드레스는 컬럼버퍼(4)를 통해 버퍼링된 후, 컬럼디코더(5)를 통해 디코딩되어 메모리셀어레이(3)의 비트라인을 선택한다.First, in the case of a read operation, the low address is buffered through the
이와같이 선택된 워드라인과 비트라인에 해당하는 메모리셀어레이(3) 셀의 데이터를 센스앰프(6)가 센싱하여 입출력버퍼(7)를 통해 입출력패드(8)에 출력한다.As described above, the
그리고, 쓰기동작일 경우는 상기와 같이 로우디코더(2)와 컬럼디코더(5)가 로우어드레스와 컬럼어드레스를 디코딩하여 메모리셀어레이(3)의 워드라인과 비트라인을 선택하여 목적 셀을 설정한 후, 쓰고자 할 데이터를 입출력패드(8) 및 입출력버퍼(7)를 통해 인가하여 메모리셀어레이(3)의 목적 셀에 데이터를 쓰게된다.In the case of a write operation, the
그러나, 상기한 바와같은 종래의 회로는 대용량 디램의 테스트시 불량으로 판정되면 불량이 발생하지 않는 영역의 소용량 디램을 사용할 수 있는데도 불구하고, 리젝트(reject) 처리되어 생산효율이 감소하는 문제점이 있었다.However, in the conventional circuit as described above, if it is determined that the defect is a defect in the test of the large-capacity DRAM, there is a problem in that the production efficiency is reduced due to the reject process despite the use of the small-capacity DRAM in the region where the defect does not occur. .
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 동일한 패키지(package)의 동일한 프로토콜(protocol)을 사용하는 대용량 디램의 테스트시 불량이 판정되었을 때, 불량이 발생하지 않은 영역의 소용량 디램을 사용할 수 있는 어드레스의 재생이 가능한 반도체메모리를 제공하는데 있다.The present invention was devised to solve the above problems, and an object of the present invention is that when a defect is determined during the test of a large capacity DRAM using the same protocol of the same package, the defect does not occur. An object of the present invention is to provide a semiconductor memory capable of reproducing an address that can use a small capacity DRAM in an unoccupied area.
도1은 종래의 64M 램을 보인 블록구성도.Figure 1 is a block diagram showing a conventional 64M RAM.
도2는 본 발명의 일 실시예를 보인 블록구성도.Figure 2 is a block diagram showing an embodiment of the present invention.
도3은 도2에 있어서, 스위치의 상세회로도.3 is a detailed circuit diagram of a switch in FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
11:어드레스절환부 12:로우디코더11: Address change part 12: Low decoder
13:메모리셀어레이 14:컬럼버퍼13: Memory cell array 14: Column buffer
15:컬럼디코더 16:센스앰프15: Column decoder 16: Sense amplifier
17:입출력버퍼 18:입출력패드17: I / O buffer 18: I / O pad
상기한 바와같은 본 발명의 목적은 로우어드레스 및 컬럼어드레스를 입력받아 버퍼링하는 로우버퍼 및 컬럼버퍼와; 상기 로우버퍼 및 컬럼버퍼의 출력을 입력받아 디코딩하여 메모리셀어레이의 워드라인 및 비트라인을 선택하는 로우디코더 및 컬럼디코더와; 상기 워드라인 및 비트라인이 선택된 메모리셀어레이 셀의 데이터를 센싱하여 출력하는 센스앰프로 구성되는 대용량 반도체메모리에 있어서, 대용량 반도체메모리의 테스트시 어느 한 로우어드레스에서 불량이 발생했을 때, 그 로우어드레스를 스위치를 통해 절환하여 상기 로우버퍼로 출력함으로써, 대용량 반도체메모리의 불량이 발생한 영역 이외의 영역을 소용량으로 사용할 수 있도록 하는 어드레스절환부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 의한 어드레스의 재생이 가능한 반도체메모리를 첨부한 도2 및 도3을 참조하여 상세히 설명하면 다음과 같다.An object of the present invention as described above is a low buffer and a column buffer for receiving and buffering the low address and column address; A row decoder and a column decoder for receiving word lines and bit lines of a memory cell array by receiving and decoding the outputs of the low and column buffers; A large capacity semiconductor memory comprising a sense amplifier that senses and outputs data of a memory cell array cell in which the word line and the bit line are selected, and when a defect occurs in any one of the low addresses during the test of the large capacity semiconductor memory, the low address. It is achieved by further comprising an address switching unit for switching the output via the switch to the low buffer, so that a region other than the region where the defect of the large-capacity semiconductor memory has occurred can be used in a small capacity, the address reproduction according to the present invention. A detailed description will now be given with reference to FIGS. 2 and 3 to which the semiconductor memory can be attached.
먼저, 도2는 본 발명의 일 실시예를 보인 블록구성도로서, 이에 도시한 바와같이 로우어드레스를 입력받아 대용량 디램의 테스트시 불량이 발생되면 어드레스를 절환하는 어드레스절환부(11)와; 그 어드레스절환부(11)의 출력을 디코딩하여 메모리셀어레이(13)의 워드라인을 선택하는 로우디코더(12)와; 컬럼어드레스를 컬럼버퍼(14)를 통해 입력받아 디코딩하여 메모리셀어레이(13)의 비트라인을 선택하는 컬럼디코더(15)와; 그 로우디코더(12)와 컬럼디코더(15)를 통해 선택된 워드라인과 비트라인에 해당하는 메모리셀어레이(13)의 데이터를 센싱하여 출력하는 센스앰프(16)와; 그 센스앰프(16)와 입출력패드(18)가 데이터를 입출력하도록 버퍼링하는 입출력버퍼(17)로 구성되며, 상기 어드레스절환부(11)는 어드레스패드(PAD0∼PAD9)로부터 각기 입력되는 로우어드레스를 스위치(SW0∼SW9)를 통해 각기 입력받아 버퍼링하는 로우버퍼(BUF0∼BUF9)와; 그 어드레스패드(PAD0∼PAD8)로부터 입력되는 로우어드레스가 상기 스위치(SW9)와 로우버퍼(BUF9)의 사이에 접속되도록 하는 스위치(SW10∼SW19)로 구성된다.First, Figure 2 is a block diagram showing an embodiment of the present invention, the
그리고, 도3a는 상기 스위치(SW0∼SW9)의 상세회로도이고, 도3b는 상기 스위치(SW10∼SW19)의 상세회로도로서, 이에 도시한 바와같이 스위치(SW0∼SW9)는 전원전압(VCC)과 접지사이에 직렬접속된 퓨즈(FU1) 및 저항(R1)과; 그 전원전압(VCC)과 접지사이에 직렬접속된 저항(R2) 및 퓨즈(FU2)와; 상기 퓨즈(FU1) 및 저항(R1)사이의 출력을 정단자에 입력받고, 저항(R2) 및 퓨즈(FU2)사이의 출력을 부단자에 입력받아 입력되는 로우어드레스를 전송하는 전송게이트(TG1)로 구성되며, 스위치(SW10∼SW19)는 상기 퓨즈(FU1) 및 저항(R1)사이의 출력을 부단자에 입력받고, 저항(R2) 및 퓨즈(FU2)사이의 출력을 정단자에 입력받아 입력되는 로우어드레스를 차단하는 전송게이트(TG2)로 구성된다.3A is a detailed circuit diagram of the switches SW0 to SW9, and FIG. 3B is a detailed circuit diagram of the switches SW10 to SW19. As shown therein, the switches SW0 to SW9 are connected to the power supply voltage VCC. A fuse FU1 and a resistor R1 connected in series between the grounds; A resistor R2 and a fuse FU2 connected in series between the power supply voltage VCC and ground; The transmission gate TG1 receives the output between the fuse FU1 and the resistor R1 at the positive terminal, receives the output between the resistor R2 and the fuse FU2 at the negative terminal, and transmits the low address. The switch SW10 to SW19 receive the output between the fuse FU1 and the resistor R1 at the negative terminal, and receive the output between the resistor R2 and the fuse FU2 at the positive terminal. It consists of a transmission gate (TG2) for blocking the low address.
이하, 상기한 바와같은 본 발명의 일 실시예에 대한 동작을 본 발명의 요지인 로우어드레스가 인가되어 비트라인을 선택하는 동작으로 한정하여 설명한다.Hereinafter, the operation of one embodiment of the present invention as described above will be limited to the operation of selecting a bit line by applying a low address, which is the subject of the present invention.
먼저, 메모리셀어레이(13)의 테스트시 불량이 없을때는 어드레스절환부(11) 내부의 스위치(SW0∼SW9)가 도통되고, 스위치(SW10∼SW19)가 차단되어 종래와 동일하게 어드레스패드(PAD0∼PAD9)를 통해 입력되는 각각의 로우어드레스는 로우버퍼(BUF0∼BUF9)를 통해 각기 버퍼링되어 로우디코더(12)에 입력되어 메모리셀어레이(13)의 비트라인을 선택한다.First, when there is no defect in the test of the
그리고, 메모리셀어레이(13)의 테스트시 일예로 어드레스패드(PAD8)에 불량이 발생했을때는 스위치(SW0∼SW7)는 도통되고, 스위치(SW10∼SW17)는 차단되며, 스위치(SW8,SW9)는 도3a에 도시한 퓨즈(FU1,FU2)를 끊어줌으로써, 전송게이트(TG1)가 전송상태에서 차단상태로 절환되어 스위치(SW8,SW9)는 차단되고, 스위치(SW18,SW19)는 도3b에 도시한 퓨즈(FU1,FU2)를 끊어줌으로써, 전송게이트(TG2)가 차단상태에서 전송상태로 절환되어 스위치(SW18,SW19)가 도통된다.When the
따라서, 어드레스패드(PAD0∼PAD7)를 통해 입력되는 로우어드레스는 상기와 동일하게 로우버퍼(BUF0∼BUF7) 및 로우디코더(12)를 통해 메모리셀어레이(13)의 비트라인을 선택하고, 어드레스패드(PAD8)를 통해 입력되는 로우어드레스는 스위치(SW18,SW19)를 통해 로우버퍼(BUF9)에 입력되어 버퍼링된 후, 로우디코더(12)에 입력되어 메모리셀어레이(13)의 비트라인을 선택하게 된다.Therefore, the low address input through the address pads PAD0 to PAD7 selects the bit lines of the
상기한 바와같은 본 발명에 의한 어드레스의 재생이 가능한 반도체메모리는 대용량의 메모리셀이 불량으로 판정되었을 때, 리젝트처리되던 것을 소용량으로 절환하여 사용할 수 있어 생산효율 및 경제적측면에서 향상되는 효과가 있다.The semiconductor memory capable of reproducing the address according to the present invention as described above can be used to switch the rejected process to a small capacity when a large memory cell is determined to be defective, thereby improving the production efficiency and economic aspects. .
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970068132A KR100273247B1 (en) | 1997-12-12 | 1997-12-12 | Semiconductor memory capable of reproducing for address |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970068132A KR100273247B1 (en) | 1997-12-12 | 1997-12-12 | Semiconductor memory capable of reproducing for address |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990049232A KR19990049232A (en) | 1999-07-05 |
KR100273247B1 true KR100273247B1 (en) | 2001-01-15 |
Family
ID=40749323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970068132A KR100273247B1 (en) | 1997-12-12 | 1997-12-12 | Semiconductor memory capable of reproducing for address |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100273247B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030030165A (en) * | 2001-10-09 | 2003-04-18 | 동부전자 주식회사 | Apparatus for testing a power fail of memory device |
KR100450114B1 (en) * | 2001-12-29 | 2004-09-30 | 주식회사 하이닉스반도체 | Method for reliefing failures in semiconductor memory device and semiconductor memory device using thereof |
-
1997
- 1997-12-12 KR KR1019970068132A patent/KR100273247B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990049232A (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960016807B1 (en) | Redundancy circuit of semiconductor memory device | |
EP0142127B1 (en) | Redundancy circuit for a semiconductor memory device | |
US20030002358A1 (en) | Semiconductor memory device capable of adjusting the number of banks and method for adjusting the number of banks | |
KR100352310B1 (en) | Semiconductor memory device having redundancy memory circuit | |
WO1981002360A1 (en) | Block redundancy for memory array | |
KR940026948A (en) | Fault Remedy Circuit | |
US20010050871A1 (en) | Semiconductor memory integrated circuit | |
EP0432509A2 (en) | Semiconductor memory device | |
US7218558B2 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
US6269030B1 (en) | Semiconductor memory device | |
KR100273247B1 (en) | Semiconductor memory capable of reproducing for address | |
US5677881A (en) | Semiconductor memory device having a shortened test time and contol method therefor | |
US6618301B2 (en) | Modular memory structure having adaptable redundancy circuitry | |
US20040153732A1 (en) | Semiconductor memory device having a test circuit | |
US6330198B1 (en) | Semiconductor storage device | |
US20050036355A1 (en) | Semiconductor memory device capable of testing data line redundancy replacement circuit | |
KR20020080472A (en) | Address decoding system and method for failure toleration in a memory bank | |
KR100546176B1 (en) | Redundancy Circuit | |
JPH0668693A (en) | Semiconductor memory device | |
KR100534206B1 (en) | A redundancy decoder of a semiconductor memory device | |
KR100439049B1 (en) | Logical address changer of semiconductor memory device | |
KR100280391B1 (en) | ROM structure with few cells | |
KR100572758B1 (en) | Semiconductor memory device for improving row redundancy repair efficiency | |
KR100300027B1 (en) | Structure change circuit for memory cell block | |
KR20200101651A (en) | Memory and operation method of memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |