KR100280391B1

KR100280391B1 - ROM structure with few cells

Info

Publication number: KR100280391B1
Application number: KR1019930001004A
Authority: KR
Inventors: 김종호; 송병택; 김정우
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1993-01-27
Filing date: 1993-01-27
Publication date: 2001-03-02

Abstract

본 발명은 롬(ROM)의 구조에 관한 것으로, 종래의 롬은 각 어드레스(A0~An)에 대응하는 모든 정보를 롬 어레이에 만들어 넣음으로써 롬의 용량에 대응하는 수 만큼의 롬-셀(ROM-cell)이 필요하게 되어 칩이 복잡해지고 제조상 칩의 면적이 커지는 문제점이 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a ROM. In the conventional ROM, as many ROM-cells as the ROM capacity are created by inserting all information corresponding to each address A0 to An into a ROM array. The need for -cell) increases the complexity of the chip and increases the area of the chip in manufacturing.

이에 따라서, 본 발명은 상기와 같은 종래의 롬 구조에 따른 결함을 해결하기 위하여, 롬의 출력비트가 가질 수 있는 데이터의 모든 조합을 저장하는 롬 셀을 구성해놓고 임의의 어드레스에 대하여 그 조합중에서 원하는 데이터가 출력되게 하는 롬을 제공하는데 그 목적이 있다.Accordingly, the present invention constitutes a ROM cell that stores all combinations of data that the output bits of the ROM can have in order to solve the defects of the conventional ROM structure as described above, and a desired address is selected from among those combinations for any address. The purpose is to provide a ROM that allows data to be output.

Description

ROM structure with few cells

제1도는 종래 롬의 구조도.1 is a structural diagram of a conventional ROM.

제2도는 본 발명 소수의 셀을 갖는 롬 구조도.2 is a ROM structure diagram of a few cells of the present invention.

제3도는 제2도의 롬이 갖는 모든 정보의 조합에 대한 설명도.3 is an explanatory diagram of the combination of all the information of the ROM of FIG.

제4도는 본 발명의 동작설명을 위한 설명도.4 is an explanatory diagram for explaining the operation of the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 제어로직 20 : 출력버퍼10: control logic 20: output buffer

30 : 디코더 40 : 롬 어레이30: decoder 40: ROM array

본 발명은 롬(ROM : Read Only Memoy)의 구조에 관한 것으로, 특히 롬의 출력비트가 가질 수 있는 데이터의 모든 조합을 저장하는 롬 셀을 구성함으로써 임의의 어드레스에 대하여 그 조합중에서 원하는 데이터가 출력되게 하는 소수의 셀을 갖는 롬 구조에 관한 것이다.The present invention relates to the structure of a ROM (ROM: Read Only Memoy), and in particular, by configuring a ROM cell that stores all combinations of data that the output bits of the ROM can have, desired data is output from the combination for any address. To a ROM structure with a few cells.

제1도는 종래의 롬에 대한 구성도로서, 이에 도시된 바와 같이 외부에서 칩 인에이블 신호, 칩 셀렉터 신호, 출력 인에이블 신호가 제어 로직(1)에 인가되고, 어드레스(A0~An)와 전원공급 단자(V11, Vss)가 어드레스를, X,Y로 구분하는 디코더(3,4)에 인가되며, 각 어드레스에 대응하는 기억정보가 롬 어레이(6)에 기억되며, 그 데이터가 출력버퍼(2)를 통해 출력되도록 구성되어 있다.1 is a block diagram of a conventional ROM, and as shown therein, an external chip enable signal. Chip selector signal Output enable signal Is applied to the control logic 1, and the addresses A0 to An and the power supply terminals V11 and Vss are applied to the decoders 3 and 4 separating the addresses by X and Y, and corresponding to each address. The storage information is stored in the ROM array 6, and the data is configured to be output through the output buffer 2.

상기와 같이 구성되는 종래의 롬 회로에 대하여 그 동작과 문제점을 상세히 설명하면 다음과 같다.The operation and problems of the conventional ROM circuit configured as described above will be described in detail as follows.

먼저, 롬은 외부에서 공급된 칩 셀렉트 신호에 의해 회로가 동작하며 어드레스 입력신호(A0~An)가 인가되면 그에 일대일로 대응되는 롬 어레이(6)중의 데이터가 지정되는데, Y-어레이(도면 미표시)에 의해 발생된 내부 신호에 따라서 Y-셀렉트(5)가 동작하여 출력버퍼(2)를 통해 원하는 정보를 출력시키며, 출력·인에이블신호가 상기 출력버퍼(2)를 제어하여 정보의 출력여부를 결정하게 된다.First, the ROM is an externally supplied chip select signal By the circuit operation and the address input signals A0 to An are applied, the data in the ROM array 6 corresponding to the one-to-one correspondence is designated. Select 5 operates to output desired information through output buffer 2, and output enable signal Controls the output buffer 2 to determine whether to output the information.

그러나, 이와 같은 종래의 기술은 각 어드레스(A0~An)에 대응하는 모든 정보를 롬 어레이에 만들어 넣음으로써 롬의 용량에 대응하는 수만큼의 롬-셀(ROM-cell)이 필요하게 되어, 칩이 복잡해지고 제조상 칩의 면적이 커지는 문제점이 있게 된다.However, such a conventional technology requires that all the information corresponding to each address A0 to An is created in the ROM array, so that the number of ROM-cells corresponding to the capacity of the ROM is required. This becomes complicated and there is a problem that the area of the chip becomes large in manufacturing.

따라서, 본 발명은 상기와 같은 종래의 롬 구조에 따르는 결함을 해결하기 위하여, 롬의 출력비트가 가질 수 있는 데이터의 모든 조합을 저장하는 롬 셀을 구성해놓고 임의의 어드레스에 대하여 그 조합중에서 원하는 데이터가 출력되게 하는 롬을 제공하는데 그 목적이 있다.Therefore, in order to solve the above-mentioned defects in the conventional ROM structure, the present invention constitutes a ROM cell that stores all combinations of data that the output bits of the ROM can have, and desired data is selected from the combinations for any address. The purpose is to provide a ROM that will print.

제2도는 본 발명의 롬에 대한 구성도로서 이에 도시한 바와같이, 종래와는 달리 X,Y 디코딩 로직을 구분하지 않고 하나의 디코더(30)만을 구비하고 출력 데이터의 조합에 의해 발생될 수 있는 비트수만큼의 롬 셀을 갖는 롬 어레이(40)로 구성된다.2 is a block diagram of a ROM of the present invention, unlike the prior art, which has only one decoder 30 without distinguishing X and Y decoding logic, which can be generated by a combination of output data. It consists of a ROM array 40 having as many ROM cells as the number of bits.

이와같은 구성을 갖는 본 발명의 롬에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.When explaining the operation and effects of the ROM of the present invention having such a configuration in detail as follows.

먼저, 본 발명은 롬의 임의의 어드레스에 있는 데이터는 그 롬의 출력데이타가 갖는 비트수를 조합한 데이터중에서 어느 특정한 조합을 갖기 때문에 만일 롬의 출력 데이터의 비트수가 8비트라면, 그 출력은 2⁸=256개의 출력데이타 조합중의 어느 하나가 된다.First, since the present invention has any particular combination of data that combines the number of bits of the output data of the ROM, the output is 2 if the number of bits of the output data of the ROM is 8 bits. ⁸ = any one of 256 output data combinations.

그러므로 임의의 어드레스를 지정하더라도 출력데이타로서 가능한 모든 조합중에서 원하는 정보의 데이터를 찾아 출력하면 된다.Therefore, even if an arbitrary address is specified, it is sufficient to find and output data of desired information from all possible combinations as output data.

만일 롬의 출력이 8비트로 구성되어 있다면 출력 데이터의 조합은 제3도에 도시한 바와 같이 2⁸=256개의 데이터로 조합될 수 있으며 롬 어레이(40)를 이와 같이 구성하면 총 롬셀의 수는 256*8=2048개가 된다.If the output of the ROM consists of 8 bits, the combination of output data can be combined into 2 ⁸ = 256 data as shown in FIG. 3, and when the ROM array 40 is configured in this way, the total number of ROM cells is 256. * 8 = 2048.

따라서, 임의의 어드레스에 대하여 그 어드레스에 대응하는 데이터를 출력하기 위해서는 제4도에 도시한 바와같이 그 어드레스(A0~An)를 받아서 이를 디코딩하고 메탈 배선에 의해 그 디코딩값에 대응하는 데이터를 찾도록 한다.Therefore, in order to output data corresponding to the address with respect to an arbitrary address, as shown in FIG. 4, the addresses A0 to An are received and decoded, and the data corresponding to the decoding value is found by metal wiring. To do that.

이상에서와 같이 본 발명은 최소의 롬셀을 갖는 롬을 제공하는 효과가 있다.As described above, the present invention has the effect of providing a ROM having a minimum of ROMCEL.

Claims

Chip select signal from the outside Chip enable signal And output enable signals A control logic 10 for receiving control and performing control according to data output of the ROM, a decoder 30 for receiving and decoding address signals A0 to An, and any combination that the output data of the ROM can have. The ROM array 40 stores the data having the number of bits of the ROM cells and outputs the data designated by the decoder 30, and the ROM array 40 is controlled by the control logic 1. ROM structure having a small number of cells, characterized in that composed of an output buffer 20 for outputting the stored data.