KR100268229B1 - 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 - Google Patents
무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 Download PDFInfo
- Publication number
- KR100268229B1 KR100268229B1 KR1019980033009A KR19980033009A KR100268229B1 KR 100268229 B1 KR100268229 B1 KR 100268229B1 KR 1019980033009 A KR1019980033009 A KR 1019980033009A KR 19980033009 A KR19980033009 A KR 19980033009A KR 100268229 B1 KR100268229 B1 KR 100268229B1
- Authority
- KR
- South Korea
- Prior art keywords
- controlled oscillator
- voltage
- voltage controlled
- signal
- phase
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims 2
- 238000001514 detection method Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/248—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop with means for eliminating interfering signals, e.g. by multiple phase locked loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
- H03D3/003—Arrangements for reducing frequency deviation, e.g. by negative frequency feedback
- H03D3/004—Arrangements for reducing frequency deviation, e.g. by negative frequency feedback wherein the demodulated signal is used for controlling an oscillator, e.g. the local oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 무선통신 시스템에서 더블 PLL에 의해 수신데이터를 복조하는 복조회로에 관한 것이다.
무선통신시스템의 무선단말기에서 VCO의 주파수가 높음으로 인해 록킹 노이즈의 발생을 방지하는 동시에 VCO의 주파수가 낮음으로 인해 록인타임의 지연을 방지할 수 있도록 한다. 이를위해 소정의 저주파신호를 받아 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생하는 제2전압 제어발진기와, 상기 제2 전압제어 발진기로부터 발생된 고주파 발진신호를 소정분주하여 출력하는 분주기와, 상기 수신된 중간주파신호와 상기 베이스신호를 검파하기 위한 고주파 발진주파수를 비교하여 위상차를 검파하는 제1 위상비교기와, 상기 제1 위상비교기로부터 검파된 위상차를 전압으로 변환하는 제2 저역통과필터와, 상기 저역통과필터로부터 변환된 전압에 대응하는 저주파신호를 발생하는 제1 전압제어 발진기와, 상기 제1 전압제어 발진기로부터 발생한 저주파신호와 상기 분주기로부터 분주된 저주파신호의 위상을 비교하여 그 차값을 출력하는 제2 위상비교기와, 상기 제2 위상비교기로부터 검출한 위상차값을 전압으로 변환하여 상기 제2 전압 제어발진기로 인가하는 제3 저역통과필터와, 수신된 중간주파신호와 상기 제2 전압제어 발진기로부터 출력된 고주파 발진주파수를 혼합하여 베이스신호를 검파하여 출력하는 믹서로 구성한다.
Description
본 발명은 무선통신 시스템에서 복조회로에 관한 것으로, 특히 더블 PLL(Phase Locked Loop:위상동기루프)의해 수신데이터를 복조하는 복조회로에 관한 것이다.
통상적으로 무선통신 시스템에서 무선단말기의 변조 및 복조회로는 온도 보상 전압제어발진기(VCO)를 기준주파수로 하는 일반적인 위상동기루프(Phase Locked Loop: 이하 PLL이라함)을 사용하고 있다. 이러한 PLL을 이용한 변복조장치가 본원출원인에 의해 출원한 1993년 특허출원 25984호에 개시되어 있다. 그런데 이와같은 일반적인 PLL을 이용한 변복조장치는 VCO의 주파수가 높으면 리플이 발생하고 록인(Lock in)이 되지 않을 수 있고, 또한 반대로 VCO의 주파수가 낮으면 록레인지(Lock range)길어지게 되어 록인타임이 지연되는 문제가 있었다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 무선통신시스템의 무선단말기에서 VCO의 주파수가 높음으로 인해 록킹 노이즈의 발생을 방지하는 동시에 VCO의 주파수가 낮음으로 인해 록인타임의 지연을 방지할 수 있는 복조회로를 제공함에 있다.
도 1은 본 발명의 실시예에 따른 더블 PLL을 이용한 복조회로도
상기 목적을 달성하기 위한 본 발명은, 소정의 저주파신호를 받아 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생하는 제2전압 제어발진기와, 상기 제2 전압제어 발진기로부터 발생된 고주파 발진신호를 소정분주하여 출력하는 분주기와, 상기 수신된 중간주파신호와 상기 베이스신호를 검파하기 위한 고주파 발진주파수를 비교하여 위상차를 검파하는 제1 위상비교기와, 상기 제1 위상비교기로부터 검파된 위상차를 전압으로 변환하는 제2 저역통과필터와, 상기 저역통과필터로부터 변환된 전압에 대응하는 저주파신호를 발생하는 제1 전압제어 발진기와, 상기 제1 전압제어 발진기로부터 발생한 저주파신호와 상기 분주기로부터 분주된 저주파신호의 위상을 비교하여 그 차값을 출력하는 제2 위상비교기와, 상기 제2 위상비교기로부터 검출한 위상차값을 전압으로 변환하여 상기 제2 전압 제어발진기로 인가하는 제3 저역통과필터와, 수신된 중간주파신호와 상기 제2 전압제어 발진기로부터 출력된 고주파 발진주파수를 혼합하여 베이스신호를 검파하여 출력하는 믹서로 구성함을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다. 하기 설명에서 구체적인 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시예에 따른 더블 PLL을 이용한 복조회로도이다.
믹서 10은 수신된 중간주파신호와 소정의 발진주파수를 혼합하여 베이스신호를 검파하여 출력한다. 제1 저역통과필터 12는 상기 믹서 10으로부터 검파된 베이스신호를 저역여파하여 출력한다. 버퍼 14는 상기 제1 저역통과필터 12로부터 저역여파된 신호를 버퍼링하여 출력한다. 제2전압 제어발진기 28은 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생한다. 분주기 30은 상기 제2 전압제어 발진기 28로부터 발생된 고주파 발진신호를 소정분주하여 출력한다. 위상비교기 16은 상기 수신된 중간주파신호와 상기 베이스신호를 검파하기 위한 고주파 발진주파수를 비교하여 위상차를 검파한다. 제2 저역통과필터 18은 상기 위상비교기 16으로부터 검파된 위상차를 전압으로 변환한다. 제1 전압제어 발진기 20은 상기 저역통과필터 18로부터 변환된 전압에 대응하는 수MHz의 저주파수를 발생한다. 제2 위상비교기 22는 상기 제1 전압제어 발진기 20으로부터 발생한 저주파수와 상기 분주기 30으로부터 분주된 주파수의 위상을 비교하여 그 차값을 출력한다. 제2 저역통과필터 24는 상기 제2 위상비교기 22로부터 검출한 위상차값을 전압으로 변환하여 가산기 26으로 인가한다. 상기 가산기 26은 상기 제2 저역통과필터 18과 상기 제3 저역통과필터 24로부터 출력된 전압을 가산하여 제2 전압 제어발진기 26으로 출력한다.
상술한 도 1을 참조하여 본 발명의 바람직한 실시예의 동작을 상세히 설명한다.
무선으로 수신되어 처리된 중간주파신호가 믹서 10와 위상비교기 16으로 인가된다. 이때 위상비교기 16은 제2 전압제어발진기 28로부터 발생된 고주파 신호와 상기 수신된 중간주파신호의 위상차를 비교하여 그 위상차값을 검파하여 제2 저역통과필터 18로 출력한다. 제2 저역통과필터 18은 상기 위상비교기 16으로부터 검파된 위상차를 전압으로 변환하여 제1 전압제어 발진기 20으로 인가한다. 제1 전압제어 발진기 20은 상기 저역통과필터 18로부터 변환된 전압에 대응하는 수MHz의 저주파신호 예를들어 10MHz의 신호를 발생하여 제2 위상 비교기 22로 인가한다. 제2 위상비교기 22는 상기 제1 전압제어 발진기 20으로부터 발생한 저주파수와 상기 분주기 30으로부터 분주된 주파수의 위상을 비교하여 그 차값을 출력한다. 제2 저역통과필터 24는 상기 제2 위상비교기 22로부터 검출한 위상차값을 전압으로 변환하여 가산기 26으로 인가한다. 상기 가산기 26은 상기 제2 저역통과필터 18과 상기 제3 저역통과필터 24로부터 출력된 전압을 가산하여 제2 전압 제어발진기 26으로 출력한다. 그러면 제2전압 제어발진기 28은 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생하여 믹서 10와 위상비교기 16으로 인가한다. 그리고 분주기 30은 상기 제2 전압제어 발진기 28로부터 발생된 고주파 발진신호를 소정 분주하여 저주파신호를 출력한다. 예를들어 상기 제2 전압제어 발진기 28에서 100MHz의 고주파수가 발생되어Td다면 분주기 30은 10분주하여 10MHz의 저주파수로 제2 위상비교기 22로 인가한다. 따라서 상술한 동작을 반복수행하여 수신된 중간주파신호와 상기 제2 전압 제어발진기 28로부터 발생한 고주파신호의 위상을 록킹시킨다. 이렇게 하여 믹서 10은 수신된 중간주파신호와 소정의 발진주파수를 혼합하여 베이스신호를 검파하여 출력한다. 제1 저역통과필터 12는 상기 믹서 10으로부터 검파된 베이스신호를 저역여파하여 출력한다. 버퍼 14는 상기 제1 저역통과필터 12로부터 저역여파된 신호를 버퍼링하여 출력한다. 이렇게 하여 수신된 중간주파신호가 원래의 신호로 복조된다.
이와같이 더블 PLL회로를 사용하므로 제2전압제어 발진기 28로부터 발생된 고주파수에 의해 록인타임이 빠를수 있으나 리플등에 의한 위상잡음이 상대적으로 약화되도록 하여 위상잡음을 보상한다. 그리고 제2 저역통과필터 18에 의한 에러전압으로 제1 전압제어 발진기 28의 고주파수를 조정하게 되어 고주파수의 장점인 빠른 응답특성을 이용하고, 다음에 제2 전압제어 발진기 28의 주파수를 제1 전압제어 발진기 20의 주파수와 같은 주파수로 분할 시켜 위상차를 비교하게 된다. 이렇게 하여 결정되는 에러전압이 제2 전압제어 발진기 28를 조정하게 하여 고주파수에서의 장점인 빠른 응답과 저주파수에서의 장점인 적은 위상 잡음 특성 및 정확한 록인을 할 수 있게된다.
상술한 바와 같이 본 발명은, 무선통신 시스템의 무선단말기에서 더블 PLL을 이용하여 발진주파수를 발생한 후 그 발진주파수를 이용하여 수신신호를 복조하므로, 고주파수의 빠른 응답특성과 저주파수에서의 위상잡음 특성에 의해 정확한 록인을 할 수 있는 이점이 있다.
Claims (4)
- 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로에 있어서,소정의 저주파신호를 받아 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생하는 제2전압 제어발진기와,상기 제2 전압제어 발진기로부터 발생된 고주파 발진신호를 소정분주하여 출력하는 분주기와,상기 수신된 중간주파신호와 상기 베이스신호를 검파하기 위한 고주파 발진주파수를 비교하여 위상차를 검파하는 제1 위상비교기와,상기 제1 위상비교기로부터 검파된 위상차를 전압으로 변환하는 제2 저역통과필터와,상기 저역통과필터로부터 변환된 전압에 대응하는 저주파신호를 발생하는 제1 전압제어 발진기와,상기 제1 전압제어 발진기로부터 발생한 저주파신호와 상기 분주기로부터 분주된 저주파신호의 위상을 비교하여 그 차값을 출력하는 제2 위상비교기와,상기 제2 위상비교기로부터 검출한 위상차값을 전압으로 변환하여 상기 제2 전압 제어발진기로 인가하는 제3 저역통과필터와,수신된 중간주파신호와 상기 제2 전압제어 발진기로부터 출력된 고주파 발진주파수를 혼합하여 베이스신호를 검파하여 출력하는 믹서로 구성함을 특징으로 하는 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로.
- 제1항에 있어서,상기 제1 전압제어 발진기는, 리플에 의한 위상잡음 특성을 보상함을 특징으로 하는 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로.
- 제1항에 있어서,상기 제2 전압제어 발진기는, 록인을 하기 위해 빠른 응답 특성을 갖도록 하는 것을 특징으로 하는 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로.
- 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로에 있어서,소정의 저주파신호를 받아 베이스신호를 검파하는데 필요한 고주파 발진신호를 발생하는 제2전압 제어발진기와,상기 제2 전압제어 발진기로부터 발생된 고주파 발진신호를 소정분주하여 출력하는 분주기와,상기 수신된 중간주파신호와 상기 베이스신호를 검파하기 위한 고주파 발진주파수를 비교하여 위상차를 검파하는 제1 위상비교기와,상기 제1 위상비교기로부터 검파된 위상차를 전압으로 변환하는 제2 저역통과필터와,상기 저역통과필터로부터 변환된 전압에 대응하는 저주파신호를 발생하는 제1 전압제어 발진기와,상기 제1 전압제어 발진기로부터 발생한 저주파신호와 상기 분주기로부터 분주된 저주파신호의 위상을 비교하여 그 차값을 출력하는 제2 위상비교기와,상기 제2 위상비교기로부터 검출한 위상차값을 전압으로 변환하여 상기 제2 전압 제어발진기로 인가하는 제3 저역통과필터와,상기 제2 저역통과필터와 상기 제3 저역통과필터로부터 출력된 전압을 가산하여 제2 전압 제어발진기로 출력하는 가산기와,수신된 중간주파신호와 상기 제2 전압제어 발진기로부터 출력된 고주파 발진주파수를 혼합하여 베이스신호를 검파하여 출력하는 믹서로 구성함을 특징으로 하는 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033009A KR100268229B1 (ko) | 1998-08-14 | 1998-08-14 | 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033009A KR100268229B1 (ko) | 1998-08-14 | 1998-08-14 | 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000013887A KR20000013887A (ko) | 2000-03-06 |
| KR100268229B1 true KR100268229B1 (ko) | 2000-10-16 |
Family
ID=19547229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033009A KR100268229B1 (ko) | 1998-08-14 | 1998-08-14 | 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268229B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4365814B2 (ja) * | 2005-09-26 | 2009-11-18 | 株式会社東芝 | 受信機および無線通信装置 |
-
1998
- 1998-08-14 KR KR1019980033009A patent/KR100268229B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000013887A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8315559B2 (en) | Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal | |
| US20090011725A1 (en) | Radio receiver and radio transmitter | |
| EP1039640B1 (en) | PLL circuit | |
| JP2002204161A (ja) | 掃引周波数システム及び固定周波数システムのための、広トラッキングレンジ、自動トラッキング、低ジッタを有する位相ロックループ | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| US20020158621A1 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
| IE894026L (en) | Digital automatic frequency control on pure sine waves | |
| US5949281A (en) | Self aligning PLL demodulator | |
| KR100268229B1 (ko) | 무선통신 시스템에서 더블 위상동기루프에 의한 복조회로 | |
| US6965660B2 (en) | Digital phase-locked loop | |
| US6008699A (en) | Digital receiver locking device | |
| KR0121388Y1 (ko) | 위성방송 수신기의 반송파 복구장치 | |
| US5881111A (en) | Frequency sweep circuit | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
| Gustrau et al. | VCO linearisation by frequency feedback | |
| KR100557156B1 (ko) | 고속 락 위상동기루프 주파수 합성장치 및 방법 | |
| JP2924666B2 (ja) | 移動局のロック状態検出回路 | |
| EP1229655B1 (en) | Phase locked loop apparatus | |
| JP3047858B2 (ja) | ダイバーシティ受信機 | |
| JPS6089155A (ja) | 位相同期方式 | |
| FI88569C (fi) | Faslaost slinga foer generering av referensbaervaogen foer en koherent detektor | |
| CA2283316C (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| JPH0635549Y2 (ja) | 位相同期受信機 | |
| JPH0715482A (ja) | 自動周波数制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080604 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |