KR100266837B1 - 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 - Google Patents

진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100266837B1
KR100266837B1 KR1019920001148A KR920001148A KR100266837B1 KR 100266837 B1 KR100266837 B1 KR 100266837B1 KR 1019920001148 A KR1019920001148 A KR 1019920001148A KR 920001148 A KR920001148 A KR 920001148A KR 100266837 B1 KR100266837 B1 KR 100266837B1
Authority
KR
South Korea
Prior art keywords
emitter
collector
electrode
substrate
mask
Prior art date
Application number
KR1019920001148A
Other languages
English (en)
Other versions
KR920015621A (ko
Inventor
우가진류이찌
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2694491A external-priority patent/JPH04253139A/ja
Priority claimed from JP11543191A external-priority patent/JP3042011B2/ja
Priority claimed from JP3115432A external-priority patent/JPH04322032A/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920015621A publication Critical patent/KR920015621A/ko
Application granted granted Critical
Publication of KR100266837B1 publication Critical patent/KR100266837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 고속으로 동작할 수 있고, 높은 상호콘덕턴스를 갖는 진공 마이크로일렉트로닉 트랜지스터에 관한 것이다. 본 발명의 진공 마이크로일렉트로닉 트랜지스터는 전자를 방출하는 이미터, 이 이미터로부터 전자를 받는 콜렉터, 및 이미터로부터 콜렉터로의 전자의 도달을 제어하는 1쌍의 게이트 전극으로 구성된다. 이미터와 콜렉터는 이미터로부터 방출된 전자가 콜렉터에 진공으로 직진하도록 기판 상에 캡슐화 상태로 배치되는 한편, 게이트 전극은 이미터로부터 콜렉터로의 전자의 경로 근방에서 그 경로에 교차하여 위치한다. 또한, 본 발명에 의하여 이와 같은 진공 마이크로일렉트로닉 트랜지스터의 제조 방법도 개시되어 있다.

Description

진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법
본 발명은 전자가 진공으로 이동하는 진공 마이크로일렉트로닉 트랜지스터 및 그 제조 방법에 관한 것이다.
전극이 반도체로 연장되는 반도체 장치에서 전자의 이동성에 대한 상한치에 의해 고속 동작이 제한된다. 최근에는 전자가 진공으로 이동하는 진공 마이크로일렉트로닉스가 주목되고 있고, 이에 대한 연구가 계속되고 있다.
도 1에 도시된 트랜지스터는 진공 마이크로일렉트로닉 트랜지스터로서 알려져 있는 바, 이 도 1을 참조하면, 도시된 트랜지스터는 도전성 실리콘(Si) 기판(1), 이 실리콘 기판(1) 상에 형성된 원추형 이미터(2) 및 이 이미터(2) 주위의 실리콘 기판(1) 상에 형성된 절연막(3)을 포함하여 구성되고, 상기 절연막(3) 상에는 게이트 전극(또는 베이스)(4)과 콜렉터(또는 애노드)(5)가 형성된다.
이 도 1의 트랜지스터는 게이트 전극(4)에 의해 콜렉터(5)로의 전자의 도달이 제어되는 상태에서 전자(e-)가 이미터(2)로부터 방출되어 콜렉터(5)에 진공으로 이동하는 트랜지스터 동작을 수행한다.
도 1에 도시된 트랜지스터에서는 이미터(3)로부터 방출된 전자가 콜렉터(5)에 도달되도록 하기 위해서는 전자의 이동 방향이 도 1에 화살표로 표시된 바와 같이 큰 범위로 변화되어야만 하므로 전자가 초고속으로 가속될 수 없고, 그에 따라 트랜지스터의 고속 동작이 충분하게 달성될 수 없다는 문제점이 있다.
본 발명의 목적은 고속으로 동작할 수 있으면서 높은 상호콘덕턴스를 갖는 진공 마이크로일렉트로닉 트랜지스터를 제공하기 위한 것이다.
본 발명의 다른 목적은 고속으로 동작할 수 있으면서 이미터와 콜렉터 사이에서 높은 전류 유동을 확보하면서 기판 상에서의 점유 면적을 축소할 수 있는 진공 마이크로일렉트로닉 트랜지스터를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 높은 상호콘덕턴스를 가지고 고속으로 동작할 수 있으면서, 이미터와 콜렉터 사이에서 높은 전류 유동을 확보하면서 이미터로부터 전자의 방출을 일으키는데 필요한 이미터와 콜렉터 사이의 전위차를 저감시킬 수 있는 진공 마이크로일렉트로닉 트랜지스터를 제공하기 위한 것이다.
본 발명의 다른 목적은 전극 사이의 용량이 감소되고 고주파 특성이 양호한 진공 마이크로일렉트로닉 트랜지스터의 제조 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 전극이 상호 극히 미소한 간격으로 이격된 트랜지스터를 제조하는데 적합한 진공 마이크로일렉트로닉 트랜지스터의 제조 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위해, 본 발명의 양태에 따르면 기판; 이 기판 상에 형성되어 전자를 방출하는 이미터; 이 이미터와 대향 이격된 관계로 상기 기판 상에 형성되어 상기 이미터로부터 전자를 받는 콜렉터; 및 상기 이미터 및 콜렉터와 이격된 관계로 상기 기판 상에 형성되어 상기 이미터로부터 상기 콜렉터로의 전자의 도달을 제어하는 게이트 전극을 포함하며, 상기 이미터는 기판의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 연장되는 선형 단부를 구비하며, 상기 콜렉터는 상기 기판의 평면과의 수직선에 대해 상기 이미터의 선형 단부의 각도와 동일한 각도로 연장되는 선형 단부를 구비하는 진공 마이크로일렉트로닉 트랜지스터가 제공된다.
이 진공 마이크로일렉트로닉 트랜지스터는 고속 동작이 가능하면서 이미터로부터 콜렉터로 비교적 높은 전류가 흐를 수 있고, 이미터로부터 방출된 전자가 비교적 미소 간격을 통해 직선적으로 콜렉터로 이동할 수 있음에 따라 기판 상에서 비교적 미소 면적을 점유하게 되는 이점이 있다.
상기 진공 마이크로일렉트로닉 트랜지스터는 절연 기판 상에 도전층을 형성하고, 형성할 트랜지스터의 이미터, 콜렉터 및 게이트 전극과 동일한 형상으로 상기 도전층 상에 마스크를 형성하고, 상기 마스크를 이용하여 상기 절연 기판이 노출될 때까지 도전층의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 도전층을 경사지게 식각함으로써, 도전층 내에 홈을 형성하여 도전층을 이미터, 콜렉터 및 게이트 전극으로 분리하고, 상기 마스크를 식각에 의해 제거하는 단계로 구성된 방법에 의하여 제조된다.
본 발명의 다른 양태에 따르면 기판, 이 기판 상에 형성되어 전자를 방출하는 이미터, 상기 기판 상에 형성되어 상기 이미터와 대향하는 위치 관계에서 상기 이미터로부터 전자를 받는 콜렉터, 및 상기 기판 상에 형성되어 상기 이미터로부터 상기 콜렉터에 도달하는 전자를 제어하는 위치 관게에 있는 한 쌍의 게이트 전극을 포함하는 진공 마이크로일렉트로닉 트랜지스터에 있어서, 상기 이미터, 콜렉터 및 게이트 전극이 X 형상의 홈에 의해 분리되고, 상기 이미터의 선단은 3차원적으로 돌출한 복수의 돌출부를 가지며, 상기 콜렉터의 선단은 선상이며, 상기 게이트 전극은 상기 이미터와 콜렉터를 서로 연결하는 직선에 근접하여 형성되어 있는 진공 마이크로일렉트로닉 트랜지스터가 제공된다.
상기 진공 마이크로일렉트로닉스 트랜지스터는 고속 동작이 가능하면서, 높은 상호콘덕턴스를 가지며 상기 이미터로부터 콜렉터로 비교적 높은 전류가 흐르고, 이미터로부터 방출된 전자가 비교적 미소한 간격을 통해 직선적으로 콜렉터로 이동함에 따라 이미터로부터의 전자의 방출을 일으키기 위해 상기 이미터와 콜렉터 사이의 비교적 작은 전위차만이 필요하게 되는 것에 이점이 있다.
상기 진공 마이크로일렉트로닉 트랜지스터는 반절연 GaAs 기판에 에피택셜 성장에 의해 n형 GaAs층을 형성하고, 형성할 트랜지스터의 콜렉터와 동일한 형상의 개구부를 갖춘 마스크를 n형 GaAs층 상에 형성하고, 마스크를 이용하여 GaAs 기판이 노출될 때까지 n형 GaAs층의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 n형 GaAs층과 GaAs 기판을 경사지게 식각함으로써, n형 GaAs층에 제1 홈을 형성하고, 마스크를 식각에 의해 제거하고, 제1 홈을 적절한 물질로 충전하고, 형성할 트랜지스터와 이미터와 동일 형상의 개구부를 갖춘 제2 마스크를 n형 GaAs층과 이 n형 GaAs층의 제1 홈 내의 물질 상에 형성하고, 제2 마스크를 이용하여 GaAs 기판이 노출될 때까지 n형 GaAs층의 평면과의 수직선에 대해 동일한 각도이면서 반대 방향으로 n형 GaAs층과 GaAs 기판을 경사지게 식각하여, n형 GaAs층과 상기 제1 홈 내의 물질에 제2 홈을 형성함으로써, 상기 제1 및 제2 홈의 단면이 X 형상으로 되도록 상호 교차시키고, 제2 마스크를 식각에 의해 제거하는 단계로 구성된 방법에 의해 제조된다.
본 발명의 또 다른 양태에 따르면, 이미터 전극으로부터 방출된 전자가 콜렉터 전극으로 진공으로 이동하는 한편, 상기 콜렉터 전극으로의 전자의 도달을 1쌍의 베이스 전극에 의해 제어하고, 상기 이미터, 콜렉터 및 베이스 전극이 상호 대향 관계로 형성된 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에 있어서, 기판 상에 전극 재료층을 형성하는 단계; 전극 재료층 상에 마스크를 형성하는 단계; 마스크를 이용하여 전극 재료층을 식각해서 전극 재료층 내에 상호 교차되도록 1쌍의 홈을 형성함으로써, 전극 재료층을 전극 재료부로 분리하여 이미터, 콜렉터 및 베이스 전극을 형성하는 단계; 각 전극 재료부의 일단부에 금속막을 성장시키는 단계; 및 금속막을 마스크로 이용하여 전극 재료부를 식각하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법이 제공된다.
이러한 제조 방법에 의하면, 전극을 형성하기 위한 전극 재료부의 단부에 금속막이 성장되고, 이어 상기 전극 재료부는 금속막을 마스크로 사용하여 식각된다. 따라서, 대향하는 전극 사이의 간격이 좁게 유지되는 반면 인접한 전극 사이의 간격이 상기 단부 이외의 부분에서 증대될 수 있다. 그러므로 인접한 전극 사이의 가능한 정전용량이 감소될 수 있다. 따라서, 이와 같이 제조된 트랜지스터의 고주파 특성이 충분히 향상된다.
본 발명의 또 다른 양태에 따르면, 이미터 전극으로부터 방출된 전자가 콜렉터 전극으로 진공으로 이동하는 한편, 상기 콜렉터 전극으로의 전자의 도달을 베이스 전극에 의해 제어하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에 있어서, 전극 재료층의 표면 상에 단차를 형성하는 단계; 전극 재료층의 표면과 평행으로 연장되는 단차 표면을 포함하는 전극 재료층의 표면 상에 마스크를 형성하는 단계; 마스크를 이용하여 전극 재료층의 표면과 경사진 복수 방향으로 상기 전극 재료층을 식각해서 상호 교차하는 홈을 형성함으로써, 전극 재료층을 분리하여 이미터, 콜렉터 및 베이스 전극을 형성하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법이 제공된다.
이러한 제조 방법에 따르면, 전극 재료층의 표면에 형성된 단차의 복수 방향에서 경사 식각을 수행함으로써 이미터와 콜렉터 및 베이스 전극이 상호 분리된다. 따라서, 각 인접한 전극 사이의 간격이 단차를 형성함과 더불어 레지스트 패턴에 의해 영향을 받지 않는 미소 간격으로 될 수 있다. 그 결과, 트랜지스터는 저소비 전력 및 낮은 열 발생과 더불어 저전위차를 가지고 고속으로 동작할 수 있으면서 높은 상호콘덕턴스를 가질 수 있다.
본 발명의 또 다른 양태에 따르면, 전자를 방출하는 이미터; 상기 이미터와 이격되어 이 이미터로부터 방출된 전자를 받는 애노드; 및 상기 이미터로부터 방출된 전자와 애노드로의 도달을 제어하는 게이트 전극을 포함하며, 상기 이미터와 애노드는 반도체의 상호 대향하는 1쌍의 돌출부로서 형성되고, 상기 게이트 전극은 상기 이미터와 애노드를 상호 연결하는 직선 근방에 형성되며, 다른 게이트 전극을 추가로 포함하되, 2개의 게이트 전극이 상기 이미터로부터 상기 콜렉터로의 전자의 경로 근방에서 그 경로에 교차하여 배치되며, 상기 각 이미터와 콜렉터는 상기 이미터로부터 상기 애노드로의 전자의 경로와 수직으로 연장되는 선형 단부를 구비하되, 상기 이미터의 선형 단부는 기판의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 연장되며, 상기 콜렉터의 선형 단부는 상기 기판의 평면과의 수직선에 대해 상기 이미터의 선형 단부의 각도와 동일한 각도로 연장되는 반도체 장치가 제공된다.
이 반도체 장치에 따르면, 이미터와 애노드가 반도체의 상호 대향하는 1쌍의 돌출부로서 형성되는 한편 게이트 전극이 상기 이미터와 애노드를 상호 연결하는 직선 부근에 형성되므로 그 반도체 장치가 고속으로 동작할 수 있으면서 높은 상호 콘덕턴스를 갖는다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 동일 부분 또는 소자가 동일한 참조부호로 도시된 첨부 도면을 참조하여 이루어지는 이하의 설명 및 특허청구의 범위로부터 명백해질 것이다.
제1도는 종래의 진공 마이크로일렉트로닉 트랜지스터의 일례를 나타내는 단면도.
제2도는 본 발명의 바람직한 제1 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터를 나타내는 개략 사시도.
제3도는 본 발명의 바람직한 제2 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터를 나타내는 개략 사시도.
제4도는 제3도의 Ⅳ-Ⅳ선을 따라 절개되는 단면도.
제5도는 제3도의 Ⅴ-Ⅴ선을 따라 절개되는 단면도.
제6도 및 제7도는 제3도에 도시된 진공 마이크로일렉트로닉 트랜지스터 제조 방법의 각 단계를 나타내는 개략 사시도.
제8도는 본 발명의 바람직한 제3 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터를 나타내는 개략 사시도.
제9도는 제8도의 Ⅸ-Ⅸ선을 따라 절개되는 단면도.
제10도는 제8도의 Ⅹ-Ⅹ선을 따라 절개되는 단면도.
제11도 내지 제 12도는 제8도에 도시된 진공 마이크로일렉트로닉 트랜지스터 제조 방법의 각 단계를 나타내는 개략 사시도.
제12도는 본 발명의 바람직한 제4 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터 제조 방법에서 X 형상 홈의 형성 후의 전극을 나타내는 개략 사시도.
제13도는 금속막의 형성 후에 제12도의 전극을 나타내는 유사한 도면.
제14도는 식각 후 제13도의 전극을 나타낸 유사한 도면.
제15도는 본 발명의 바람직한 제5 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터를 나타내는 개략 사시도.
제16도는 제15도의 진공 마이크로일렉트로닉 트랜지스터의 개략 평면도.
제17도는 제16도의 ⅩⅦ-ⅩⅦ선을 따라 절개되는 단면도.
제18도는 제16도의 ⅩⅧ-ⅩⅧ선을 따라 절개되는 단면도.
제19도는 제16도의 ⅩⅨ-ⅩⅨ선을 따라 절개되는 단면도.
제20도는 제16도의 ⅩⅩ-ⅩⅩ선을 따라 절개되는 단면도.
제21도는 제16도의 ⅩⅩⅠ-ⅩⅩⅠ선을 따라 절개되는 단면도.
제22도는 제16도의 ⅩⅩⅡ-ⅩⅩⅡ선을 따라 절개되는 단면도.
제23도는 제16도의 ⅩⅩⅢ-ⅩⅩⅢ선을 따라 절개되는 단면도.
제24도는 제16도의 ⅩⅩⅣ-ⅩⅩⅣ선을 따라 절개되는 단면도.
제25도는 제16도의 ⅩⅩⅤ-ⅩⅩⅤ선을 따라 절개되는 단면도.
제26도는 제15도의 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에서 텅스텐 기판 상에 레지스트층의 형성 단계를 나타내는 개략 단면도.
제27도는 제26도의 ⅩⅩⅦ-ⅩⅩⅦ선을 따라 절개되는 단면도.
제28도는 제15도의 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에서 다른 레지스트층 형성의 후속 단계를 나타내는 개략 사시도.
제29도는 제28도의 ⅩⅩⅨ-ⅩⅩⅨ선을 따라 절개되는 단면도.
제30도는 제28도의 ⅩⅩⅩ-ⅩⅩⅩ선을 따라 절개되는 단면도.
제31도는 제15도의 진공 마이크로일렉트로닉 트랜지스터 제조 방법에서 레지스트층을 제거한 다음 알루미늄막의 형성 후에 텅스텐 기판을 나타내는 개략도.
제32도는 제31도에 도시된 텅스텐 기판의 제1 식각을 나타내는 개략도.
제33도는 제32도에 도시된 텅스텐 기판의 제2 식각을 나타내는 개략도.
제34도는 제33도에 도시된 텅스텐기판의 4 모서리의 식각을 나타내는 개략 상면도.
제35도는 제15도에 도시된 진공 마이크로일렉트로닉 트랜지스터가 3차원 구조로 결합된 구성의 부분 개략 사시도.
＜도면의 주요부분에 대한 부호의 설명＞
11 : 반절연 GaAs기판 12 : n형 GaAs층
13 : 애노드 14 : 이미터
15 : 게이트 전극 21 : 절연 기판
22 : 이미터 23 : 콜렉터
24 : 게이트 전극 26 : 마스크
31 : 텅스텐층 32, 33 : 홈
34 : 이미터 전극 35 : 콜렉터 전극
36 : 베이스 전극 41 : 텅스텐층
42 : 이미터 전극 43 : 베이스 전극
44 : 콜렉터 전극 50 : 텅스텐층
51, 55 : 레지스트층 57 : 알루미늄막
60 : 홈 62 : 이미터 전극
63 : 베이스전극 64 : 콜렉터 전극
71 : 텅스텐층 70 : 트랜지스터 장치
72 : 절연막 74 : 도전층
131 : 반절연 GaAs 기판 132 : n형 GaAs층
133 : 이미터 134 : 콜렉터
135 : 게이트 전극 136 : 개구부
139 : 마스크
이하, 본 발명의 실시예에 대하여, 첨부 도면을 참조하여 상세히 설명한다.
먼저, 도 2를 참조하면, 본 발명의 바람직한 제1 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터가 도시되어 있는 바, 도 2에 도시된 트랜지스터는 반절연 GaAs 기판(11)과 이 반절연 GaAs 기판(11) 상에 형성된 n형 GaAs층(12)을 포함하여 구성되고, 상기 반절연 GaAs 기판(11)과 n형 GaAs층(12)에는 상기 반절연 GaAs 기판(11)의 표면에 대해 소정의 각도(θ, -θ)만큼 경사진 관계로 상호 교차하여 단면에 나타낸 바와 같이 X 형상을 나타내도록 1쌍의 홈(13a, 13b)이 형성된다. 여기서, 각 홈(13a, 13b)은 그 깊이 방향과 수직인 평면에서 채널 형상 단면을 갖는다. 상기 홈(13a, 13b)의 교차점의 양측 상에 상기 n형 GaAs층(12)의 3각형 단면의 대향하는 1쌍의 돌출부 상에는 이미터(14)와 애노드(13)가 형성되고, 이 이미터(14)와 애노드(13)는 선형 단부를 가지고 있다.
상기 트랜지스터는 n형 GaAs층으로 형성되어 그 중간부가 트랜지스터의 다른 소자와 분리되도록 도시되지 않은 지지 소자(또는 소자들)에 의해 그 일단 또는 양단이 지지되는 게이트 전극(15)을 더 포함하게 되는데, 여기서 게이트 전극(15)은 상기 이미터(14)와 애노드(13)를 연결하는 직선의 상하에 2개 설치된다.
상기 이미터(14)와 애노드(13) 사이의 간격을 I1로 표시하면, 상기 이미터(14)로부터 애노드(13)로의 전자 경로와 게이트 전극(15) 사이의 간격은 (I1/2)tanθ로 주어진다. 여기서, 상기 간격(I1)이 5000 Å인 경우 각(θ)이 20°이면 상기 전자의 경로와 게이트 전극(15) 사이의 간격은 (I1/2)tanθ=1000 Å으로 될 수 있다.
이러한 진공 마이크로일렉트로닉 트랜지스터에 따르면, 이미터(4)의 단부가 수평 방향으로 연장된 선형이므로 이미터가 뾰족한 윤곽을 가지는 대체 트랜지스터에 비해 이미터(14)와 애노드(13) 사이의 전류가 증가될 수 있다. 또, 상기 이미터(14)와 애노드(13) 사이의 간격이 단축될 수 있으므로 상기 이미터(14)와 애노드(13) 사이의 필요한 전위차가 감소될 수 있고, 상기 게이트 전극(15)은 상기 이미터(14)로부터 애노드(13)로의 전자 경로 근방의 상하에 형성되므로 게이트 전극(15)에 의한 변조 효율이 높고, 그에 따라 높은 상호콘덕턴스(gm)가 확보될 수 있다.
상기 게이트 전극(15)은 상기한 바와 같이 이미터(14)로부터 애노드(13)로의 전자 경로 근방의 상하에 형성되므로 상기 이미터(14)로부터 애노드(13)로의 전자의 도달이 상기 게이트 전극(15)의 전위를 부(負)로 설정함으로써 신속하게 제한될 수 있다.
도 3 내지 도 5를 참조하면, 본 발명의 바람직한 제2 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터가 도시되어 있다. 도시된 트랜지스터는 절연 기판(21) 상에 상호 대향 관계로 형성된 이미터(22)와 콜렉터(23)를 포함하여 구성되고, 상기 이미터(22)와 콜렉터(23) 사이의 절연 기판(21) 상에는 1쌍의 게이트 전극(24)이 상기 이미터(22)로부터 콜렉터(23)로의 전자 경로를 통해 상호 대향 관계로 형성된다.
상기 이미터(22)와 콜렉터(23)는 상기한 바와 같이 상호 대향 관계로 형성되므로, 상기 이미터(22)로부터 콜렉터(23)로의 전자 경로가 그 이미터(22)와 콜렉터(23)사이에서 선형적으로 연장되고, 그에 따라 전자는 이미터(22)로부터 콜렉터(23)로 탄도식으로 이동할 수 있다. 따라서, 트랜지스터의 고속 동작이 달성될 수 있다.
본 실시예의 트랜지스터에 있어서, 이미터(22)와 콜렉터(23)의 대향면 상에는 각기 예를 들어 프리즘 형상을 갖는 1상의 돌출부 또는 리브(rib)(22a, 23a)가 각각 형성된다. 여기서, 각 돌출부(22a, 23a)는 절연 기판(21)의 평면과의 수직선에 대해 각도 θ(0°≤θ＜ 90°)를 이루는 직선을 나타낸다. 이 경우에 상기 이미터(22)와 콜렉터(23)의 두께가 a로 표시되는 경우 이미터(22)와 콜렉터(23)의 각 돌출부(22a, 23a)의 선형 단부 길이(L)는 L=a/cosθ(≥ a)로 주어진다. 따라서, 각도(θ)가 증가되면, 각 돌출부(22a, 23a)의 선형 단부의 길이(L)가 증가된다. 예를 들어 두께(a)가 1 ㎛인 경우 각도(θ)가 60°이면 길이(L)는 2 ㎛이다.
상기 이미터(22)의 단부는 상기한 바와 같이 선형 형상을 가지므로 상기 이미터(22)로부터 방출된 전류가 증가되고, 그에 따라 상기 이미터(22)로부터 콜렉터(23)로 흐르는 전류가 증가된다. 또, 상기 이미터(22)의 선형 단부는 상기 기판(21)의 평면과의 수직선에 대해 각도(θ)를 이루므로 상기 기판(21)의 평면 상에서 이미터(22)의 선형 단부의 길이는 L·sinθ(＜L)로 주어지고, 그에 따라 길이는 도 2에 도시된 트랜지스터에 비해 sinθ배만큼 감소된다. 그러므로, 트랜지스터의 치수가 그 만큼 감소될 수 있고, 그에 따라 기판(21)의 표면 상에서 점유하는 면적이 그 만큼 감소될 수 있다.
상기 게이트 전극(24)의 대향하는 선형 단부는 이미터(22)와 콜렉터(23)의 돌출부(22a, 23a)의 선형 단부와 마찬가지로 기판(21)의 평면과의 수직선에 대해 동일한 각도(θ)를 이루게 된다(도 5 참조).
이 트랜지스터는 다음과 같이 동작하는 바, 특히 이미터(22)와 콜렉터(23) 사이에는 콜렉터(23)가 고전위로 될 수 있도록 전압이 공급되고, 이에 따라 상기 이미터(22)의 돌출부(22a)의 선형 단부로부터 전계 방출에 의해 전자가 방출되는데, 이러한 방식으로 이미터(22)로부터 선형 분사로 방출된 전자는 콜렉터(23)를 향해 탄도식으로 이동하여 그 콜렉터(23)에 의해 수취된다(도 4 참조). 이어, 상기 트랜지스터의 동작은 게이트 전극(24)에 의해 콜렉터(23)로의 전자의 도착을 제어함으로써 달성된다.
상기한 트랜지스터는 이하의 방법으로 제조된다.
먼저, 도 6에 도시된 절연 기판(21) 상에 도전성 재료층(25)이 형성되는데, 이 재료층(25)은 도전성이 높고 예를 들어 반응성 이온식각(RIE) 방법에 의해 식각될 수 있은 재료로 형성된다. 특히 이 재료층(25)에 대해서는 예를 들어 텅스텐(W)이나 몰리브덴(Mo)과 같은 금속 또는 다결정 실리콘(Si)이나 GaAs와 같은 반도체가 채용될 수 있다. 한편, 바람직하게 상기 절연 기판(21)에 대해서는 상기 재료층(25)의 식각 시에 식각되지 않는 재료가 사용된다. 여기서, 상기 절연 기판(21)은 절연 재료만으로 형성될 수 있거나 예를 들어 도전성 기판 상에 형성된 절연막으로 형성될 수 있음에 유의해야 한다.
이어, 상기 재료층(25) 상에는 노광 및 식각에 의해 형성하려는 이미터, 콜렉터 및 게이트 전극과 동일 형상의 마스크(26)가 형성되는데, 이 마스크(26)는 예를 들어 알루미늄(Al)으로 형성된다.
이어, 상기 마스크(26)를 사용하여 상기 절연 기판(21)이 노출될 때까지 예를 들어 RIE법에 의해 상기 재료층(25)을 식각하는데, 이 경우 그 식각은 도 6에 도시된 바와 같은 좌표계를 취하는 경우 y-z 평면에서 z축에 대해 각도(θ)를 이루는 화살표로 표시된 방향으로 수행된다. 이에 따라 상기 절연 기판(51)은 상기 기판(21)의 평면과의 수직선과 식각 방향이 각도(θ)를 이루도록 식각 시에 경사지게 유지된다.
이와 같이 RIE법에 의한 식각을 수행함으로써 상기 재료층(25)은 마스크(26)와 동일한 형상으로 도 7에 도시된 바와 같이 기판(21)의 평면과의 수직선에 대해 각도(θ)를 이루는 방향에서 식각된다.
이어, 상기 마스크(26)가 식각 제거되고, 이전의 식각에 의해 그 재료층(25)내에 형성된 홈이 상기 재료층(25)과 절연 기판(21)에 대해 선택적으로 식각될 수 있는 적절한 재료(도시되지 않음)로 충전된다.
계속해서, 상기 재료층(25)과 그 재료층(25)에 형성된 홈의 재료 상에는 형성하려는 이미터 및 콜렉터와 동일한 소정 형상의 마스크(도시되지 않음)가 형성되고, 이어 상기 마스크를 사용하여 상기 재료층(25)과 그 재료층(25) 내에 형성된 홈 내의 재료는 절연 기판이 노출될 때까지 예를 들어 RIE법에 의해 상기 기판(21)의 평면에 대해 수직 방향으로 식각된다. 이에 따라 도 3에 도시된 형상을 갖는 이미터(22)와 콜렉터(23)가 형성되고, 이후 식각에 사용된 마스크가 별도의 식각에 의해 제거된다.
이와 같이 하여 도 3과 도 4 및 도 5에 도시된 목적하는 트랜지스터가 완성된다.
따라서, 본 실시예에 의하면, 트랜지스터가 고속으로 동작하는 한편 이미터(22)와 콜렉터(23)사이에서 고전류가 흐를 수 있다는 이점을 유지한 채 상기 이미터(22)와 콜렉터(23)의 돌출부(22a, 23a)의 선형 단부가 절연 기판(21)의 평면과의 수직선에 대해 각도(8)을 이루므로 절연 기판(21)의 표면 상에서 트랜지스터에 의한 점유 면적이 감소될 수 있다. 따라서, 상기한 실시예의 구성을 갖춘 다수의 트랜지스터가 동일 기판 상에 실장되는 경우에도 고실장 밀도가 확보될 수 있다.
또, 도 2에 도시된 트랜지스터에서는 그 기본 구조를 형성하기 위해 2회의 건식 식각 동작이 필요하지만 본 실시예의 트랜지스터는 그 기본 구조를 형성하는데 단지 1회의 식각 동작이 필요하고, 그에 따라 본 실시예의 트랜지스터의 제조 공정이 그 만큼 용이해지게 된다.
또, 본 실시예의 트랜지스터는 다음의 점에서 이점이 있다. 특히 상기 대향하는 게이트 전극(24) 사이의 간격은 마스크(26)의 개구폭(b)(도 6 참조)에 의존하는 바, 그 게이트 전극(24) 사이의 간격이 c(도 5 참조)로 표시되는 경우 그 간격(c)은 c=b·cosθ(＜b)로 주어진다. 따라서, 상기 게이트 전극(24) 사이의 간격(c)은 마스크(26)의 개구폭(b)의 cosθ배만큼 감소될 수 있다. 여기서, 상기 개구폭(b)이 예를 들어, 5,000Å으로 설정되면, 각도(θ)는 예를 들어, 30°인 경우, 상기 이미터(22)로부터 콜렉터(23)로의 전자 경로와 게이트 전극(24) 사이의 간격이 c/2 =b·cosθ/2=2,000Å으로 감소될 수 있다.
특히, 상기 게이트 전극(24)은 상기 이미터(22)로부터 콜렉터(23)로의 전자 경로의 대향측 및 근방에 형성되므로 게이트 전극(24)에 의한 고변조 효율이 확보되고, 그에 따라 높은 상호콘덕턴스(gm)가 확보될 수 있다.
또, 상기 게이트 전극(24)은 상기한 바와 같이 이미터(22)로부터 콜렉터(23)로의 전자 경로의 대향측 및 그 근방에 형성되므로 이미터(22)로부터 콜렉터(23)로의 전자의 도달은 게이트 전극(24)의 전위를 상기 이미터(22)에 대해 부(-)로 설정함에 의해 신속하게 제거될 수 있다.
또한, 상호콘덕턴스(gm)는 다음의 방식으로 더욱 증가될 수 있다.
특히, 이미터(22), 콜렉터(23) 및 1쌍의 게이트 전극(24)이 형성된 절연 기판(21)이 도시되지 않은 소정의 진공 챔버에 위치된 다음, 그 진공 챔버 내에 소정의 원료 가스(예를 들어 금속 화합물 가스)가 도입된다. 이러한 원료 가스의 분위기에서 원료의 분자가 이미터(22), 콜렉터(23) 및 게이트 전극(24)의 표면에 유도된다. 이어, 이 상태에서 상기 게이트 전극(24) 사이에 충분히 높은 고전압을 인가하여 그 게이트 전극(24) 사이에서 방전이 일어나도록 한다. 따라서, 게이트 전극(24)의 저전위 전극의 일단에서 전자가 방출되고, 이와 같이 방출된 전자가 고전위의 다른 전극(24)에 수취된다. 이 경우, 전자는 경사되어 높은 전계 강도를 나타내는 게이트 전극(24)의 일단 또는 그 주위에 집중된다.
상기 전자가 게이트 전극(24)의 일단 표면에 유도된 원료 분자와 충돌하는 경우 유도된 원료 분자가 전자에 의해 분해된다. 따라서, 그러한 분해에 의해 생성된 물질층(27)이 도 4에 일점쇄선으로 표시된 바와 같이 게이트 전극(24)의 단부에서 선택적으로 성장한다.
이 물질층(27)은 다량의 전자가 충돌하는 두꺼운 두께로 퇴적된다. 충돌 전자수는 게이트 전극(24)의 단부에서 최대로 되고 그 단부에서 멀어질수록 감소되며, 그에 따라 물질층(27)은 게이트 전극(24)의 단부보다 예리한 형상을 나타낸다.
상기 게이트 전극(24)의 특정한 전극의 단부보다 예리한 형상을 갖는 물질층(27)이 게이트 전극(24)의 단부에서 성장한다는 사실과 상기 게이트 전극(24) 사이의 간격이 상기 물질층(27)의 성장의 결과에 따라 감소된다는 사실에 의해, 상기 전자의 방출을 일으키기 위해 상기 게이트 전극(24) 사이에 인가되어야 하는 전압은 물질층(27)이 형성되기 이전에 비해 감소된다. 따라서, 상기 게이트 전극(24) 사이에 인가되는 전압이 초기 전압보다 약간 낮아져서 방전을 일으키게 되면 상기 물질층(27)의 성장이 더 진행되어 상기 물질층(27)의 단부가 더욱 예리한 윤곽을 나타낸다. 그 결과, 전자 방출을 일으키기 위해 상기 게이트 전극(24) 사이에 인가되어야 하는 전압이 더 감소된다.
이와 같이 하여 상기 게이트 전극(24)의 특정 전극의 단부에서 소정 두께 및 형상의 물질층(27)이 성장된 후, 다른 게이트 전극(24)의 단부에도 예리한 단부를 갖는 다른 물질층(27)이 동일한 방법으로 성장된다.
상기한 방법에 의해 게이트 전극(4)의 단부와 이미터(22)로부터 콜렉터(23)로의 전자 경로 사이의 간격이 더 감소될 수 있고, 그에 따라 트랜지스터의 상호콘덕턴스(gm)가 더욱 감소될 수 있다.
또, 상기 이미터(22)와 콜렉터(23) 사이에 전압을 인가하여 방전을 일으킴으로써 상기한 방법과 유사하게 이미터(22)의 단부에서 이미터(22)의 단부보다 예리한 형상을 갖는 물질층(27)이 더 성장될 수 있다.
이 때 상기 이미터(22)의 단부에서 물질층(27)이 성장된다는 사실과 상기 물질층(27)의 성장의 결과로서 상기 이미터(22)와 콜렉터(23)사이의 간격이 감소된다는 사실에 의해 이미터(22)로부터의 전자의 방출이 용이해 질 수 있다. 특히 전자의 방출이 용이한 특성을 갖는 세슘(Cs)층 등이 상기 물질층(27)으로서 성장되면 전자의 방출이 매우 용이하게 일어날 수 있고, 그에 따라 전자의 방출을 일으키기 위해 상기 이미터(22)와 콜렉터(23) 사이에 인가되는 전압이 극히 낮아질 수 있다.
도 8 내지 도 10을 참조하면, 본 발명의 바람직한 제3 실시예에 따른 진공 마이크로일렉트로닉 트랜지스터가 도시되어 있다. 도면에 도시된 트랜지스터는 반절연 GaAs 기판(131) 상에 형성된 n형 GaAs층(132)을 포함하여 구성되고, 각각 3각형 단면을 갖는 n형 GaAs층(132)의 대향하는 1쌍의 돌출부에 의해 이미터(133)와 콜렉터(134)가 형성된다. 이 경우 상기 이미터(133)의 상부 및 하부측 경사면은 각각 기판(131)의 평면에 대해 각도 θ와 -θ만큼 경사진 반면, 콜렉터(134)의 상부 및 하부측 경사면은 기판(131)의 평면에 대해 각각 각도 θ와 -θ만큼 경사져 있다(도 9 참조).
상기 이미터(133)와 콜렉터(134)는 상기한 바와 같이 상호 대향 관계로 형성되므로 이미터(130)로부터 방출된 전자가 콜렉터(134)로 이동하는 경로가 선형적으로 연장된다. 따라서, 이미터로부터 방출된 전자가 콜렉터에 도달되도록 하기 위해 전자의 이동 방향은 종래의 트랜지스터에서처럼 큰 범위로 변화될 필요는 없다. 그러므로 전자는 이미터(133)로부터 콜렉터(134)로 탄도식으로 이동할 수 있고, 그에 따라 트랜지스터의 고속 동작이 달성될 수 있다.
본 실시예의 진공 마이크로일렉트로닉 트랜지스터에 있어서, 이미터(133)의 단부에는 상기 콜렉터(134)를 향해 선단이 3차원적으로 예리하게 형성된 다수의 돌출부(133a)가 형성된다. 도 8에 도시된 이미터(133)는 그러한 돌출부(133a)를 3개까지 갖추고 있다. 한편, 콜렉터(134)의 단부는 이미터(133)와 콜렉터(134)를 상호 연결하는 직선과 수직으로 연장되는 직선을 나타낸다.
상기 이미터(133)와 콜렉터(134)를 상호 연결하는 직선 근방의 상하에는 1쌍의 게이트 전극(135)이 형성되고, 상기 게이트 전극(135)은 각각 예를 들어 n형 GaAs층으로 형성되어 그 중간부가 다른 트랜지스터 소자와 분리되도록 그 양단이 지지된다.
여기서, 상기 이미터(133)와 콜렉터(134)사이의 간격이 I1로 표시되는 경우 상기 이미터(133)로부터 콜렉터(134)로의 전자의 경로와 게이트 전극(135) 사이의 간격은 (I1/2)tanθ로 주어진다. 여기서, 상기 간격(I1)이 패터닝의 상한치 예를 들어 5,000Å으로 설정되고, 각도(θ)가 20°이면, 상기 이미터(133)로부터 콜렉터(134)로의 전극의 경로와 게이트 전극(135) 사이의 간격이 (I1/2)tanθ=1,000Å으로 될 수 있다.
또, 상기 게이트 전극(135)은 상기한 바와 같이 이미터(133)로부터 콜렉터(134)로의 전자의 경로 근방의 상하에 형성되므로 이미터(133)로부터 콜렉터(134)로의 전자의 도달이 상기 게이트 전극(135)의 전위를 이미터(133)에 대해 부(-)로 설정함으로써 용이하게 제어될 수 있다.
또한 도 9와 도 10에 도시된 단면과 수직 방향에서 상기 이미터(133)와 콜렉터(134)의 치수(u)(도 8 참조)는 임의 치수로 설정될 수 있고, 상기 치수(u)를 충분히 크게 함으로써 상기 이미터(33)와 콜렉터(34) 사이에 흐르는 충분히 높은 전류를 확보할 수 있다.
도 10에서 폭(I2)의 영역은 이미터(133), 콜렉터(134) 및 게이트 전극(135)의 전기적인 분리를 달성하기 위해 설치된다.
이어, 도 11a 내지 도 11e를 참조하여 상기한 트랜지스터의 제조 방법에 대해 설명한다.
먼저, 도 11a에 도시된 바와 같이 반절연 GaAs기판(131) 상에는 n형 GaAs층(132)이 예를 들어 유기금속 화학 기상 에피택시(MOCVD) 법에 의해 에피택셜 성장되는데, 여기서 n형 GaAs층(132)의 두께는 (L+I1) tanθ(L은 게이트 전극(135)의 폭)이다(도 9 참조). 계속해서 n형 GaAs층(132) 상에는 형성하려는 콜렉터의 형상과 동일한 소정 형상의 개구부(136a)를 갖춘 마스크(135)가 형성되는데, 이 마스크(130)는 예를 들어 알루미늄(Al)으로 형성된다.
이어, 상기 마스크(136)를 사용하여 상기 n형 GaAs층(132)과 반절연 GaAs 기판(131)이 예를 들어 반응성 이온식각(RIE) 방법 등의 건식 식각법에 의해 소정의 깊이로 식각된다. 이 식각 시에 상기 반절연 GaAs 기판(131)은 식각 방향에 대해 (π/2 - θ)의 각도로 경사져서 유지된다. 따라서, 상기 기판(131)의 평면에 대해 θ의 각도만큼 기울어진 홈(137a)이 도 11b에서 볼 수 있는 바와 같이 형성된다.
계속해서 식각에 의해 상기 마스크(136)가 제거되고 상기 홈(137a)은 예를 들어 SiO2와 같은 물질(도시되지 않음)로 충전된다. 이어, 형성하려는 이미터의 형상과 동일한 소정 형상의 개구부(138a)를 갖춘 마스크(138)가 도 11c에 도시된 바와 같이 형성되는데, 이 마스크(138)는 예를 들어 알루미늄으로 형성된다.
이어, 상기 마스크(138)를 사용하여 상기 n형 GaAs층(132)과 반절연 GaAs 기판(131)이 예를 들어 RIE법에 의해 상기와 동일한 방식으로 소정 깊이로 식각된다. 이 경우, 상기 반절연 GaAs 기판(131)은 식각 방향에 대해 -(π/2 - θ)의 각도만큼 기울어져 유지된다. 이후, 상기 마스크(138)가 식각 제거된다. 따라서 상기 기판(131)의 평면에 대해 -θ각도로 경사진 홈(137b)이 도 11d에 도시된 바와 같이 X 형상 구조를 나타내도록 상기 홈(137c)에 교차하는 형태로 형성된다.
이어, 이러한 방식으로 형성된 홈(137b)은 예를 들어 SiO2와 같은 물질(도시되지 않음)로 충전되고, 이어 상기 n형 GaAs층(132)과 상기 홈(137a, 137b)에 형성된 물질층 상에는 도 11e에 도시된 바와 같이 형성하려는 이미터와 콜렉터 및 게이트 전극의 형상과 동일한 형상의 마스크(139)가 형성된다.
이어, 상기 마스크(139)를 사용하여 상기 n형 GaAs층(132)과 상기 반절연 GaAs 기판(131)이 예를 들어 RIE법에 의해 기판(131)의 표면과 수직 방향으로 소정 깊이로 식각되고, 이후 상기 홈(137a, 137b)의 물질이 식각 제거된다. 따라서, 도 8과 도 9 및 도 10에 도시된 목적하는 트랜지스터가 완성된다.
본 발명의 진공 마이크로일렉트로닉 트랜지스터에 의하면, 고속 동작이 가능하고 상호콘덕턴스가 높다는 점과 상기 이미터(134)와 콜렉터(135) 사이에 흐르는 전류가 증가될 수 있다는 점에서 도 2에 도시된 트랜지스터와 유사한 이점이 유지될 수 있는 한편, 상기 이미터의 단부에 형성된 다수의 3차원적으로 예리한 형상의 돌출부(133a) 주위의 전계 강도가 높으므로 이미터(133)로부터의 전자 방출이 쉽게 일어날 수 있고, 그에 따라 이미터(133)와 콜렉터(134) 사이에서 필요한 전위차가 감소될 수 있다.
여기서, 상기한 실시예의 트랜지스터 형성용 재료로서는 GaAs가 채용되었지만, 그 GaAs 이외에 예를 들어 Si와 같은 반도체뿐만 아니라 예를 들어 텅스텐(W) 또는 몰리브덴(Mo)과 같은 금속도 채용될 수 있다.
이어, 상기 전극층 재료로서 텅스텐이 채용되고 전극 중의 공간이 진공으로 유지된 채 상기 이미터 전극, 콜렉터 전극 및 베이스 전극이 미소 간격으로 배치된 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에 대해 본 발명의 제4 실시예로서 설명한다.
먼저, 예를 들어 도시되지 않은 절연 기판 상에 텅스텐층(31)이 형성된 다음 그 기판의 주표면에 대해 양 경사 방향으로 식각되어 그 텅스텐층(31) 내에 1쌍의 홈(32, 33)을 형성하는데, 이 홈(32, 33)은 교차되어 텅스텐층(31)에서 X 형상을 나타낸다. 이어, 상기 텅스텐층(31)은 홈(32, 33)에 의해 이미터 전극(34)과 콜렉터 전극(35) 및 1쌍의 베이스 전극(36)으로 분리된다. 상기 홈(32, 33)의 교차 위치(37)에서, 상기 이미터 전극(34)의 단부(34a)와 상기 콜렉터 전극(35)의 단부(35a)가 상호 대향되고, 상기 베이스 전극(36)의 1쌍의 단부(36a)가 상호 대향된다. 여기서, 상기 이미터 전극(34)의 단부(34a)와 상기 콜렉터 전극(35)의 단부(35a) 사이의 간격은 수백 Å 정도이고, 상기 단부(34a, 35a)는 커터(cutter)의 단부와 같이 뾰족한 단부로 형성된다.
계속해서, 상기 이미터 전극(34)의 단부(34a)와 콜렉터 전극(35)의 단부(35a) 및 베이스 전극(36)의 단부(36a)에는 각각 마스크로 작용하는 세슘막(3B)이 형성된다. 이 경우 상기 전극(34, 35, 36)은 예를 들어 그 전극들이 형성된 기판과 함께 세슘 화합물 가스의 분위기 장치 내에 위치되고 그 전극 사이에 전류가 인가되면, 상기 전극(34, 35, 36)의 단부(34a, 35a, 36a)에서 세슘막(38)이 자기 정합 상태로 얻어진다.
즉, 상기 전극(34, 35, 36)이 형성된 기판이 상기와 같은 분위기 내에 위치되는 동시에 냉각됨에 따라 세슘 화합물 가스 분자가 상기 전극(34, 35, 36)의 표면으로 유도된다. 또, 상기 전극(34, 35, 36) 사이에 전류가 인가됨에 따라 상기 분자는 상기 전류에 의해 그 분자에 주어지는 에너지에 의해 분해되어 상기 전극(34, 35, 36)과 단부(34a, 35b, 36a)에는 세슘 화합물이 성장된다. 상기 모든 전극 상에 금속막을 동시에 형성하는 것이 어려운 경우 상기 전극 상에 순서적으로 막을 형성할 수도 있다. 또, 트랜지스터가 단일체 소자인 경우에 전압이 홈의 형성 후 단자로부터 전극에 개별적으로 인가될 수 있지만, 장치가 집적회로에 포함되는 경우 전자빔이 각 전극의 단부 상에 조사되도록 할 수 있다. 또, 전자빔의 조사에 의해서는 금속 화합물 가스 분자의 분해 및 전자의 운동 에너지에 의해 막의 성장이 이루어질 수 있다.
본 실시예에서는 성형 금속막이 세슘막(36)이지만 그와 달리 예를 들어 알루미늄막과 같은 다른 금속막일 수도 있다. 여기서, 낮은 일함수를 갖는 금속막이 상기 이미터 전극(34)의 단부(34a)에 형성될 금속막으로 선택되면 이미터 전극(34)으로부터의 전자의 방출 전압이 감소될 수 있다. 본 실시예에서는 모든 전극 상에 세슘막이 형성되지만, 다른 전극에 대해서는 다른 재료가 채용될 수 있고, 또 각각의 막은 단일 재료의 금속막으로 될 필요는 없고 다른 재료의 금속막의 적층으로 형성될 수도 있다.
상기 세슘막(38)의 형성 후, 상기 세슘막(38)을 마스크로 사용하여 등방성 건식 식각이 수행된다. 그 식각에 의해 상기 세슘막(38)은 식각되지 않는 반면 전극 재료로서 텅스텐만이 선택적으로 제거된다. 그 식각의 결과, 상기 세슘막(38) 이외의 전극(34, 35, 36)의 소정 부위에는 홈(32, 33)이 확장되어 상기 완만하게 만곡된 1쌍의 요부가 상기 전극(34, 35, 36)의 기단부 상에 형성되도록 한다. 그 요부(39)의 형성에 의해 그 단부 이외의 상기 베이스 전극(36)과 이미터 전극(34)사이의 간격과 상기 베이스 전극(36)과 콜렉터 전극(35)사이의 간격이 증가된다. 따라서, 인접한 전극 사이의 용량이 감소되어 트랜지스터의 고주파 특성이 현저하게 향상된다.
상기한 전극 재료로서는 텅스텐이 채용되었지만, 그 전극 재료는 텅스텐으로 한정되지는 않고 다른 재료가 전극 재료로서 채용될 수 있는 바, 그 경우에는 전극 재료로부터와 식각 시에 선택성을 갖는 재료가 금속막으로 피복될 수 있다.
이어, 본 발명의 제5 실시예에 따른 제조 방법에 의해 제조되는 트랜지스터에 대해 우선적으로 설명한 다음 그 제조 방법에 대해 설명한다.
도 15를 참조하면 실리콘 산화물로 형성된 기판(도시되지 않음) 상에 형성된 텅스텐층(41)을 가공함으로써 본 실시예에 따른 트랜지스터가 형성되고, 경사 식각에 의한 텅스텐층(41)의 분리 부분은 이미터 전극(42), 1쌍의 베이스 전극(43) 및 콜렉터 전극(44)으로 작용한다.
상기 이미터 전극(42)은 이로부터 콜렉터 전극(44)으로 전자를 방출하기 위해 설치되는 한편, 뾰족한 단부 형태의 단부(42b)와 대략 일정한 폭을 갖는 장방형 단부(42c)를 포함하는 표면부(42a)를 갖추고 있다. 이 표면부(42a)는 상기 이미터 전극(42)의 표면부(42a)와 베이스 전극(43) 사이와, 상기 표면부(42a)와 콜렉터 전극(44) 사이에 단차가 형성될 수 있도록 다른 베이스 전극(43) 및 콜렉터 전극(44)의 표면부(43a, 44a)보다 높은 위치에 설치된다. 상기 이미터 전극(42)은 X-방향 성분이 XYZ 좌표계에 포함되지 않도록 그 표면부(42a) 주위의 단차로부터 경사 식각함에 의해 형성된다. 그 식각은 이미터 전극(42)을 향해 다른 2 방향으로 내향 진행되고, 그 방향 중에 일 방향은 Y 방향의 성분을 갖는 반면 다른 방향은 -Y 방향의 다른 성분을 갖는다. 또, 상기 이미터 전극(42)이 형성되어 후술하는 바와 같이 저면부(-Z 방향에서)를 향해 테이퍼(taper) 가공된다.
상기 콜렉터 전극(44)은 상기 이미터 전극(42)으로부터 방출되어 진공으로 이동하는 전자를 수취하기 위해 설치된다. 이 콜렉터 전극(44)은 그 표면부(44a)로부터 상기 이미터 전극(42)의 저면을 향해 홈플레이트(home plate) 형태로 연장되고, 그 콜렉터 전극(44)의 표면부(44a)는 상기 이미터 전극(42)의 표면부(42a)보다 낮고 또한 베이스 전극(43)의 표면부(43a)보다도 낮은 높이로 형성된다. 그러한 높이 차이에 의해 상기 콜렉터 전극(44)은 그 표면부(44a) 주위에 단차를 갖게 되면서 그 단차부에서 상기한 바와 같은 경사 식각에 의해 다른 전극과 분리된다. 상기 이미터 전극(42)은 상기한 바와 같이 저부(-Z 방향에서)를 향해 테이퍼 처리 윤곽을 갖는 반면 상기 콜렉터 전극(44)은 저부(-Z 방향에서)를 향해 확대되는 윤곽을 갖는다.
상기 베이스 전극(43)은 이미터 전극(42)으로부터 방출된 전자의 콜렉터 전극(44)으로의 도달을 제어하기 위해 설치된다. 각 베이스 전극(43)의 표면부(43a)는 상기 이미터 전극(42)의 장방형부(42c)를 따르는 X 방향에서 대체로 선형 단부를 갖는 동시에, 상기 이미터 전극(42)의 기단부(42d)를 따르는 X와 Y의 양 축에 대해 경사지게 연장되는 다른 단부와, 상기 이미터 전극(42)의 단부(42b)와 상기 콜렉터 전극(44)의 표면부(44a)를 따라 대체로 3각 형상으로 연장되는 추가적인 단부를 더 갖추게 된다. 상기 베이스 전극(43)의 표면부(43a)는 이미터 전극(42)의 표면부(42a)보다는 낮고 상기 콜렉터 전극(44)의 표면부(44a)보다는 높게 위치된다. 따라서, 상기 베이스 전극(43)은 상기 이미터 전극(42)과 콜렉터 전극(44)에 대해 단차를 갖는데, 그 단차는 작으므로 상기 전극(42, 43, 44)이 상당히 작은 간격으로 상호 분리될 수 있다.
상기 전극(42, 43, 44) 근방에서는 상기 텅스텐층(41)을 Z 방향으로 절삭함으로써 4개의 홈(49)이 형성되는데, 이 홈은 상기 전극을 상호 분리하기 위해 형성되는 한편, 후술하는 경사 식각에 의해 형성되는 1쌍의 홈과 연속된다.
여기서, 상기 경사 식각에 의해 형성된 홈의 3차원 형상에 대해 도 16 내지 도 25를 참조하여 상세하게 설명한다. 도 17 내지 도 23은 X 방향과 수직인 평면을 따르는 단면을 나타내는 반면 도 24와 도 25는 Y 방향과 수직인 평면을 따르는 단면을 나타낸다. 본 실시예의 트랜지스터에 있어서, 상기 경사 이방성 식각의 2회의 작용에 의해 단차 근방에는 1쌍의 홈(45, 46)이 형성되고, 상기 이미터 전극(42)과 콜렉터 전극(44) 및 베이스 전극(43)이 상기 홈(45, 46)에 의해 작은 간격으로 상호 분리된다. 상기 홈(45)은 XYZ 좌표계에서 기판(41)의 깊이 방향(-Z 방향)을 따라 증가하는 -Y 방향 성분을 갖는 경사 홈으로 형성되는 반면, 다른 홈(46)은 기판(41)의 깊이 방향을 따라 증가하는 Y 방향 성분을 갖는 다른 경사 홈으로 형성된다.
도 17을 참조하면, 상기 단면은 이미터 전극(42)의 기단부(42d)를 포함한다. 상기 이미터 전극(42)의 저부에서, 단면이 우측 하향 연장되는 홈(45)은 단면이 우측 상향 연장되는 다른 홈(46)과 교차되지 않는다. 상기 이미터 전극(42)은 상기 홈(45, 46) 사이의 일부에서 사다리꼴 단면 형상을 갖게 되고, 상기 베이스 전극(43)은 이미터 전극(42)과의 사이에 존재하는 홈(45, 46)에 의해 서로 대향되어 그 이미터 전극(42)의 양측 상에 위치된다. 그 단면에서, 상기 홈(45)은 이미터 전극(42)의 표면부(42a)의 단부(61)와 하나의 베이스 전극(43)의 표면부(43a)의 단부(71) 사이의 단차에 의해 형성되는 반면, 상기 홈(46)은 상기 이미터 전극(42)의 표면부(42a)의 다른 단부(62)와 나머지 다른 베이스 전극(43)과 표면부(43a)의 단부(72) 사이의 단차에 의해 형성된다.
도 18을 참조하면, 상기 단면은 이미터 전극(42)의 기단부(42d)를 포함하는 반면 도 17의 단면으로부터 이미터 전극(42)의 단부(42d)를 향해 약간 이동된 위치에 배설된다. 또, 도 18에 도시된 단면에서 상기 이미터(42)의 표면부(42a)의 단부(61, 62) 사이의 간격은 감소되므로 상기 홈(45, 46)의 위치는 도 17의 단면의 홈에 비해 중심부를 향해 이동 배치된다. 따라서, 도 18의 단면에서, 상기 홈(45, 46)의 저부는 상호 연통되고, 상기 이미터 전극(42)은 상기 홈(45, 46) 사이에서 V형상 단면을 갖는다. 또, 도 18의 단면에서 상기 홈(45)은 단부(61, 71) 사이의 단차로부터 형성되는 반면, 다른 홈(46)은 상기 단부(62, 72) 사이의 단차로부터 형성된다.
도 19를 참조하면, 상기 이미터 전극(42)의 표면부(42a)의 단부(61, 62) 사이의 간격은 도 18의 단면에서의 간격보다 더 감소되고, 상기 홈(45, 46)은 X 형상 패턴을 형성할 수 있도록 상기 텅스텐층(41)의 저면(48)보다 얕은 위치에서 상호 교차한다. 상기 2 방향으로 연장되는 홈(45, 46)의 교차부(47)에서 상기 베이스 전극(43)은 상호 대향되는 한편 상기 콜렉터 전극(44)은 상기 이미터 전극(42)과의 사이에 미소한 간격을 두고 상기 이미터 전극(42)과 대향된다. 상기 단부(61, 62)의 위치가 상호 근접됨에 따라 상기 교차부(47)는 기단부에서 상기 이미터 전극(42)의 다른 단부측을 향해 텅스텐층(41)의 저부(48)와 이격된다. 또 상기 교차부(47)가 상기 텅스텐층(41)의 저부(48)로부터 이격됨에 따라 상기 콜렉터 전극(44)의 저부의 단부(81, 82) 사이의 간격도 증대된다.
도 20을 참조하면, 상기 이미터 전극(42)의 장방형부(42c)에 대응하는 부분의 단면이 도시되어 있다. 상기 도 20의 단면에서 단부(61, 62) 사이의 간격은 도 19의 단면의 단부간 간격보다 더 감소되므로, 상기홈(45, 46) 사이의 교차부(47)가 두께 방향에서 텅스텐층(41)의 중앙부에 위치된다. 그 결과, 도 10의 단면의 Z축 방향에서 상기 이미터 전극(42)의 두께와 콜렉터 전극(44)의 두께가 대체로 동일하게 된다.
도 21은 이미터 전극(42)의 단부(42b)를 포함하는 단면을 나타낸다. 단부(51, 52) 사이의 간격은 이미터 전극(42)의 장방형부(42c)의 폭보다 좁고, 홈(45, 66)의 교차부(47)는 더 높게 위치되며, 트랜지스터의 전체 단면적에 대한 콜렉터 전극(44)의 단면적이 증가된다.
도 22를 참조하면, 도시된 단면에서 상기 홈(45, 46)을 형성하는 단차는 이미터 전극(42)의 단부(61, 62)와 상기 콜렉터 전극(44)의 표면부(44a)의 단부 사이의 간격이 상기 단부(61, 62)와 베이스 전극(43)의 단부(71, 72) 사이의 간격보다 크게 한다. 상기 이미터 전극(42)의 표면부(42a)와 상기 콜렉터 전극(44)의 표면부(44a) 사이의 단차는 상기 이미터 전극(42)과 베이스 전극(43) 사이의 단차보다 크고, 또 상기 홈(45, 46)도 큰 폭을 갖는다. 본 단면에서, 상기 이미터 전극(42)의 단부(42b)는 작게 유지되고, 대향하는 콜렉터 전극(44)은 사이에 존재하는 홈(45, 46)의 교차부(47)만큼 이미터 전극(42)의 단부(42b) 아래에 위치된다.
도 23은 콜렉터 전극(44)의 표면부(44a)를 포함하는 단부를 나타낸다. 이 콜렉터 전극(44)의 표면부(44a)의 단부(83, 84)는 상기 베이스 전극(43)의 단부(71, 72)보다 낮게 위치되므로, 단차는 상호 내향적으로 대향되는 관계로 설치되고, 그 단차로부터 형성된 홈(45, 46)은 상호 교차하지는 않는다. 본 단면에서 상기 콜렉터 전극(44)은 보다 저면측이 큰 원추 형상을 갖는다.
도 24는 X축을 따르는 단면을 나타내고, 그에 따라 본 단면에서 베이스 전극(43)은 나타내어 있지 않다. 상기 홈(45, 46)의 교차부(47)는 상기 이미터 전극(42)의 기단부(42d)와 다른 단부(42b)에서 경사지게 연장되는 반면 텅스텐층(41)의 주표면에서 나란하게 연장되도록 단면이 연속적으로 연장된다.
한편, 도 25는 X축과 나란한 평면을 따르면서 -Y측을 향해 도 24의 단면의 평면에서 변위된 다른 단면을 나타낸다. 본 단면에서 이미터 전극(42)은 그 장방형부(42c)에서 트랜지스터의 표면 상에 작은 두께를 가지고 형성되고, 콜렉터 전극(44)은 트랜지스터의 저면 상에서 작은 두께로 형성되는 반면, 상기 전극(43) 중 하나가 상기 이미터 전극(42)과 콜렉터 전극(44) 사이에 위치된다. 상기 베이스 전극(43)과 이미터 전극(42) 사이에는 홈(46)이 형성되는 반면 상기 베이스 전극(43)과 콜렉터 전극(44) 사이에는 홈(45)이 형성된다. 상기 이미터 전극(42)의 장방형부(42c)의 위치에서 이미터 전극(42), 콜렉터 전극(44) 및 베이스 전극(43)은 상호 나란하게 연장되는 반면, 상기 이미터 전극(42)의 기단부(42d)와 다른 단부(42b)의 위치에서 상기 홈(45, 46)은 텅스텐층(41)의 주표면에 대해 경사지게 연장된다.
상기한 바와 같은 구조를 갖는 트랜지스터는 전극 사이의 공간이 진공으로 될 수 있도록 실리콘 산화막 등에 의해 최종적으로 캡슐화된다. 따라서, 전자는 이미터 전극(42)으로부터 콜렉터 전극(44)을 향해 방출되고, 그 전자의 콜렉터 전극(44)으로의 도달이 베이스 전극(43)에 의해 제어된다. 단차의 경사 식각에 의해 형성된 홈(45, 46)의 교차부(47)에 상기 이미터 전극(42)과 콜렉터 전극(44) 사이의 간격이 형성되므로, 그 간격은 커터의 단부에 의해 형성되는 극히 미소한 간격으로 된다. 따라서, 트랜지스터의 저전위차 동작뿐만 아니라 고속 동작 및 높은 상호콘덕턴스가 달성될 수 있고 저소비 전력이 실현될 수 있다.
계속해서, 본 발명의 제5 실시예에 따른 트랜지스터의 제조 방법에 대해 도 26 내지 도 34를 참조하여 설명한다.
먼저, 실리콘 이산화물 등의 절연 기판(도시되지 않음) 또는 반도체 기판 상에 형성된 절연막(도시되지 않음) 상에 텅스텐층(50)이 전극 재료층으로서 형성된 다음 상기 텅스텐층(50)의 전체 면에 레지스트층(51)이 도포되어 도 26에 도시된 바와 같은 패턴의 광에 선택적으로 노출되어 이미지(image)를 현상한다. 도 26의 패턴은 원추형 기단부(52d)와 장방형부(52c) 및 3각형 단부(52b)의 패턴의 연속적인 조합인 동시에 최종적으로 얻어지는 이미터 전극의 평면 형상과 일치한다.
또, 그 패턴 자체는 얻으려는 이미터 전극과 콜렉터 전극을 연결하는 중심선(EC)에 대해 대칭을 이루게 된다. 그러한 패턴의 레지스트층(51)의 형성 후에, 상기 레지스트층(51)을 마스크로 사용하여 RIE법 등에 의해 텅스텐층(50)의 식각이 행해진다. 그 식각량은 예를 들어 수백 Å 내지 수천 Å 정도이다. 그 식각의 결과, 상기 마스크 아래의 텅스텐층(50)의 표면(53)과 그 식각에 의해 형성된 표면(54) 사이에는 단차(△1)가 형성된다. 도 27은 도 26의 ⅩⅩⅦ-ⅩⅩⅦ선을 따르는 단면도로서 장방형부(52c)를 포함하는 단부를 나타낸다. 마스크로서 작용하는 레지스트층(52) 아래의 표면(53)은 식각에 의해 형성된 표면(54)보다 높게 위치된다.
그러한 식각에 의해, 콜렉터 전극을 형성하기 위한 다른 식각이 수행된다. 그러한 콜렉터 전극의 패턴을 얻기 위해 먼저 상기 텅스텐층(50)과 레지스트층(51)의 전체 면에 레지스트층(55)이 도포되고, 이어 그 레지스트층(55)은 콜렉터 측 상에서 일부가 3각 형상으로 개구된 패턴의 광에 노출되어 이미지를 현상하게 된다. 상기 레지스트층(51)은 상기 레지스트층(55)의 도포 전에는 제거되지 않고, 그에 이어 상기 레지스트층(55)이 기단부(52d)와 장방형부(52c) 및 상기 레지스트층(51)의 단부(52b)에 의해 중첩된다. 그 결과, 상기 텅스텐층(50)이 노출된 위치는 레지스트층(55)이 형성되지 않은 대략 3각형 패턴(56)의 위치이지만, 상기 레지스트층(51)이 이미터에 인접한 대략 3각형 패턴(56)의 정점의 위치에서 부분적으로 약간 노출된다.
도 29는 도 28의 ⅩⅩⅨ-ⅩⅩⅨ선을 따르는 단면도로서, 이 도 29에서 볼 수 있는 바와 같이 상기 레지스트층(51, 55)은 장방형부(52c)의 패턴에 대응하는 영역에서 성층되고, 상기 레지스트층(55)은 상기한 단차(△1)를 덮는다. 그 레지스트층(55)의 형성 후, 상기 레지스트층(55, 51)을 마스크로 사용하여 RIE법 등에 의해 상기 텅스텐층(50)의 주표면과 수직 방향으로 그 텅스텐층(50)의 식각이 수행된다. 따라서, 그 텅스텐층(50)이 노출되는 패턴(56)의 위치에서 상기 텅스텐층(50)의 표면이 더 제거되어 도 28의 ⅩⅩⅩ- ⅩⅩⅩ선을 따른 단면도인 도 30에 도시된 바와 같이 다른 단차(△2)가 형성된다. 따라서, 단차(△1, △2)로 이루어진 총 2개의 단차가 형성된다.
상기 2개의 단자(△1, △2)의 형성 후, 상기 레지스트층(51, 55)이 제거되고, 이어 상기 이미터 전극을 형성하기 위한 면과 베이스 전극을 형성하기 위한 다른 면 및 콜렉터 전극을 형성하기 위한 또 다른 면을 포함하는 3개의 면이 텅스텐층(50)의 표면에서 노출된다. 이어 그 블록의 전체면 상에는 단차부가 형성되지 않는 막 두께로 기상 증착에 의해 알루미늄막(57)이 형성된다. 이 알루미늄막(57)은 텅스텐층(50)의 주표면에 수직 방향으로 기상 증착됨에 따라 식각 시에 마스크로 작용한다. 도 31은 알루미늄막(57)의 형성 후 단면을 나타내는 바, 이 도 31에서 볼 수 있는 바와 같이 단차(△1)(또는 △2)는 알루미늄막(57)의 두께에 의해 상기 단차의 두께보다 작은 간격만큼 노출된다.
식각 시에 마스크로 작용하는 알루미늄막(57)의 형성 후에 도 32로부터 볼 수 있는 바와 같이 텅스텐층(50)의 주표면에 대해 제1 경사 식각이 수행되는데, 그 식각의 방향은 이미터로부터 콜렉터를 향해 도 32의 단면과 수직으로 연장되는 상기한 중심선(EC)을 따른 좌표축의 성분은 갖지 않는 방향이다. 그 식각 방향은 예를 들어 상기 텅스텐층(50)의 주표면에 대해 도 31의 단면에서 θ1각도만큼 경사진다. 따라서, 예를 들어 단자(△1)의 일측(58) 상에는 텅스텐층(50)의 단차부는 식각 방향과 대향되는 반면, 상기 단차(△1)의 다른 측 상에는 텅스텐층(50)의 단차부는 알루미늄막(57)에 의해 식각에 대해 은폐된다. 그 결과, 상기 단차(△1)의 일측(58) 상에만 상기 텅스텐층(50)의 주표면에 대해 경사진 홈(60)이 형성되고, 그 홈(60)은 텅스텐층(50)의 저부까지 연장된다. 또 상기 텅스텐층(50)은 알루미늄층(57)으로 피복되므로 그 단차 이외의 다른 부분에서는 식각되지 않는다.
계속해서, 상기 텅스텐층(59)의 주표면이 중심선(EC)에 관한 제1 경사 식각의 방향과 대칭 관계로 θ2각도의 경사 방향으로 제2 경사 식각된다. 이 제2 경사 식각은 단차(△1)의 다른 측(59)으로부터 진행되는 반면 제1측(58)으로부터는 진행되지 않는다. 그러한 제2 경사 식각의 결과, 상기 도 33에 도시된 바와 같이 텅스텐층(50) 내에는 그 텅스텐층(50)의 주표면에 대해 경사진 다른 홈(51)이 형성된다. 이 텅스텐층(50)은 알루미늄막(57)에 의해 피복되므로 그 단차 이외의 다른 부분이 식각되지 않는다. 그러한 2회의 식각 작용의 결과, 상기 텅스텐층(50)에는 상호 교차되어 X 형상 단면을 나타내도록 홈(60, 61)이 형성된다. 이에 따라 이미터 전극(62)과 베이스 전극(63) 및 콜렉터 전극(64)이 상기 홈(60, 61)에 의해 극히 미소한 단차를 이루는 극히 미소한 간격으로 상호 분리되고, 상기 이미터 전극(62)과 콜렉터 전극(64)은 2개의 홈(60, 61)이 상호 교차하는 위치에서 상호 대향된다.
두 경사 방향에서 2회의 식각 작용에 의해 상기 이미터 전극(62)과 베이스 전극(63) 및 콜렉터 전극(64)의 상호 분리 후에, 전극의 대향부로부터 이격된 모서리부(65)가 도 34로부터 볼 수 있는 바와 같이 텅스텐층(50)의 주표면에 수직 방향의 식각에 의해 제거된다. 이 후, 블록의 전체 면 상에서 홈(60, 62)을 진공으로 유지시키기 위해 블록을 캡슐화하기 위한 절연막 등의 형성과 전극의 인출 등이 수행되어 트랜지스터 소자가 완성된다.
상기한 바와 같은 제조 방법이 채용됨에 따라 이미터 전극(62)과 베이스 전극(63) 및 콜렉터 전극(64)이 텅스텐층(50) 상에서 상호 극히 좁은 간격으로 형성될 수 있고, 이와 같이 해서 얻어지는 장치는 상기한 바와 같이 극히 고성능을 갖는다. 특히 본 실시예에서는 단차 및 경사 식각의 조합이 채용되므로 레지스트 마스크의 정밀도가 충분히 높지 않은 경우에도 극히 좁은 간격이 확보될 수 있다. 또 경사 식각은 서로 다른 2 방향에서 2회 수행될 수 있고, 이러한 2회의 경사 식각 작용에 대해 알루미늄막(57)이 공통으로 사용될 수 있어 경사 식각이 용이하게 된다.
상기한 실시예에서는 텅스텐이 전극 재료층으로 사용되었지만 그 전극 재료층에 대해서는 몰리브덴 또는 다른 금속 등의 고융점 금속을 채용하는 것도 가능하다.
상기한 실시예의 방법에 따라 제조된 장치는 트랜지스터로서 비선형성을 달성하는 일부가 다결정으로 형성되도록 변형될 수 있다. 따라서, 도 35에 도시된 바와같이 3차원 구조가 실현될 수 있다.
도 35를 참조하면, 텅스텐층(71) 상에는 상기한 바와 같은 트랜지스터 장치(70)가 형성되는 바, 그 텅스텐층(71) 상에는 다수의 트랜지스터 장치(70)가 형성될 수 있다. 상기 텅스텐층(71)은 1쌍의 절연막(72, 73) 사이에 유지되어 상기 트랜지스터 장치(70)의 전극 사이의 간격이 진공으로 캡슐화되도록 한다. 상기 절연막(72) 상에 성층된 도전층(74)에 전원전압(Vcc)이 인가되는데, 이 전원전압(Vcc)은 절연막(73) 상에 형성된 도전부(80)에 의해 트랜지스터 장치(70)에 인가된다.
또 절연막(73) 상에 형성된 도전부(81)에 의해 트랜지스터 장치(70)에 인가될 수 있도록 접지 전압이 도전층(75)에 인가된다. 상기 도전층(74), 절연막(72), 텅스텐층(71), 절연막(73) 및 도전층(75)이 위로부터 순서대로 성층되는 반면, 도전층(75), 다른 절연막(76), 다른 텅스텐층(77), 또 다른 절연막(78) 및 또 다른 절연층(79)이 동일한 성층 관계로 형성되거나 다른 유사한 층 및 막들이 동일한 성층 관계로 추가로 형성되며 원하는 3차원 구조의 장치를 얻을 수 있다.
이상에서 본 발명을 충분히 설명하였지만, 여기에 설명된 발명의 사상과 범위를 벗어남이 없이 여러 가지 변경 및 변형이 가능함은 당업자에게는 명백해질 것이다.
본 발명에 따르면 반도체층에 마련한 단차부를 경사지게 식각함으로써, 전극간의 간격을 더 한층 작게 할 수 있으며, 트랜지스터를 고속화할 수 있으며, 열도전성이 양호한 도전층에 의해 고효율의 방열이 달성되고, 상기 도전층 사이에 장치가 보유되는 구조에 의해 전자파(電磁波)의 차폐가 달성될 수 있다. 또한 텅스텐층 상에는 트랜지스터와 함께 저항, 커패시터 및 기타의 소자들도 형성될 수 있다.

Claims (22)

  1. a) 기판;
    b) 이 기판 상에 형성되어 전자를 방출하는 이미터;
    c) 이 이미터와 대향 이격된 관계로 상기 기판 상에 형성되어 상기 이미터로 부터 전자를 받는 콜렉터; 및
    d) 상기 이미터 및 콜렉터와 이격된 관계로 상기 기판 상에 형성되어 상기 이미터로부터 상기 콜렉터로의 전자의 도달을 제어하는 게이트 전극을 포함하며, 상기 이미터는 기판의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 연장되는 선형 단부를 구비하며, 상기 콜렉터는 상기 기판의 평면과의 수직선에 대해 상기 이미터의 선형 단부의 각도와 동일한 각도로 연장되는 선형 단부를 구비하는 진공 마이크로일렉트로닉 트랜지스터.
  2. 제1항에 있어서, 상기 이미터가 상기 콜렉터와 대향하는 상기 선형 단부를 갖춘 프리즘 형상 돌출부를 구비하는 진공 마이크로일렉트로닉 트랜지스터.
  3. 제1항에 있어서, 상기 콜렉터는 상기 이미터와 대향하는 상기 선형 단부를 갖춘 프리즘 형상 돌출부를 구비하는 진공 마이크로일렉트로닉 트랜지스터.
  4. 제1항에 있어서, 다른 게이트 전극을 추가로 포함하며, 2개의 게이트 전극이 상기 이미터로부터 상기 콜렉터로의 전자의 경로 근방에서 그 경로에 교차하여 배치되는 진공 마이크로일렉트로닉 트랜지스터.
  5. a) 절연 기판 상에 도전층을 형성하는 단계;
    b) 형성할 트랜지스터의 이미터, 콜렉터 및 게이트 전극과 동일한 형상으로 상기 도전층 상에 마스크를 형성하는 단계;
    c) 상기 마스크를 이용하여 상기 절연 기판이 노출될 때까지 도전층과 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 도전층을 경사지게 식각함으로써, 도전층 내에 홈을 형성하여 도전층을 이미터, 콜렉터 및 게이트 전극으로 분리하는 단계;
    d) 상기 마스크를 식각에 의해 제거하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  6. 제5항에 있어서, 상기 마스크의 제거 후 상기 도전층 내의 홈을 선택적으로 식각 가능한 물로 충전하는 단계; 형성할 이미터 및 콜렉터의 형상과 동일한 소정 형상의 제2 마스크를 상기 도전층과 이 도전층의 홈 내의 물질 상에 형성하는 단계 상기 제2 마스크를 이용하여 절연 기판이 노출될 때까지 도전층의 평면과 수직으로 도전층과 홈 내의 물질을 식각하는 단계; 및 마스크를 식각에 의해 제거하는 단계를 추가로 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  7. 제5항에 있어서, 마스크는 형성할 트랜지스터의 이미터, 콜렉터 및 1쌍의 게이트 전극과 동일한 형상이고, 상기 이미터와 콜렉터는 상호 대향하는 반면 상기 게이트 전극은 상기 이미터와 콜렉터를 상호 연결하는 선에 교차하여 상호 대향 관계로 배치되며, 상기 마스크와 제거 후 블록을 진공 챔버 내에 위치시키는 단계; 그 진공 챔버 내에 원료 가스를 도입하는 단계; 상기 게이트 전극 사이에 충분히 높은 고전압을 인가하여 게이트 전극 사이에 방전을 일으켜서 게이트 전극 중 하나에 유도된 가스의 원료를 분해시킴으로써, 상기 하나의 게이트 전극 상에 분해된 물질을 성장시키는 단계; 게이트 전극 사이에 역극성으로 충분히 높은 전압을 인가하여 다른 게이트 전극 상에 분해된 물질을 성장시키는 단계; 및 상기 블록을 진공 챔버로부터 제거하는 단계를 추가로 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  8. 제5항에 있어서, 블록이 진공 챔버 내에 위치되어 있는 동안 이미터와 콜렉터 사이에 충분히 높은 고전압을 인가하여, 이미터와 콜렉터 중 어느 한쪽 또는 양쪽에 분해된 물질을 성장시키는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  9. 기판, 이 기판 상에 형성되어 전자를 방출하는 이미터, 상기 기판 상에 형성되어 상기 이미터와 대향하는 위치 관계에서 상기 이미터로부터 전자를 받는 콜렉터, 및 상기 기판 상에 형성되어 상기 이미터로부터 상기 콜렉터에 도달하는 전자를 제어하는 위치 관계에 있는 한 쌍의 게이트 전극을 포함하는 진공 마이크로일렉트로닉 트랜지스터에 있어서, 상기 이미터, 콜렉터 및 게이트 전극이 X 형상의 홈에 의해 분리되고, 상기 이미터의 선단은 3차원적으로 돌출한 복수의 돌출부를 가지며, 상기 콜렉터의 선단은 선상이며, 상기 게이트 전극은 상기 이미터와 콜렉터를 서로 연결하는 직선에 근접하여 형성되어 있는 진공 마이크로일렉트로닉 트랜지스터.
  10. 제1항에 있어서, 상기 이미터의 선단이 3차원적으로 돌출한 복수의 돌출부를 갖는 진공 마이크로일렉트로닉 트랜지스터.
  11. a) 반절연 GaAs 기판 상에 에피택셜 성장에 의해 n형 GaAs층을 형성하는 단계;
    b) 형성할 트랜지스터의 콜렉터와 동일한 형상의 개구부를 갖춘 마스크를 n형 GaAs층 상에 형성하는 단계;
    c) 마스크를 이용하여 GaAs 기판이 노출될 때까지 n형 GaAs층의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 n형 GaAs층과 GaAs 기판을 경사지게 식각함으로써, n형 GaAs층에 제1 홈을 형성하는 단계;
    d) 마스크를 식각에 의해 제거하는 단계;
    e) 제1 홈을 적절한 물질로 충전하는 단계;
    f) 형성할 트랜지스터의 이미터와 동일 형상의 개구부를 갖춘 제2 마스크를 형 GaAs층과 이 n형 GaAs층의 제1 홈 내의 물질 상에 형성하는 단계;
    g) 제2 마스크를 이용하여 GaAs 기판이 노출될 때까지 n형 GaAs층의 평면과의 수직선에 대해 통일한 각도이면서 반대 방향으로 n형 GaAs층과 GaAs 기판을 경사지게 식각하여, n형 GaAs층과 상기 제1 홈 내의 물질에 제2 홈을 형성함으로써, 상기 제1 및 제2 홈의 단면이 X 형상으로 되도록 상호 교차시키는 단계; 및
    h) 제2 마스크를 식각에 의해 제거하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  12. 제11항에 있어서, 상기 제2 마스크의 제거 후 제2 홈을 동일한 적절한 물질로 충전하는 단계; 형성할 이미터, 콜렉터 및 게이트 전극의 형상과 동일한 소정 형상의 제3 마스크를 상기 n형 GaAs층과 이 n형 GaAs층의 제1 및 제2 홈 내의 물질 상에 형성하는 단계; 제3 마스크를 이용하여 GaAs 기판이 노출될 때까지 n형 GaAs층의 평면과 수직으로 n형 GaAs층과 제1 및 제2 홈 내의 물질을 식각하는 단계; 제3 마스크를 식각에 의해 제거하는 단계; 제1 및 제2 홈 내의 물질을 식각에 의해 제거하는 단계를 추가로 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  13. 이미터 전극으로부터 방출된 전자가 콜렉터 전극으로 진공으로 이동하는 한편, 상기 콜렉터 전극으로의 전자의 도달을 1쌍의 베이스 전극에 의해 제어하고, 상기 이미터, 콜렉터 및 베이스 전극이 상호 대향 관계로 형성된 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에 있어서,
    a) 기판 상에 전극 재료층을 형성하는 단계;
    b) 전극 재료층 상에 마스크를 형성하는 단계;
    c) 마스크를 이용하여 전극 재료층을 식각해서 전극 재료층 내에 상호 교차되도록 1쌍의 홈을 형성함으로써, 전극 재료층을 전극 재료부로 분리하여 이미터, 콜렉터 및 베이스 전극을 형성하는 단계;
    d) 각 전극 재료부의 일단부에 금속막을 성장시키는 단계; 및
    e) 금속막을 마스크로 이용하여 전극 재료부를 식각하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  14. 제13항에 있어서, 상기 금속막 성장 단계에서 블록은 세슘 화합물 가스의 분위기 내에 위치하고, 전극 재료부의 각 쌍의 대향부 사이에 전류가 인가되어 전극 재료부 상에 금속막을 형성하고, 이어서 블록을 상기 분위기로부터 제거하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  15. 이미터 전극으로부터 방출된 전자가 콜렉터 전극으로 진공으로 이동하는 한편, 상기 콜렉터 전극으로의 전자의 도달을 베이스 전극에 의해 제어하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법에 있어서,
    a) 전극 재료층의 표면 상에 단차를 형성하는 단계;
    b) 전극 재료층의 표면과 평행으로 연장되는 단차 표면을 포함하는 전극 재료층의 표면 상에 마스크를 형성하는 단계; 및
    c) 마스크를 이용하여 전극 재료층의 표면과 경사진 복수 방향으로 상기 전극 재료층을 식각해서 상호 교차하는 홈을 형성함으로써, 전극 재료층을 분리하여 이미터, 콜렉터 및 베이스 전극을 형성하는 단계를 포함하는 진공 마이크로일렉트로닉 트랜지스터의 제조 방법.
  16. a) 전자를 방출하는 이미터;
    b) 상기 이미터와 이격되어 이 이미터로부터 방출된 전자를 받는 애노드; 및
    c) 상기 이미터로부터 방출된 전자와 애노드로의 도달을 제어하는 게이트 전극을 포함하며, 상기 이미터와 애노드는 반도체의 상호 대향하는 1쌍의 돌출부로서 형성되고, 상기 게이트 전극은 상기 이미터와 애노드를 상호 연결하는 직선 근방에 형성되며, 다른 게이트 전극을 추가로 포함하되, 2개의 게이트 전극이 상기 이미터로부터 상기 콜렉터로의 전자의 경로 근방에서 그 경로에 교차하여 배치되며, 상기 각 이미터와 콜렉터는 상기 이미터로부터 상기 애노드로의 전자의 경로와 수직으로 연장되는 선형 단부를 구비하되, 상기 이미터의 선형 단부는 기판의 평면과의 수직선에 대해 동일하거나 0°이상 90°이하의 각도로 연장되며, 상기 콜렉터의 선형 단부는 상기 기판의 평면과의 수직선에 대해 상기 이미터의 선형 단부의 각도와 동일한 각도로 연장되는 반도체 장치.
  17. a) 기판;
    b) 상기 기판 상에 형성되는 이미터;
    c) 상기 이미터와 대향된 위치 관계로 상기 기판 상에 형성되는 콜렉터; 및
    d) 상기 이미터 및 상기 콜렉터로부터 이격된 관계로 상기 기판 상에 형성되는 제1 게이트 전극; 및
    e) 상기 이미터, 상기 콜렉터 및 상기 제1 게이트 전극 사이에 형성되는 X형상의 홈(X shaped groove)을 포함하며, 상기 이미터 및 상기 콜렉터는 선형 단부를 구비하는 진공 마이크로일렉트로닉 트랜지스터.
  18. 제17항에 있어서, 제2 게이트 전극을 추가로 포함하며, 상기 제1 및 제2 게이트 전극이 상기 이미터로부터 상기 콜렉터로의 전자의 경로에 근접하게 대향 측면 상에 배치되는 진공 마이크로일렉트로닉 트랜지스터.
  19. a) 이미터;
    b) 상기 이미터로부터 이격되어 있는 콜렉터; 및
    c) 제1 게이트 전극을 포함하며, 상기 이미터 및 콜렉터는 반도체의 한 쌍의 상호 대향하는 돌출부로서 형성되며, 상기 제1 게이트 전극은 상기 이미터 및 상기 콜렉터를 서로 연결하는 직선 근처에 형성되며, 상기 이미터, 콜렉터 및 제1 게이트 전극 사이에 형성되는 홈은 서로 교차되는 X 형상인 반도체 장치.
  20. 제19항에 있어서, 제2 게이트 전극을 추가로 포함하며, 상기 제1 및 제2 게이트 전극이 상기 이미터로부터 상기 콜렉터로의 전자의 경로에 근접하게 대향 측면 상에 배치되는 반도체 장치.
  21. a) 이미터;
    b) 상기 이미터로부터 이격되어 있는 콜렉터; 및
    c) 제1 게이트 전극을 포함하며, 상기 이미터 및 콜렉터는 반도체의 한 쌍의 상호 대향하는 돌출부로서 형성되며, 상기 게이트 전극은 상기 이미터 및 콜렉터를 서로 연결하는 직선 근처에 형성되며, 상기 이미터는 선형 단부를 구비하는 반도체 장치.
  22. 제21항에 있어서, 상기 이미터, 상기 콜렉터 및 상기 게이트 전극 사이에 형성되는 X 형상의 홈을 포함하는 반도체 장치.
KR1019920001148A 1991-01-28 1992-01-28 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 KR100266837B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP91-26944 1991-01-28
JP2694491A JPH04253139A (ja) 1991-01-28 1991-01-28 真空マイクロエレクトロニクスによるトランジスタ
JP91-115.431 1991-04-19
JP11543191A JP3042011B2 (ja) 1991-04-19 1991-04-19 真空マイクロエレクトロニクスによるトランジスタの製造方法
JP91-115.432 1991-04-19
JP3115432A JPH04322032A (ja) 1991-04-19 1991-04-19 真空マイクロエレクトロニクスによるトランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR920015621A KR920015621A (ko) 1992-08-27
KR100266837B1 true KR100266837B1 (ko) 2000-09-15

Family

ID=27285600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001148A KR100266837B1 (ko) 1991-01-28 1992-01-28 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법

Country Status (4)

Country Link
US (1) US5289077A (ko)
EP (1) EP0498254B1 (ko)
KR (1) KR100266837B1 (ko)
DE (1) DE69209336T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502314A (en) * 1993-07-05 1996-03-26 Matsushita Electric Industrial Co., Ltd. Field-emission element having a cathode with a small radius
US5340997A (en) * 1993-09-20 1994-08-23 Hewlett-Packard Company Electrostatically shielded field emission microelectronic device
EP1601010A3 (fr) * 2004-05-26 2009-01-21 St Microelectronics S.A. Formation de tranchées obliques
WO2008097339A2 (en) * 2006-07-24 2008-08-14 University Of Rochester Ballistic deflection transistor and logic circuits based on same
US7504654B1 (en) * 2008-07-29 2009-03-17 International Business Machines Corporation Structure for logical “OR” using ballistics transistor technology
KR101688471B1 (ko) * 2009-02-13 2016-12-21 세이지 까가와 선상흔이 형성된 금속 박막-플라스틱 복합 필름 및 그 제조 장치
US20150170864A1 (en) * 2013-12-16 2015-06-18 Altera Corporation Three electrode circuit element
US9431205B1 (en) * 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
ITUA20164724A1 (it) 2016-06-28 2017-12-28 St Microelectronics Srl Dispositivo elettronico a semiconduttori con migliorate caratteristiche di testabilita' e relativo metodo di incapsulamento
US20180286621A1 (en) * 2017-03-31 2018-10-04 Palo Alto Research Center Incorporated Semiconductor-free vacuum field effect transistor fabrication and 3d vacuum field effect transistor arrays
US11119405B2 (en) * 2018-10-12 2021-09-14 Applied Materials, Inc. Techniques for forming angled structures
US10991537B2 (en) * 2019-05-03 2021-04-27 International Business Machines Corporation Vertical vacuum channel transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340332A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 電界放出型スウィチング素子およびその製造方法
JPH03261040A (ja) * 1990-03-09 1991-11-20 Mitsubishi Electric Corp マイクロ真空管およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
US4904895A (en) * 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
FR2634059B1 (fr) * 1988-07-08 1996-04-12 Thomson Csf Microcomposant electronique autoscelle sous vide, notamment diode, ou triode, et procede de fabrication correspondant
US4956574A (en) * 1989-08-08 1990-09-11 Motorola, Inc. Switched anode field emission device
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5030895A (en) * 1990-08-30 1991-07-09 The United States Of America As Represented By The Secretary Of The Navy Field emitter array comparator
US5144191A (en) * 1991-06-12 1992-09-01 Mcnc Horizontal microelectronic field emission devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340332A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 電界放出型スウィチング素子およびその製造方法
JPH03261040A (ja) * 1990-03-09 1991-11-20 Mitsubishi Electric Corp マイクロ真空管およびその製造方法

Also Published As

Publication number Publication date
KR920015621A (ko) 1992-08-27
US5289077A (en) 1994-02-22
EP0498254A1 (en) 1992-08-12
EP0498254B1 (en) 1996-03-27
DE69209336T2 (de) 1996-11-14
DE69209336D1 (de) 1996-05-02

Similar Documents

Publication Publication Date Title
US5057047A (en) Low capacitance field emitter array and method of manufacture therefor
US3970887A (en) Micro-structure field emission electron source
KR100266837B1 (ko) 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법
US5150192A (en) Field emitter array
US5245247A (en) Microminiature vacuum tube
EP0379298B1 (en) Method of forming an electrode for an electron emitting device
EP0416625B1 (en) Electron emitting device, method for producing the same, and display apparatus and electron scribing apparatus utilizing same.
JP2007324617A (ja) 横方向共振トンネリング
US4786361A (en) Dry etching process
JPH0340332A (ja) 電界放出型スウィチング素子およびその製造方法
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
US5502314A (en) Field-emission element having a cathode with a small radius
US4037307A (en) Methods for making transistor structures
US5267884A (en) Microminiature vacuum tube and production method
JPH03296284A (ja) 超伝導素子の製造方法
US3453723A (en) Electron beam techniques in integrated circuits
US4587540A (en) Vertical MESFET with mesa step defining gate length
US5471078A (en) Self-aligned heterojunction bipolar transistor
EP0091548B1 (en) Semiconductor structure comprising a mesa region, process for forming a semiconductor mesa; vertical field effect transistor and method of forming a vertical semiconductor device
JP3042011B2 (ja) 真空マイクロエレクトロニクスによるトランジスタの製造方法
JP2690574B2 (ja) 素子作成法
JPH07201284A (ja) 真空トランジスタ及びその作製方法
KR100379614B1 (ko) 이종접합 바이폴라 트랜지스터 및 그 제조방법
JPH04125966A (ja) 半導体装置およびその製造方法
CN116313790A (zh) 基于倾角沉积的晶圆级纳米空气沟道晶体管制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee