KR100265825B1 - 과다증착된 폴리실리콘막 식각방법 - Google Patents
과다증착된 폴리실리콘막 식각방법 Download PDFInfo
- Publication number
- KR100265825B1 KR100265825B1 KR1019930013265A KR930013265A KR100265825B1 KR 100265825 B1 KR100265825 B1 KR 100265825B1 KR 1019930013265 A KR1019930013265 A KR 1019930013265A KR 930013265 A KR930013265 A KR 930013265A KR 100265825 B1 KR100265825 B1 KR 100265825B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- polysilicon layer
- deposited
- polysilicon film
- over
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title abstract description 10
- 238000005530 etching Methods 0.000 title abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000243 solution Substances 0.000 claims abstract description 7
- 238000001035 drying Methods 0.000 claims abstract description 4
- 239000011259 mixed solution Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 9
- 230000008439 repair process Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
본 발명은 폴리실리콘막 증착시 필요이상으로 증착된 폴리실리콘막을 습식식각하여 이상 웨이퍼를 정상 웨이퍼로 처리하는 과다증착된 폴리실리콘막 식각방법에 관한 것으로, 과다증착된 이상 웨이퍼를 NH4OH 용액에 딥하여 제거하는 단계, 순수로 NH4OH 용액을 8 내지 10분간 린스하고, 최종적으로 다시 한번 린스한 다음, 스핀공정을 진행하여 웨이퍼를 건조시키는 단계를 포함하여 이루어짐으로써 폐기될 웨이퍼를 재생시킴으로써 공정수율 향상, 원가절감 효과 및 적당한 식각비의 NH4OH 용액으로써 보다 효과적으로 크리닝 할 수 있는 효과를 얻을 수 있다.
Description
제1도는 본 발명에 따른 폴리실리콘막 식각공정 흐름도.
제2도는 순수와 수산화암모늄의 혼합액의 온도변화에 따른 식각률변화를 보이는 그래프.
본 발명의 반도체 소자 제조 공정 중 폴리실리콘막 증착시 필요이상으로 증착된 폴리실리콘막을 습식식각하여 이상 로트를 정상로트로 처리하는, 과다증착된 폴리실리콘막 식각방법에 관한 것이다.
종래 일반적으로 생산되는 4메가 디램 소자의 폴리실리콘막 두께는 각 층(layer)별로 차이가 있어, 증착시간을 조절하여 필요한 두께를 형성하고 있다. 이때 증착막의 두께는 증착시간에 민감한데 설정시간의 오차로 인해 과다(spec over)증착된 경우 로트(LOT: 웨이퍼 48장이 1 LOT)를 폐기시킴으로 인해 웨이퍼 손실이 많아 공정수율(FAB Yield)을 저하시키는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 과다증착된 폴리실리콘막을 제거한 후 다시 폴리실리콘막을 증착시켜 정상 폴리실리콘막을 형성함으로써 이상로트를 정상 로트로 처리할 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 폴리실리콘막이 과다증착된 웨이퍼를 순수와 NH4OH의 혼합 용액에 담궈 상기 폴리실리콘막을 제거하는 단계; 순수를 이용하여 상기 웨이퍼 상에 잔류하는 상기 NH4OH 용액을 제거하는 단계; 상기 웨이퍼를 건조시키는 단계; 및 상기 웨이퍼 상에 폴리실리콘막을 다시 증착하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
이하 첨부된 도면 제1도 및 제2도를 참조하여 본 발명을 상술한다.
본 발명의 종래 폴리실리콘막 건식식각 후의 중합체(polymer) 제거를 위한 세정(cleaning) 용액으로만 생각했던 NH4OH를 순수와 적당한 비율로 배합하고 여건에 따라 온도를 조정하여 폴리실리콘막을 식각함으로써 이상 로트를 정상로트로 처리할 수 있도록 한 것이 요지이다.
제1도는 본 발명을 구현하는 폴리실리콘막 식각공정 흐름도로서, 먼저 과다증착된 이상 로트를 NH4OH 용액에 담궈(dip)제거하는 단계로 처리 시간은 식각하고자 하는 폴리실리콘막의 두께 및 순수(deionized water)와 NH4OH의 혼합비율에 따른 식각비(etch rate)에 의해 결정된다.
만일 순수와 NH4OH의 혼합비가 1대 1이라면 온도변화에 따른 식각비는 도면 제2도에 도시된 바와 같이 비례곡선은 포물선을 그리게 된다.
이어서, 순수로 NH4OH 용액을 10분간 제거하고, 최종적으로 다시 한번 제거한다.
이후, 스핀 건조공정을 진행하여 웨이퍼를 건조시키고, 상기 웨이퍼 상에 폴리실리콘막을 재증착한다.
상기와 같이 이루어지는 본 발명은 정상 로트로 처리되었다고 판단할 수 있는 굿(good), 리페어(rapair), 썸(sum: good+repair)이 각각 61, 31, 92.5 퍼센트 범위로써 썸이 90 퍼센트를 초과하므로 정상로트로 처리해도 무방한데, 여기서 굿이라 함은 공정을 마친 웨이퍼 내의 다이 중에서 그대로 패키지(package)화 할 수 있는 것을 말하며, 리페어는 레이저를 이용하여 수선하여야만 정상 디램으로 동작할 수 있는 것을, 썸은 굿과 리페어의 합으로 이 썸 값이 90 퍼센트 이상이면 세계수준의 제품이라 생각할 수 있다.
따라서 상기와 같이 이루어지는 본 발명은 적당한 식각비의 NH4OH 용액을 이용하여 과다증착된 폴리실리콘막을 보다 효과적으로 제거할 수 있는 효과를 얻을수 있고, 이에 의해 폐기될 로트를 재생시킴으로써 공정수율 향상에 기여하게 되고 원가절감의 효과를 가져올 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
Claims (1)
- 반도체 장치 제조 방법에 있어서, 폴리실리콘막이 과다증착된 웨이퍼를 순수와 NH4OH의 혼합 용액에 담궈 상기 폴리실리콘막을 제거하는 단계; 순수를 이용하여 상기 웨이퍼 상에 잔류하는 상기 NH4OH 용액을 제거하는 단계; 상기 웨이퍼를 건조시키는 단계; 및 상기 웨이퍼 상에 폴리실리콘막을 다시 증착하는 단계를 포함하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013265A KR100265825B1 (ko) | 1993-07-14 | 1993-07-14 | 과다증착된 폴리실리콘막 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013265A KR100265825B1 (ko) | 1993-07-14 | 1993-07-14 | 과다증착된 폴리실리콘막 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004438A KR950004438A (ko) | 1995-02-18 |
| KR100265825B1 true KR100265825B1 (ko) | 2000-10-02 |
Family
ID=19359266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930013265A KR100265825B1 (ko) | 1993-07-14 | 1993-07-14 | 과다증착된 폴리실리콘막 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100265825B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294824A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | 半導体集積回路の製造装置 |
| JPH04180633A (ja) * | 1990-11-15 | 1992-06-26 | Kawasaki Steel Corp | 半導体装置の製造方法 |
-
1993
- 1993-07-14 KR KR1019930013265A patent/KR100265825B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294824A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | 半導体集積回路の製造装置 |
| JPH04180633A (ja) * | 1990-11-15 | 1992-06-26 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004438A (ko) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1051744B1 (en) | Method of forming a semiconductor device | |
| JP3066593B2 (ja) | エッチング方法 | |
| KR100265825B1 (ko) | 과다증착된 폴리실리콘막 식각방법 | |
| US6251804B1 (en) | Method for enhancing adhesion of photo-resist to silicon nitride surfaces | |
| KR100388232B1 (ko) | 유리기판상의 격자패턴 형성방법 | |
| US6024802A (en) | Vapor treatment process for reducing oxide depletion | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| KR19990065140A (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| KR100668729B1 (ko) | 반도체 소자의 제조방법 | |
| US7276452B2 (en) | Method for removing mottled etch in semiconductor fabricating process | |
| US20050142764A1 (en) | Method for manufacturing semiconductor device | |
| KR100199373B1 (ko) | 웨이퍼 세정방법 | |
| US20180366316A1 (en) | Method for cleaning semiconductor device | |
| KR960012622B1 (ko) | 폴리실리콘막 표면의 산화막 제거방법 | |
| KR100605311B1 (ko) | 두꺼운 감광막 형성 방법 | |
| KR970003682Y1 (ko) | 반도체 습식식각 장치 | |
| KR100193651B1 (ko) | 웨이퍼 백사이드의 박막 제거방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090037122A (ko) | 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법 | |
| KR100701687B1 (ko) | 게이트전극 식각방법 | |
| KR19980026388A (ko) | 반도체 장치 제조방법 | |
| KR19990038801A (ko) | 반도체소자 제조공정의 식각액 조성물 및 이를 이용한 식각방법 | |
| KR20000001861A (ko) | 반도체소자 제조방법 | |
| JPH04273126A (ja) | 半導体装置の製造方法 | |
| JPS6197833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |