KR100265790B1 - 카드에지에뮬레이션마이크로프로세서기판 - Google Patents

카드에지에뮬레이션마이크로프로세서기판 Download PDF

Info

Publication number
KR100265790B1
KR100265790B1 KR1019970035221A KR19970035221A KR100265790B1 KR 100265790 B1 KR100265790 B1 KR 100265790B1 KR 1019970035221 A KR1019970035221 A KR 1019970035221A KR 19970035221 A KR19970035221 A KR 19970035221A KR 100265790 B1 KR100265790 B1 KR 100265790B1
Authority
KR
South Korea
Prior art keywords
microprocessor
board
emulation
signal
substrate
Prior art date
Application number
KR1019970035221A
Other languages
English (en)
Other versions
KR19990011962A (ko
Inventor
박영헌
Original Assignee
박태진
삼성톰슨시에스에프주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박태진, 삼성톰슨시에스에프주식회사 filed Critical 박태진
Priority to KR1019970035221A priority Critical patent/KR100265790B1/ko
Publication of KR19990011962A publication Critical patent/KR19990011962A/ko
Application granted granted Critical
Publication of KR100265790B1 publication Critical patent/KR100265790B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10325Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

에뮬레이션 작업이 용이한 카드에지에뮬레이션 마이크로프로세서 기판이 개시된다. 본 카드에지에뮬레이션 마이크로프로세서 기판은, 마이크로프로세서를 탑재하고 있는 기판에 있어서, 에뮬레이션 포드가 커넥터에 연결되면, 버스요구신호가 상기 기판의 마이크로프로세서에 인가되어 상기 마이크로프로세서를 디스에이블시키고, 에뮬레이터의 프로세서가 피검사기판을 관장할 수 있게 하는 상기 마이크로프로세서의 모든 신호가 확장된 에지부 및 상기 에뮬레이션 포드와의 연결을 위하여 상기 에지부에 구비된 커넥터를 포함하여, 개발제품의 프로그램 디버깅 작업이나 생산된 제품의 수리작업시에 수행되는 에뮬레이션 작업이 간편하며, 마이크로프로세서의 장입 및 탈착작업이 필요없기 때문에 취약한 환경조건하에서도 안정된 유지보수작업이 가능한 시스템을 구현할 수 있다.

Description

카드에지에뮬레이션 마이크로프로세서 기판{Card edge emulation microprocessor board}
본 발명은 마이크로프로세서 기판에 관한 것으로 더 상세하게는 개발작업이나 수리작업시 필요한 에뮬레이션 작업을 용이하게 실시할 수 있는 카드에지에뮬레이션 마이크로프로세서 기판에 관한 것이다.
마이크로프로세서는 고기능, 고집적화되어 있어 프로그램 개발이나 유지보수시 시스템의 평가, 수리등이 복잡하고 어렵게 된다. 따라서, 마이크로프로세서를 이용한 제품을 개발하는 분야에서는 대부분 마이크로프로세서개발시스템(Microprocessor Development System)을 보유하고 있다. 이러한 개발시스템은 에뮬레이터(emulator)의 포드(pod)를 피검사기판(BUT : Board Under Test)의 프로세서를 뽑아 낸 자리에 연결하여 에뮬레이터의 프로세서가 피검사기판의 프로세서를 대신하게 한다. 그러나 상기 방법은 피검사기판의 프로세서를 빼고 끼우는 과정에서 칩의 핀이 손상되기 쉽다는 단점이 있다.
또한, 카드랙(card rack)을 사용한 시스템에서는 카드와 카드사이에 공간여유가 부족한 경우가 많은데 이러한 경우에는 에뮬레이터의 포드를 연결하기 위해서 확장카드를 사용하여야 한다. 도 1에 종래의 확장카드를 이용한 에뮬레이터 연결도를 도시하였다. 도 1을 참조하면, 종래의 확장카드를 이용한 에뮬레이터 연결에서는, 시스템을 에뮬레이션시키기 위하여 우선 카드랙상에서 마이크로프로세서가 장착된 카드기판(100)을 빼내고 카드기판(100)에서 마이크로프로세서(미도시)를 뽑아낸 다음, 카드기판(100)을 빼낸 자리에 확장카드(102)를 삽입하고 확장카드(102)에 카드기판(100)을 삽입한다. 확장카드(102)에 연결된 카드기판(100)의 마이크로프로세서를 빼낸 자리에는 에뮬레이터(104)의 포드(106)를 연결함으로써 에뮬레이션을 위한 연결작업이 완료된다.
상기와 같은 종래의 확장카드(102)를 이용한 에뮬레이션 방법은, 확장기판(102)을 연결하기 위해서 시스템의 커버를 열고 수작업으로 마이크로프로세서가 장착된 카드기판(100)상에 확장기판(102)을 삽입하는 까다로운 작업이 필요하며 또한 확장기판(102)이 외부로 노출되어 작업공간이 많이 소요되고 내환경성이 열악하다.
또한, 마이크로프로세서 기판이 군용시스템에 적용되는 경우에는, 진동, 충격등으로 인하여 환경적인 요인이 취약하여 소켓을 사용할 수 없기 때문에 피검사기판의 마이크로프로세서는 납땜하여 조립되는 것이 통상적이다.
상기와 같이 마이크로프로세서 기판이 군용시스템에 적용되는 경우에는, 에뮬레이션을 위해 마이크로프로세서를 뺀 다음 그 위치에 에뮬레이터의 포드를 연결하는 방법을 사용하는 것 자체가 불가능하다.
본 발명이 이루고자 하는 기술적 과제는, 피검사기판의 프로세서를 제거하거나 확장기판을 사용하지 않고, 에뮬레이터의 포드를 피검사기판에 연결할 수 있는 마이크로프로세서 기판을 제공하는 것이다.
도 1은 종래의 확장카드를 이용한 에뮬레이터 연결도이다.
도 2는 본 발명의 일실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 제어신호처리 연결회로를 도시한 회로도이다.
도 3은 도 2에 도시한 회로의 버스요구/응답 동작 타이밍도이다.
도 4는 본 발명의 타실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 제어신호처리 연결회로를 도시한 회로도이다.
도 5는 본 발명의 카드에지에뮬레이션 마이크로프로세서 기판에 에뮬레이터를 연결한 예의 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
200...마이크로프로세서 기판, 202...Z8002 마이크로프로세서,
204...기판에지확장부, 206...커넥터,
208...발광다이오드, 210...어댑터,
212...점퍼.
상기 과제를 이루기 위하여 본 발명에 의한 카드에지에뮬레이션 마이크로프로세서 기판은,
에뮬레이션 포드가 커넥터에 연결되면, 상기 마이크로프로세서를 디스에이블시키는 신호가 상기 기판의 상기 마이크로프로세서에 인가되어, 에뮬레이터의 프로세서가 피검사기판을 관장할 수 있게 하는 상기 마이크로프로세서의 모든 신호가 확장된 에지부 및 상기 에뮬레이션 포드와의 연결을 위하여 상기 에지부에 구비된 커넥터를 포함하는 것을 특징으로 하는 카드에지에뮬레이션 마이크로프로세서 기판인 것을 특징으로 한다.
또한, 상기 커넥터는 직각 커넥터인 것이 바람직하다.
이하, 첨부된 도면들을 참조하면서 본 발명에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 바람직한 실시예들을 설명하기로 한다.
마이크로프로세서가 장착된 시스템을 에뮬레이션시키려면 먼저 마이크로프로세서의 출력신호를 플로팅상태로 만들어 디스에이블시켜야 하는데, 프로세서를 디스에이블시키는 신호는 리셋(reset)이나 버스제어신호등이 있으며, 가능한 많은 출력신호를 플로팅시킬 수 있는 신호를 선택하여 사용하는 것이 바람직하다.
도 2에 본 발명의 일실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 제어신호처리 연결회로를 도시하였다. 도 2를 참조하면, 본 발명에 의한 카드에지에뮬레이션 마이크로프로세서 기판(200)은, 마이크로프로세서 기판(200)상에 있는 Z8002 마이크로프로세서(202)의 버스요구신호(/BUSREQ), 어드레스버스(ADDRESS BUS), 데이터버스(DATA BUS), 콘트롤버스(CONTROL BUS) 및 접지(GND) 단자를 기판(200)의 에지부로 확장시킨 확장선들(2041,2042,2043,2044,2045)로 이루어진 기판에지확장부(204)를 구비하고 있으며, 버스인식신호(/BUSACK)단자에는 발광다이오드(LED)가 접속되고, 에지부에는 확장선들(2041,2042,2043,2044,2045)이 접속된 커넥터(206)가 구비되어 있다. 또한, 에뮬레이터포드에는 에뮬레이터포드와 케넥터(206)을 접속시키기 위해 어뎁터(210)가 접속되어 있다.
상기와 같이 구성된 본 발명의 실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 동작으로서 Z8002 버스요구/응답 타이밍도를 도 3에 도시하였다. 이하에서 도 3을 참조하여 동작을 설명하기로 한다. 어댑터(210)가 접속된 에뮬레이터포드를 커넥터(206)에 연결하면, 로우 액티브인 버스요구신호(/BUSREQ)에는 어뎁터(210)의 점퍼(212)에 의해 접지(GND)입력이 인가되고, 이때 시스템내부클록(CLOCK)이 라이징에지로 전환되면 상기 버스요구신호(/BUSREQ)에 의해 마이크로프로세서(202) 내부의 내부버스요구신호(INTERNAL /BUSREQ)가 액티브로 된다. 마이크로프로세서(202)는 임의의 M 사이클을 경과하여 상기 내부버스요구신호(INTERNAL /BUSREQ)의 응답신호로 버스인식신호(/BUSACK)를 출력하고, /AS, AN, AD, /MREQ, /DS, ST0 ∼ ST3, B/W, R/W, N/S의 출력신호는 논플로팅상태에서 플로팅상태로 절환되어 버스가용상태로 바뀌게 된다. 이에 따라, 마이크로프로세서(202)는 어드레스버스(ADDRESS BUS), 데이터버스(DATA BUS), 콘트롤버스(CONTROL BUS)를 통해 도시하지 않은 에뮬레이터와 통신하게 됨으로써 에뮬레이션이 수행된다. 이때 버스인식신호(/BUSACK)에는 발광다이오우드(LED)가 연결되어 있음으로써 에뮬레이션이 가능한 상태임을 용이하게 판단할 수 있다. 만일, 버스요구신호(/BUSREQ)가 논액티브로 되면 시스템 내부 클록의 라이징 에지에서 상기 버스요구신호(/BUSREQ)가 인식되어 내부버스요구신호(INTERNAL /BUSREQ) 및 버스인식신호(/BUSACK)가 논액티브로 절환되고, 상기 출력신호들이 논플로팅 상태로 되면서 에뮬레이션이 해제된다.
도 4에는 본 발명의 타실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판의 제어신호처리 연결회로를 도시하였다. 도 4를 참조하면, 본 발명에 의한 카드에지에뮬레이션 마이크로프로세서 기판은, 시스템에서 버스요구신호(/BUSREQ)를 사용하는 경우로서 마이크로프로세서 기판(400)상에 있는 Z8002 마이크로프로세서(402)의 제1버스요구신호(/BUSREQ_1), 제1버스인식신호(/BUSACK_1), 시스템버스요구신호(SYSTEM /BUSREQ), 시스템버스인식신호(SYSTEM /BUSACK), 어드레스버스(ADDRESS BUS), 데이터버스(DATA BUS), 콘트롤버스(CONTROL BUS) 및 접지(GND) 단자를 에지부로 확장시킨 확장선들(4041,4042,4043,4044,4045,4046,4047)로 이루어진 기판에지확장부(404)를 구비하고 있으며, 마이크로프로세서(402)의 제1버스요구신호(/BUSREQ_1)단자에는 앤드 게이트(405)가 접속되고, 제1버스인식신호(/BUSACK_1)단자에는 3상버퍼(408)가 접속되며, 3상버퍼(408)의 제어입력단자에는 인버터(406)가 접속되어 있다. 상기 기판(400)의 에지부에는 마이크로프로세서로부터 확장된 확장선들(4041,4042,4043,4044,4045,4046,4047)이 접속된 커넥터(410)가 구비되어 있다. 또한, 에뮬레이터포드에는 에뮬레이터포드와 커넥터(410)를 접속시키기 위해 어뎁터(414)가 접속되어 있다.
상기와 같이 구성된 본 발명의 실시예에 의한 카드에지에뮬레이션 마이크로프로세서 기판(400)은, 에뮬레이터 포드를 커넥터(410)에 삽입하면 어뎁터(414)의 점퍼(412)에 의해 마이크로프로세서(402)의 제1버스요구신호(/BUSREQ_1)단자에 접속되어 있는 앤드 게이트(405)의 일입력단자에 접지(GND)가 입력되고, 시스템내부클록(CLOCK)이 라이징에지로 전환되면 제1버스요구신호(/BUSREQ_1)에 의해 마이크로프로세서(402) 내부의 내부버스요구신호(INTERNAL /BUSREQ)가 액티브로 된다. 마이크로프로세서(402)는 임의의 M 사이클을 경과하여 상기 내부버스요구신호(INTERNAL /BUSREQ)의 응답신호로 버스인식신호(/BUSACK)를 출력하고, /AS, AN, AD, /MREQ, /DS, ST0 ∼ ST3, B/W, R/W, N/S의 출력신호는 논플로팅상태에서 플로팅상태로 절환되어 버스가용상태로 바뀌게 된다. 이에 따라, 마이크로프로세서(402)는 어드레스버스(ADDRESS BUS), 데이터버스(DATA BUS), 콘트롤버스(CONTROL BUS)를 통해 도시하지 않은 에뮬레이터와 통신하게 됨으로써 에뮬레이션이 수행된다. 이때, 시스템으로부터 버스요구신호(/BUSREQ)가 입력되면 상기 버스요구신호(/BUSREQ)는 커넥터와 에뮬레이터 포드를 통해 도시하지 않은 에뮬레이터의 마이크로프로세서에 입력되어 상기 에뮬레이터의 마이크로프로세서는 제2버스인식신호(/BUSACK_2)를 출력한다. 출력된 제2버스인식신호(/BUSACK_2)는 에뮬레이터포드와 접속된 어댑터(414)를 통해 커넥터(410)로 입력되는데 이때 에뮬레이터 포드가 커넥터(410)에 접속되어 있음에 따라 3상버퍼(408)가 플로팅되어있기 때문에 기판의 마이크로프로세서(402)측의 제1버스인식신호(/BUSACK_1)는 출력되지 않고 상기 에뮬레이터에서 출력된 제2버스인식신호(/BUSACK_2)가 시스템 버스인식신호(SYSTEM/ BUSACK)로 전송된다. 또한, 커넥터(410)가 접속되어 있지 않을 경우에는 3상버퍼(408)가 논플로팅상태로 되기 때문에 마이크로프로세서(402)의 제1버스인식신호(/BUSACK_1)가 시스템 버스인식신호(SYSTEM /BUSACK)로 전송된다.
상술한 바와 같은 카드에지에뮬레이션은 대부분의 프로세서에서 적용이 가능하나 어떤 제어신호를 사용하여 보다 간단하게 구현하는가가 중요하다. 자이로그사 프로세서의 경우 상기 Z8002의 예와 같이 버스요구신호(/BUSREQ)를 이용하여 Z80의 에뮬레이션도 구현할 수 있으며, 인텔사의 프로세서는 리셋(RESET), 홀드(HOLD)등의 신호를 사용하여 에뮬레이션을 구현할 수 있다. 표 1에는 이러한 대표적인 프로세서에 대해 카드에지에뮬레이션을 구현하기 위한 제어신호 및 플로팅 신호를 도시하였으며 각각의 프로세서에 대한 카드에지에뮬레이션 제어신호와 플로팅 신호를 이하에서 실시예로 설명하기로 한다.
대표적인 마이크로프로세서의 카드에지에뮬레이션 적용을 위한 버스 상태표
순번 프로세서 기종 에뮬레이션제어신호 플로팅 신호주1) 논플로팅 신호주2)
제1번 Z80 /BUSREQ A0 ∼ A15D0∼ D15/IORQ, /MREQ/WR, /RD /BUSACK/M1/RFSH/HALT
제2번 8086(MAX 모드) RESET AD0 ∼ AD15A16 ∼ A19 / S3 ∼ S6/BHE / S7S0 ∼ S2/LOCK, /RD QS0, QS1/RQ/GTO/RQ/GT1
제3번 80286 HOLD D0 ∼ D15A0 ∼ A23/BHE/S1, /S0M/IOCODE/INTA/LOCK/PEACK HLDA
주1) 제어신호가 액티브시 플로팅되는 출력신호주2) 제어신호가 액티브시 논플로팅되는 출력신호
표 1의 제1번에 본 발명의 타실시예로서 Z80 프로세서에 대한 카드에지에뮬레이션 제어신호, 플로팅 신호 및 논플로팅신호를 나타내었다.
표 1의 제1번을 참조하면, Z80 마이크로프로세서가 장착된 피검사기판에서는 버스요구신호(/BUSREQ)가 "ON"되면 A0 ∼ A15, D0 ∼ D7, /IORQ, /MREQ, /WR, /RD의 대부분의 출력신호가 플로팅 되고, /BUSACK, /M1, /RFSH, /HALT의 일부신호만 논플로팅 상태로 남아있게 되므로 Z80 마이크로세서의 경우 버스요구신호(/BUSREQ)를 에뮬레이션 제어신호로 사용하여, 본 발명의 목적인 카드에지에뮬레션을 수행할 수 있게된다.
표 1의 제2번에 본 발명의 타실시예로서 8086 프로세서에 대한 카드에지에뮬레이션 제어신호, 플로팅 신호 및 논플로팅신호를 나타내었다.
표 1의 제2번을 참조하면, 8086 마이크로프로세서가 장착된 피검사기판에서는 리셋신호(RESET)가 "ON"되면 AD0 ∼ AD15, A16 ∼ A19 / S3 ∼ S6, /BHE /S7, S0 ∼ S2, /LOCK, /RD가 플로팅신호로 되고, QS0, QS1, /RQ/GT0, /RG/GT1의 일부의 신호만 논플로팅상태로 남아있게되므로 8086 마이크로세서의 경우 리셋신호(RESET)를 에뮬레이션 제어신호로 사용하여, 본 발명의 목적인 카드에지에뮬레션을 수행할 수 있게된다.
표 1의 제3번에 본 발명의 타실시예로서 80286 프로세서에 대한 카드에지에뮬레이션 제어신호, 플로팅 신호 및 논플로팅신호를 나타내었다.
표 1의 제3번을 참조하면, 80286 마이크로프로세서가 장착된 피검사기판에서는 홀드신호(HOLD)가 "ON"되면 D0 ∼ D15, A0 ∼ A23, /BHE, S1, S0, M/IO, CODE/INTA, /LOCK, /PEACK가 플로팅신호로 되고, HLDA만 논플로팅상태로 남아있게되므로 80286 마이크로세서의 경우 홀드신호(HOLD)를 에뮬레이션 제어신호로 사용하여, 본 발명의 목적인 카드에지에뮬레션을 수행할 수 있게된다.
이상에서 설명한 바와 같이 카드에지에뮬레이션에서 가장 중요한 것은 피검사기판의 프로세서를 어떻게 디스에이블시킬 것인가 하는 것이며, 특히, 하나의 신호를 이용하여 프로세서의 가능한 많은 출력신호를 플로팅 상태로 만드는 것이 중요한데, 플로팅되지 않는 신호는 3상 버퍼(3-STATE BUFFER)를 사용하여 플로팅시켜야 한다. 또한, 본 발명의 카드에지에뮬레이션 마이크로프로세서 기판을 설계할 때 는, 피검사기판의 마이크로프로세서에서 에뮬레이션용 커넥터까지 연결되는 신호가 실제 시스템이 자체동작할 때는 필요없는 신호가 되고 오히려 마이크로프로세서의 타신호와의 간섭효과를 초래하게되는 것을 고려하여 피검사기판의 마이크로프로세서를 에뮬레이션용 커넥터에 가까이 위치하도록 하는 것이 바람직하며, 연결신호선도 가능한 쉴드처리를 하는 것이 바람직하다.
도 5에는 본 발명의 카드에지에뮬레이션 마이크로프로세서 기판에 에뮬레이터를 연결한 예의 사시도를 도시하였다. 도 5를 참조하면, 본 발명의 카드에지에뮬레이션 마이크로프로세서 기판(500)은 기판(500)상의 마이크로프로세서(502)가 에지부에 근접하여 장착하고 있으며 에지부에는 직각형커넥터(506)가 구비되어 있으며 커넥터(506)에는 커넥터(506)에 조합되도록 설계된 어댑터(507)를 구비하고 있는 에뮬레이터 포드(508)가 접속됨으로써 에뮬레이터(510)가 기판(500)을 에뮬레이션할 수 있도록 연결되어 있다.
도시한 바와 같이 본 발명의 카드에지에뮬레이션 마이크로프로세서 기판은 마이크로프로세서를 관장할 수 있는 모든 신호가 기판의 에지부로 확장되고 상기 에지부에 직각형 커넥터 피검사기판의 프로세서를 제거하거나 별도의 확장기판을 사용하지 않고도 에뮬레이터의 포드를 피검사기판에 연결할 수 있다. 또한, 직각형커넥터(506)를 사용함으로써 기판상의 신호패턴선에 대해 수직방향으로 연결선이 접속되고 상기 연결선은 직각으로 구부러져 기판외부로 연결부를 제공하여 에뮬레이터 포드가 기판에 대해 수직방향으로 접속되지 않고 평행하게 접속되므로 접속을 위한 공간의 제약을 받지 않는다.
본 발명의 카드에지에뮬레이션 마이크로프로세서 기판은, 개발제품의 프로그램 디버깅 작업이나 생산된 제품의 수리작업시에 수행되는 에뮬레이션 작업이 간편하며, 마이크로프로세서의 장입 및 탈착작업이 필요없기 때문에 취약한 환경조건하에서도 안정된 유지보수작업이 가능한 시스템을 구현할 수 있다.

Claims (2)

  1. 마이크로프로세서를 구비하는 기판에 있어서,
    에뮬레이터(510)가 피검사기판(500)을 관장하도록 하기 위한 에뮬레이션 포드(508)의 신호선들과, 상기 마이크로프로세서(502)를 디스에이블시키는 신호선들을 접속하는 확장선들을 구비하는 에지부; 및
    상기 에뮬레이션 포드(508)와의 연결을 위하여 상기 에지부의 확장선들과 접속된 커넥터;를 포함하는 것을 특징으로 하는 카드에지에뮬레이션 마이크로프로세서 기판.
  2. 제1항에 있어서, 상기 커넥터는 직각형 커넥터인 것을 특징으로 하는 카드에지에뮬레이션 마이크로프로세서 기판.
KR1019970035221A 1997-07-25 1997-07-25 카드에지에뮬레이션마이크로프로세서기판 KR100265790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970035221A KR100265790B1 (ko) 1997-07-25 1997-07-25 카드에지에뮬레이션마이크로프로세서기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035221A KR100265790B1 (ko) 1997-07-25 1997-07-25 카드에지에뮬레이션마이크로프로세서기판

Publications (2)

Publication Number Publication Date
KR19990011962A KR19990011962A (ko) 1999-02-18
KR100265790B1 true KR100265790B1 (ko) 2000-09-15

Family

ID=19515745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035221A KR100265790B1 (ko) 1997-07-25 1997-07-25 카드에지에뮬레이션마이크로프로세서기판

Country Status (1)

Country Link
KR (1) KR100265790B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09128263A (ja) * 1995-10-31 1997-05-16 Tokyo Denshi Sekkei Kk Bga型リード端子を有するcpuを装備したコンピュータ装置に用いるインサーキットエミュレータ装置のプローブ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09128263A (ja) * 1995-10-31 1997-05-16 Tokyo Denshi Sekkei Kk Bga型リード端子を有するcpuを装備したコンピュータ装置に用いるインサーキットエミュレータ装置のプローブ装置

Also Published As

Publication number Publication date
KR19990011962A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR0168656B1 (ko) 데이터 처리 시스템
EP1205848A1 (en) Embedded microcontroller bound-out chip as preprocessor for a logic analyser
KR100281901B1 (ko) 듀얼 명령어 세트 아키텍쳐
EP0130733A2 (en) Multiprocessor system
EP0510241A2 (en) Upgradeable/downgradeable computer
US5251150A (en) Sub-modular development system for modular computer-based instruments
JPH113245A (ja) スマートデバッグインターフェース回路
EP0493888B1 (en) Personal computer with local memory expansion capability
US5276864A (en) Personal computer with alternate system controller error detection
KR100265790B1 (ko) 카드에지에뮬레이션마이크로프로세서기판
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
JP3003782B2 (ja) 開発支援装置
US6973607B2 (en) Method and apparatus for testing electronic components
Grisham et al. An optically isolated digital interface for the SKED system
JP2501975B2 (ja) 二つの異なるマイクロプロセッサのいずれかで演算するためのデ―タ処理システム
US20020035659A1 (en) Switching system
US5537600A (en) Personal computer with alternate system controller
US20030065916A1 (en) Method and apparatus for diagnosing the cause of a processor reset
KR100768436B1 (ko) 에뮬레이팅 지원 보드
CN219226766U (zh) 便插式下载合成接口设备
KR100192866B1 (ko) 휴대용 컴퓨터의 디버깅카드 접속장치
JPS55163699A (en) Testing system for memory board
KR20040000070A (ko) 아이사 버스를 이용한 68000 시피유 장착 피시비 기판디버그 방법.
KR970004867Y1 (ko) 5슬롯 sbb장치
JP2859913B2 (ja) エミュレーションテスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee