KR100265759B1 - Method for forming interlayer dielectric at low temperature using electron beam - Google Patents

Method for forming interlayer dielectric at low temperature using electron beam Download PDF

Info

Publication number
KR100265759B1
KR100265759B1 KR1019970049094A KR19970049094A KR100265759B1 KR 100265759 B1 KR100265759 B1 KR 100265759B1 KR 1019970049094 A KR1019970049094 A KR 1019970049094A KR 19970049094 A KR19970049094 A KR 19970049094A KR 100265759 B1 KR100265759 B1 KR 100265759B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
forming
hsq
Prior art date
Application number
KR1019970049094A
Other languages
Korean (ko)
Other versions
KR19990026802A (en
Inventor
구주선
이해정
김성호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970049094A priority Critical patent/KR100265759B1/en
Publication of KR19990026802A publication Critical patent/KR19990026802A/en
Application granted granted Critical
Publication of KR100265759B1 publication Critical patent/KR100265759B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Abstract

PURPOSE: A method for fabricating a low-temperature interlayer dielectric using an electron beam is to cure a hydrogen silsesquioxane(HSQ) interlayer dielectric at a low temperature and simplify a manufacturing process of forming the HSQ interlayer dielectric. CONSTITUTION: The first insulating layer(104) is formed on a semiconductor substrate(100) with a substructure(102). An SOG(spin-on glass) layer(106) is coated on the first insulating layer. The second insulating layer(108) is formed on the SOG layer. The SOG layer is cured projecting an electron beam to the second insulating layer. The SOG layer is an HSQ. The substructure is a capacitor, whose dielectric layer is formed with one selected from the group consisting of ONO, Pb(Zr,Ti)O3, PbTiO3, (Pb,La)(Zr,Ti)O3, BaTiO3, (Ba,Sr)TiO3, Ta2O5 and SrTiO3. When the SOG layer is cured, a temperature of the semiconductor substrate is 20 deg.C to 500 deg.C.

Description

전자빔을 이용한 저온 층간절연막 형성방법{Method for forming interlayer dielectric at low temperature using electron beam}Method for forming interlayer dielectric at low temperature using electron beam

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 층간절연막 형성방법과 이 층간절연막의 상부에 콘택을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an interlayer insulating film of a semiconductor device and a method of forming a contact on the interlayer insulating film.

반도체 장치의 고집적화에 따라 디자인 룰(design rule)이 감소하고 있다. 이에 따라, 고집적 반도체장치에 요구되는 충분한 셀 커패시턴스(cell capacitance)를 얻기 위해서 셀 커패시터(cell capacitor)의 높이가 1㎛ 이상 높아지고 있다. 따라서, 셀 어레이(cell array) 영역과 주변회로(peripheral circuit) 영역간의 단차가 증가하여 리소그래피 해상도(lithography resolution)에 문제가 발생될 수 있다. 이에 따라, 보다 더 높은 평탄도를 구현할 수 있는 층간 절연막이 요구되고 있다. 현재는 BPSG(BboroPhosphoSilicate Glass)막을 형성한 후 이를 플로우(flow)시키거나, O3-TEOS USG(TetraEthyl OrthoSilicate Undoped Silicate Glass)막을 형성하고 에치 백(etch back)하여 평탄화하는 방법으로 층간 절연막을 형성하는 것이 일반적이다.As the semiconductor device is highly integrated, design rules are decreasing. Accordingly, in order to obtain sufficient cell capacitance required for the highly integrated semiconductor device, the height of the cell capacitor is increased by 1 µm or more. Thus, the step difference between the cell array region and the peripheral circuit region may increase, which may cause a problem in lithography resolution. Accordingly, there is a need for an interlayer insulating film capable of realizing even higher flatness. At present, an interlayer insulating film is formed by forming a BboroPhosphoSilicate Glass (BPSG) film and then flowing it, or forming an O 3 -TEOS USG (TetraEthyl OrthoSilicate Undoped Silicate Glass) film and etching back to planarize it. Is common.

이때, 상기 BPSG막을 플로우시키기 위해서는 30분 정도의 공정 시간 동안 850℃ 정도의 높은 온도를 반도체 기판에 인가하는 것이 요구되며, 상기 O3-TEOS USG막을 이용하는 경우에는 그 형성 공정이 복잡하다. 또한, 위의 두물질을 이용하는 방법으로는 양호한 평탄도를 얻기 어렵다. 또한, 256Mb급 이상의 고집적 반도체 장치에서는 보다 얕은 접합(shallow junction)이 요구된다. 이에 따라, 보다 저온에서 우수한 평탄도를 얻을 수 있는 층간 절연막이 요구되고 있다. 더욱이, 보다 높은 셀 커패시턴스가 반도체 장치에 요구됨에 따라 셀 커패시터의 유전막으로서 산화 탄탈륨(Ta2O5) 또는 BST((Ba,Sr)TiO3)와 같은 고유전 물질이 요구되는 데, 이러한 고유전 물질을 유전막으로 이용하는 데에는 저온공정이 요구된다. 따라서, 256Mb급 이상의 고집적 반도체 장치에서는 저온에서 우수한 평탄도를 얻을 수 있는 층간절연막이 요구되고 있다.In this case, in order to flow the BPSG film, it is required to apply a high temperature of about 850 ° C. to the semiconductor substrate for a process time of about 30 minutes, and the formation process is complicated when the O 3 -TEOS USG film is used. In addition, it is difficult to obtain good flatness using the above two materials. In addition, shallower junctions are required in highly integrated semiconductor devices of 256 Mb or more. Accordingly, there is a demand for an interlayer insulating film capable of obtaining excellent flatness at a lower temperature. Moreover, as higher cell capacitances are required in semiconductor devices, high dielectric materials such as tantalum oxide (Ta 2 O 5 ) or BST ((Ba, Sr) TiO 3 ) are required as dielectric films for cell capacitors. The low temperature process is required to use the material as a dielectric film. Therefore, in an integrated semiconductor device of 256 Mb or more, an interlayer insulating film capable of obtaining excellent flatness at a low temperature is required.

상기한 문제점을 해결하려는 방법의 하나로 SOG(Spin On Glass)막을 이용한 층간절연막 형성방법이 제안되고 있다. SOG막은 유기 SOG막과 무기 SOG막으로 대별된다. 유기 SOG막은 저온에서 형성할 수 있지만, 막내에 탄소 성분을 함유하고 있으며 600℃ 이상에서 크랙(crack)이 생성되는 단점을 갖고 있다. 이에 따라서, 무기 SOG막 타잎의 하나인 수소 실세스퀴옥산(Hydrogen SilSesQuioxane;(HSiO1.5)n; 이하 "HSQ"라 한다)막이 제안되고 있다. HSQ막은 유동성 산화막(Flowable Oxide Film)의 일종인 데, 스핀 코팅(spin coating) 방법에 의하여 3000Å 이상의 막을 형성할 수 있다. 또한, HSQ막은 특정 온도에서 자발 플로우(self-flow)를 일으키는 특성을 가지므로 다른 유기 SOG막이나 무기 SOG막에 비해서 더 양호한 평탄도를 얻을 수 있다. 또한, HSQ막은 700℃이상의 높은 온도에서도 크랙이 발생하지 않는 양호한 크랙 저항력을 가지고 있는 장점이 있다.As one of methods for solving the above problems, a method of forming an interlayer insulating film using a spin on glass (SOG) film has been proposed. SOG films are roughly divided into organic SOG films and inorganic SOG films. Although the organic SOG film can be formed at a low temperature, it contains a carbon component in the film and has a disadvantage in that cracks are generated at 600 ° C or higher. Accordingly, a hydrogen silsesquioxane (HSiO 1.5 ) n (hereinafter referred to as "HSQ") film, which is one of inorganic SOG film types, has been proposed. The HSQ film is a kind of a flexible oxide film, and can form a film of 3000 GPa or more by a spin coating method. In addition, since the HSQ film has a characteristic of causing self-flow at a specific temperature, better flatness can be obtained than other organic SOG films or inorganic SOG films. In addition, the HSQ film has an advantage of having a good crack resistance that does not generate cracks even at a high temperature of 700 ℃ or more.

따라서, HSQ를 이용하면 저온에서 간단한 공정으로 256 Mb DRAM 이상의 반도체장치에 적용할 수 있는 충분한 평탄도를 가지는 층간절연막을 형성할 수 있을 것으로 예상된다.Therefore, the use of HSQ is expected to form an interlayer insulating film having sufficient flatness that can be applied to semiconductor devices of 256 Mb DRAM or more in a simple process at low temperature.

그러나, HSQ를 사용하더라도 적어도 550℃ 이상의 온도에서 큐어링하는 공정이 필요하다. 그러나, 고집적 반도체장치일수록 커패시터의 특성을 향상시키기 위하여 산화 탄탈륨, BST, PZT(Pb(Zr, Ti)O3) 등의 고유전물질을 사용하는 데, 이 경우에는 커패시터에서의 누설전류를 감소시키기 위하여 더 저온에서 큐어링하는 것이 요구되고 있다. 따라서, 위의 고유전물질을 사용한 커패시터를 형성한 이후에 그 상부에 위치하는 층간절연막을 큐어링할 때, 종래의 550 ℃ 보다 더 낮은 저온에서 큐어링공정을 진행할 수 있어야 한다.However, even using HSQ, a process of curing at a temperature of at least 550 ° C. or higher is required. However, in the case of highly integrated semiconductor devices, high dielectric materials such as tantalum oxide, BST, and PZT (Pb (Zr, Ti) O 3 ) are used to improve the characteristics of the capacitor. In this case, the leakage current in the capacitor is reduced. In order to cure at a lower temperature is required. Therefore, when forming the capacitor using the high-k dielectric material, when curing the interlayer insulating film positioned on the upper portion, it should be able to proceed the curing process at a lower temperature than the conventional 550 ℃.

따라서, 본 발명이 이루고자 하는 기술적 과제는 커패시터를 형성한 이후에 종래의 550 ℃ 보다 더 낮은 약 400 ℃ 정도의 저온에서 층간절연막을 큐어링(curing)하는 방법을 제공하는 데 있으며, 더 나아가 이 층간절연막상에 콘택을 형성하는 방법을 제공하는 데 있다.Accordingly, a technical object of the present invention is to provide a method of curing an interlayer insulating film at a low temperature of about 400 ° C., which is lower than the conventional 550 ° C., after forming a capacitor. A method of forming a contact on an insulating film is provided.

도 1a 내지 도 1f는 본 발명의 제1 실시예에 의한 HSQ 층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.1A to 1F are cross-sectional views illustrating a method of forming an HSQ interlayer insulating film according to a first embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 제2 실시예에 의한 HSQ 층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.2A to 2E are cross-sectional views illustrating a method of forming an HSQ interlayer insulating film according to a second embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 제3 실시예에 의한 HSQ층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.3A to 3F are cross-sectional views illustrating a method of forming an HSQ interlayer insulating film according to a third embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 제4 실시예에 의한 HSQ 층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.4A through 4F are cross-sectional views illustrating a method of forming an HSQ interlayer insulating film according to a fourth embodiment of the present invention.

도 5a 내지 도 5f는 본 발명의 제5 실시예에 의한 HSQ 층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.5A through 5F are cross-sectional views illustrating a method of forming an HSQ interlayer insulating film according to a fifth embodiment of the present invention.

도 6은 종래기술에 따라 HSQ 층간절연막의 상부에 캡핑층(108)으로 CVD 옥사이드를 형성한 후 750℃ 정도의 고온에서 열처리한 경우(a 곡선)와 본 발명에 따라 HSQ 층간절연막만을 형성한 후 전자빔으로 큐어링한 경우(b 곡선)의 각각의 FTIR(Fourier Transformed Infrared) 스펙트럼을 나타내는 차트이다.FIG. 6 illustrates a case in which a CVD oxide is formed as a capping layer 108 on an HSQ interlayer insulating film according to the prior art and then heat treated at a high temperature of about 750 ° C. (a curve), and only after forming the HSQ interlayer insulating film according to the present invention. It is a chart which shows each Fourier Transformed Infrared (FTIR) spectrum in the case of curing with an electron beam (b curve).

도 7a는 본 발명에 따라 400℃ 정도의 저온에서 전자빔으로 HSQ 층간절연막을 큐어링한 경우 HSQ 층간절연막의 경질화(densification) 정도를 나타내는 SEM 사진이고, 도 7b는 종래기술에 따라 750℃ 정도의 고온에서 열처리(thermal annealing)하여 HSQ 층간절연막을 큐어링한 경우 HSQ 층간절연막의 경질화 정도를 나타내는 SEM 사진이다.7A is a SEM photograph showing the degree of densification of the HSQ interlayer insulating film when the HSQ interlayer insulating film is cured with an electron beam at a low temperature of about 400 ° C according to the present invention, and FIG. 7B is about 750 ° C according to the prior art. When the HSQ interlayer insulating film is cured by thermal annealing at high temperature, it is a SEM photograph showing the degree of hardening of the HSQ interlayer insulating film.

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : 반도체기판 102 : 커패시터와 같은 하부구조물100: semiconductor substrate 102: substructure such as a capacitor

104 : CVD 옥사이드막과 같은 절연막104: insulating film such as CVD oxide film

106 : HSQ 층간절연막과 같은 SOG 층간절연막106: SOG interlayer insulating film such as HSQ interlayer insulating film

108 : CVD 옥사이드막과 같은 캡핑층108: capping layer such as CVD oxide film

110 : 포토레지스트 패턴 h : 콘택홀110: photoresist pattern h: contact hole

112 : 금속막112: metal film

상기 기술적 과제를 달성하기 위하여 본 발명은, (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 제1 절연막을 형성하는 단계; (b) 상기 제1 절연막의 전면에 SOG막을 도포하는 단계; (c) 상기 SOG막의 상부에 전자빔(electron beam)을 조사함으로써 상기 SOG막을 큐어링(curing)하는 단계; 및 (d) 상기 큐어링된 SOG막의 상부에 제2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법을 제공한다.In order to achieve the above technical problem, the present invention, (a) forming a first insulating film on the front surface of the semiconductor substrate is formed; (b) applying an SOG film over the entire surface of the first insulating film; (c) curing the SOG film by irradiating an electron beam on top of the SOG film; And (d) forming a second insulating film on the cured SOG film.

본 발명에 있어서, 상기 (a) 단계의 하부구조물은 커패시터일 수 있다.In the present invention, the substructure of step (a) may be a capacitor.

본 발명에 있어서, 상기 커패시터의 유전막은 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.In the present invention, the dielectric film of the capacitor is ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 It is preferable to form with any one selected from the group consisting of O 5 and SrTiO 3 .

본 발명에 있어서, 상기 (a) 단계의 제1 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 3000Å 이하로 형성하는 것이 바람직하다.In the present invention, the first insulating film of step (a) may be formed of silicon oxide deposited by the chemical vapor deposition method, the thickness is preferably formed to less than 3000Å.

본 발명에 있어서, 상기 (b) 단계의 SOG막은 HSQ(Hydrogen Silsesquioxane)로 형성한 것이 바람직하다.In the present invention, the SOG film of step (b) is preferably formed of HSQ (Hydrogen Silsesquioxane).

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 큐어링 조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류인 것이 바람직하며, 이때 상기 반도체기판의 온도는 20 ∼ 500 ℃ 인 것이 바람직하다.In the present invention, the curing conditions in the electron beam curing of the step (c) is an energy of 4 to 15 KeV, a dose of 1000 to 10000 μC / cm 2 , and a current of 5 to 25 mA. Preferably, the temperature of the semiconductor substrate is preferably 20 ~ 500 ℃.

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 및 헬륨으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of nitrogen, oxygen, argon and helium as the atmosphere gas when curing the electron beam of step (c).

본 발명에 있어서, 상기 (d) 단계의 제2 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 8000Å 이하로 형성하는 것이 바람직하다.In the present invention, the second insulating film of step (d) may be formed of silicon oxide deposited by a chemical vapor deposition method, the thickness is preferably formed to 8000 or less.

한편, 본 발명은 반도체장치의 콘택을 형성하는 방법에 있어서, 상기 (d)단계 이후에, (e) 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및 (f) 상기 콘택홀을 매립하는 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택 형성방법도 제공한다.On the other hand, the present invention provides a method for forming a contact of a semiconductor device, after the step (d), (e) forming a contact hole for exposing a predetermined region of the semiconductor substrate; And (f) forming a metal film filling the contact hole.

본 발명에 있어서, 상기 (e) 단계와 상기 (f) 단계의 사이에 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 세정하는 단계를 더 포함할 수 있다.In the present invention, the method may further include a step of washing with a hydrofluoric acid solution to remove the natural oxide film formed in the contact hole between the step (e) and the step (f).

본 발명에 있어서, 상기 (e) 단계와 상기 (f) 단계의 사이에 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 아르곤 이온으로 상기 콘택홀의 내부를 500 Å 이하 만큼 식각하여 제거하는 단계를 더 포함할 수 있다.In the present invention, in order to remove the natural oxide film formed in the contact hole between the step (e) and the step (f) by etching the inside of the contact hole by 500 곤 or less with argon ions further removed It may include.

상기 기술적 과제를 달성하기 위하여 본 발명은, 또한 (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 절연막을 형성하는 단계; (b) 상기 절연막의 전면에 SOG막을 도포하는 단계; 및 (c) 상기 SOG막의 상부에 전자빔(electron beam)을 조사함으로써 상기 SOG막을 큐어링(curing)하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법을 제공한다.In order to achieve the above technical problem, the present invention also comprises the steps of: (a) forming an insulating film on the front surface of the semiconductor substrate is formed; (b) applying an SOG film over the entire surface of the insulating film; And (c) curing the SOG film by irradiating an electron beam on top of the SOG film.

본 발명에 있어서, 상기 (a) 단계의 하부구조물은 커패시터일 수 있다.In the present invention, the substructure of step (a) may be a capacitor.

본 발명에 있어서, 상기 커패시터의 유전막은 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.In the present invention, the dielectric film of the capacitor is ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 It is preferable to form with any one selected from the group consisting of O 5 and SrTiO 3 .

본 발명에 있어서, 상기 (a) 단계의 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 3000Å 이하로 형성하는 것이 바람직하다.In the present invention, the insulating film of step (a) can be formed of silicon oxide deposited by the chemical vapor deposition method, the thickness is preferably formed to less than 3000Å.

본 발명에 있어서, 상기 (b) 단계의 SOG막은 HSQ(Hydrogen Silsesquioxane)로 형성한 것이 바람직하다.In the present invention, the SOG film of step (b) is preferably formed of HSQ (Hydrogen Silsesquioxane).

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 큐어링 조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류인 것이 바람직하며, 이때 반도체기판의 온도는 20 ∼ 500 ℃ 인 것이 바람직하다.In the present invention, the curing conditions in the electron beam curing of the step (c) is an energy of 4 to 15 KeV, a dose of 1000 to 10000 μC / cm 2 , and a current of 5 to 25 mA. Preferably, the temperature of the semiconductor substrate is preferably 20 ~ 500 ℃.

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 및 헬륨으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of nitrogen, oxygen, argon and helium as the atmosphere gas when curing the electron beam of step (c).

한편, 본 발명은 반도체장치의 콘택을 형성하는 방법에 있어서, 상기 (c)단계 이후에 (d) 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및 (e) 상기 콘택홀을 매립하는 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택 형성방법도 제공한다.On the other hand, the present invention provides a method for forming a contact of a semiconductor device, after the step (c) (d) forming a contact hole for exposing a predetermined region of the semiconductor substrate; And (e) forming a metal film filling the contact hole.

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 세정하는 단계를 더 포함할 수 있다.In the present invention, between the step (d) and the step (e), it may further comprise the step of washing with a hydrofluoric acid solution to remove the natural oxide film formed in the contact hole.

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 아르곤 이온으로 상기 콘택홀의 내부를 500 Å 이하 만큼 식각하여 제거하는 단계를 더 포함할 수 있다.In the present invention, between the step (d) and the step (e), in order to remove the natural oxide film formed in the contact hole by etching the inside of the contact hole by 500 Å or less with argon ions removed It may further include.

상기 기술적 과제를 달성하기 위하여 본 발명은, 또한 (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 SOG막을 도포하는 단계; (b) 상기 SOG막의 상부에 전자빔(electron beam)을 조사함으로써 상기 SOG막을 큐어링(curing)하는 단계; 및 (c) 상기 큐어링된 SOG막의 상부에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법을 제공한다.In order to achieve the above technical problem, the present invention also comprises the steps of: (a) applying a SOG film on the entire surface of the semiconductor substrate is formed; (b) curing the SOG film by irradiating an electron beam on top of the SOG film; And (c) forming an insulating film on the cured SOG film.

본 발명에 있어서, 상기 (a) 단계의 하부구조물은 커패시터일 수 있다.In the present invention, the substructure of step (a) may be a capacitor.

본 발명에 있어서, 상기 커패시터의 유전막은 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.In the present invention, the dielectric film of the capacitor is ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 It is preferable to form with any one selected from the group consisting of O 5 and SrTiO 3 .

본 발명에 있어서, 상기 (a) 단계의 SOG막은 HSQ(Hydrogen Silsesquioxane)로 형성한 것이 바람직하다.In the present invention, the SOG film of the step (a) is preferably formed of HSQ (Hydrogen Silsesquioxane).

본 발명에 있어서, 상기 (b) 단계의 전자빔(electron beam) 큐어링시 큐어링 조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류인 것이 바람직하며, 이때 반도체기판의 온도는 20 ∼ 500 ℃ 인 것이 바람직하다.In the present invention, the curing conditions in the electron beam curing of step (b) are energy of 4 to 15 KeV, dose of 1000 to 10000 μC / cm 2 , and current of 5 to 25 mA. Preferably, the temperature of the semiconductor substrate is preferably 20 ~ 500 ℃.

본 발명에 있어서, 상기 (b) 단계의 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 및 헬륨으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of nitrogen, oxygen, argon and helium as the atmosphere gas when curing the electron beam of step (b).

본 발명에 있어서, 상기 (c) 단계의 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 8000Å 이하로 형성하는 것이 바람직하다.In the present invention, the insulating film of step (c) may be formed of silicon oxide deposited by a chemical vapor deposition method, the thickness is preferably formed to 8000 or less.

한편, 본 발명은 반도체장치의 콘택을 형성하는 방법에 있어서, 상기 (c)단계 이후에, (d) 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및 (e) 상기 콘택홀을 매립하는 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택 형성방법도 제공한다.On the other hand, the present invention provides a method for forming a contact of a semiconductor device, after the step (c), (d) forming a contact hole for exposing a predetermined region of the semiconductor substrate; And (e) forming a metal film filling the contact hole.

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 세정하는 단계를 더 포함할 수 있다.In the present invention, between the step (d) and the step (e), it may further comprise the step of washing with a hydrofluoric acid solution to remove the natural oxide film formed in the contact hole.

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 아르곤 이온으로 상기 콘택홀의 내부를 500 Å 이하 만큼 식각하여 제거하는 단계를 더 포함할 수 있다.In the present invention, between the step (d) and the step (e), in order to remove the natural oxide film formed in the contact hole by etching the inside of the contact hole by 500 Å or less with argon ions removed It may further include.

상기 기술적 과제를 달성하기 위하여 본 발명은, 또한 (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 제1 절연막을 형성하는 단계; (b) 상기 제1 절연막의 전면에 SOG막을 도포하는 단계; (c) 상기 SOG막의 상부에 제2 절연막을 형성하는 단계; 및 (d) 상기 제2 절연막의 상부에 전자빔(electron beam)을 조사함으로써 상기 SOG막을 큐어링(curing)하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법을 제공한다.In order to achieve the above technical problem, the present invention also comprises the steps of (a) forming a first insulating film on the front surface of the semiconductor substrate is formed; (b) applying an SOG film over the entire surface of the first insulating film; (c) forming a second insulating film on the SOG film; And (d) curing the SOG film by irradiating an electron beam on top of the second insulating film.

본 발명에 있어서, 상기 (a) 단계의 하부구조물은 커패시터일 수 있다.In the present invention, the substructure of step (a) may be a capacitor.

본 발명에 있어서, 상기 커패시터의 유전막은 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.In the present invention, the dielectric film of the capacitor is ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 It is preferable to form with any one selected from the group consisting of O 5 and SrTiO 3 .

본 발명에 있어서, 상기 (a) 단계의 제1 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 3000Å 이하로 형성하는 것이 바람직하다.In the present invention, the first insulating film of step (a) may be formed of silicon oxide deposited by the chemical vapor deposition method, the thickness is preferably formed to less than 3000Å.

본 발명에 있어서, 상기 (b) 단계의 SOG막은 HSQ(Hydrogen Silsesquioxane)로 형성한 것이 바람직하다.In the present invention, the SOG film of step (b) is preferably formed of HSQ (Hydrogen Silsesquioxane).

본 발명에 있어서, 상기 (c) 단계의 제2 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 8000Å 이하로 형성하는 것이 바람직하다.In the present invention, the second insulating film of step (c) may be formed of silicon oxide deposited by a chemical vapor deposition method, the thickness is preferably formed to 8000 or less.

본 발명에 있어서, 상기 (d) 단계의 전자빔(electron beam) 큐어링시 큐어링 조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류인 것이 바람직하며, 이때 반도체기판의 온도는 20 ∼ 500 ℃ 인 것이 바람직하다.In the present invention, the curing conditions in the electron beam curing of the step (d) is an energy of 4 to 15 KeV, a dose of 1000 to 10000 μC / cm 2 , and a current of 5 to 25 mA. Preferably, the temperature of the semiconductor substrate is preferably 20 ~ 500 ℃.

본 발명에 있어서, 상기 (d) 단계의 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 및 헬륨으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of nitrogen, oxygen, argon and helium as the atmosphere gas when curing the electron beam of step (d).

한편, 본 발명은 반도체장치의 콘택을 형성하는 방법에 있어서, 상기 (d)단계 이후에, (e) 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및 (f) 상기 콘택홀을 매립하는 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택 형성방법도 제공한다.On the other hand, the present invention provides a method for forming a contact of a semiconductor device, after the step (d), (e) forming a contact hole for exposing a predetermined region of the semiconductor substrate; And (f) forming a metal film filling the contact hole.

본 발명에 있어서, 상기 (e) 단계와 상기 (f) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 세정하는 단계를 더 포함할 수 있다.In the present invention, between the step (e) and the step (f), it may further comprise the step of washing with a hydrofluoric acid solution to remove the natural oxide film formed in the contact hole.

본 발명에 있어서, 상기 (e) 단계와 상기 (f) 단계의 사이에, 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 아르곤 이온으로 상기 콘택홀 내부를 500 Å 이하 만큼 식각하여 제거하는 단계를 더 포함할 수 있다.In the present invention, between the step (e) and the step (f), in order to remove the natural oxide film formed in the contact hole by etching the inside of the contact hole by 500 Å or less with argon ions removed It may further include.

상기 기술적 과제를 달성하기 위하여 본 발명은, 또한 (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 SOG막을 도포하는 단계; (b) 상기 SOG막의 상부에 절연막을 형성하는 단계; (c) 상기 절연막의 상부에 전자빔(electron beam)을 조사함으로써 상기 SOG막을 큐어링(curing)하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법을 제공한다.In order to achieve the above technical problem, the present invention also comprises the steps of: (a) applying a SOG film on the entire surface of the semiconductor substrate is formed; (b) forming an insulating film on top of the SOG film; and (c) curing the SOG film by irradiating an electron beam on top of the insulating film.

본 발명에 있어서, 상기 (a) 단계의 하부구조물은 커패시터일 수 있다.In the present invention, the substructure of step (a) may be a capacitor.

본 발명에 있어서, 상기 커패시터의 유전막은 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.In the present invention, the dielectric film of the capacitor is ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 It is preferable to form with any one selected from the group consisting of O 5 and SrTiO 3 .

본 발명에 있어서, 상기 (a) 단계의 SOG막은 HSQ(Hydrogen Silsesquioxane)로 형성하는 것이 바람직하다.In the present invention, the SOG film of step (a) is preferably formed of HSQ (Hydrogen Silsesquioxane).

본 발명에 있어서, 상기 (b) 단계의 절연막은 화학기상증착방법에 의하여 증착된 실리콘 옥사이드로 형성할 수 있는 데, 그 두께는 8000Å 이하로 형성하는 것이 바람직하다.In the present invention, the insulating film of step (b) may be formed of silicon oxide deposited by a chemical vapor deposition method, the thickness is preferably formed to 8000 or less.

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 큐어링 조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류인 것이 바람직하며, 이때 반도체기판의 온도는 20 ∼ 500 ℃ 인 것이 바람직하다.In the present invention, the curing conditions in the electron beam curing of the step (c) is an energy of 4 to 15 KeV, a dose of 1000 to 10000 μC / cm 2 , and a current of 5 to 25 mA. Preferably, the temperature of the semiconductor substrate is preferably 20 ~ 500 ℃.

본 발명에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 및 헬륨으로 이루어진 그룹에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the present invention, it is preferable to use any one selected from the group consisting of nitrogen, oxygen, argon and helium as the atmosphere gas when curing the electron beam of step (c).

한편, 본 발명은 반도체장치의 콘택을 형성하는 방법에 있어서, 상기 (c)단계 이후에 (d) 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 및 (e) 상기 콘택홀을 매립하는 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택 형성방법도 제공한다.On the other hand, the present invention provides a method for forming a contact of a semiconductor device, after the step (c) (d) forming a contact hole for exposing a predetermined region of the semiconductor substrate; And (e) forming a metal film filling the contact hole.

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 세정하는 단계를 더 포함할 수 있다.In the present invention, the method may further include a step of washing with a hydrofluoric acid solution to remove the natural oxide film formed in the contact hole between the step (d) and the step (e).

본 발명에 있어서, 상기 (d) 단계와 상기 (e) 단계의 사이에 상기 콘택홀의 내부에 형성된 자연산화막을 제거하기 위하여 아르곤 이온으로 상기 콘택홀의 내부를 500 Å 이하 만큼 식각하여 제거하는 단계를 더 포함할 수 있다.In the present invention, in order to remove the natural oxide film formed in the contact hole between the step (d) and the step (e) by etching the inside of the contact hole by 500 Å or less with argon ions further removed It may include.

본 발명에 의하면, 첫째, HSQ 층간절연막을 저온에서 큐어링할 수 있으므로 HSQ 층간절연막의 하부에 형성되어 있는 커패시터에서의 누설전류를 감소시킬 수 있다. 둘째, HSQ 층간절연막의 상부에 캡핑층을 형성하는 단계를 생략하여 HSQ 층간절연막을 형성하는 공정을 단순화할 수 있다. 셋째, HSQ 층간절연막을 효과적으로 경질화(densification) 시킬 수 있다.According to the present invention, first, since the HSQ interlayer insulating film can be cured at a low temperature, the leakage current in the capacitor formed under the HSQ interlayer insulating film can be reduced. Second, the process of forming the HSQ interlayer insulating film can be simplified by omitting the step of forming the capping layer on the HSQ interlayer insulating film. Third, the HSQ interlayer insulating film can be effectively hardened (densification).

이하, 본 발명의 바람직한 실시예에 대하여 첨부한 도 1a 내지 도 7b를 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1A to 7B.

제1 실시예First embodiment

도 1a를 참조하면, 실리콘기판과 같은 반도체기판(100)의 전면에 하부구조물(102)을 형성한다. 하부구조물(102)로는 그 유전막이 ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5또는 SrTiO3와 같은 고유전물질로 이루어진 커패시터와 같은 것을 형성할 수 있다.Referring to FIG. 1A, a lower structure 102 is formed on a front surface of a semiconductor substrate 100 such as a silicon substrate. Substructure 102 is a dielectric film of ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 O It is possible to form a capacitor such as 5 or a high dielectric material such as SrTiO 3 .

도 1b를 참조하면, 하부구조물(102)이 형성되어 있는 반도체기판(100)의 전면에 절연막(104)을 형성한다. 위 절연막(104)은 화학기상증착(CVD)방법에 의하여 증착된 실리콘 옥사이드(이하, "CVD 옥사이드"로 칭함)로 형성할 수 있는 데, 그 두께는 3000Å 이하가 되도록 형성한다. 이어서, 위 절연막(104)의 전면에 SOG 층간절연막(106)을 스핀 코팅한다. SOG 층간절연막(106)은 HSQ(Hydrogen Silsesquioxane)로 형성한다. 계속하여, SOG 층간절연막(106)의 상부에 전자빔(electron beam)을 조사함으로써 SOG 층간절연막(106)을 큐어링(curing)한다. 이때, 전자빔(electron beam) 큐어링시 큐어링조건은 4 ∼ 15 KeV의 에너지, 1000 ∼ 10000 μC/cm2의 도우즈, 및 5 ∼ 25 mA의 전류가 되도록 조정하고, 및 반도체기판(100)의 온도는 20 ∼ 500 ℃가 되도록 조정한다. 전자빔(electron beam) 큐어링시 분위기 가스로 질소, 산소, 아르곤 또는 헬륨을 사용한다.Referring to FIG. 1B, an insulating film 104 is formed on the entire surface of the semiconductor substrate 100 on which the lower structure 102 is formed. The insulating film 104 may be formed of silicon oxide (hereinafter referred to as "CVD oxide") deposited by a chemical vapor deposition (CVD) method, the thickness of which is 3000 Å or less. Subsequently, the SOG interlayer insulating film 106 is spin coated on the entire surface of the insulating film 104. The SOG interlayer insulating film 106 is formed of HSQ (Hydrogen Silsesquioxane). Subsequently, the SOG interlayer insulating film 106 is cured by irradiating an electron beam over the SOG interlayer insulating film 106. At this time, the curing conditions during electron beam curing are adjusted to be 4-15 KeV energy, 1000-10000 μC / cm 2 dose, and 5-25 mA current, and the semiconductor substrate 100 The temperature of is adjusted so that it will be 20-500 degreeC. Nitrogen, oxygen, argon or helium is used as an atmospheric gas when curing an electron beam.

도 1c를 참조하면, 큐어링된 SOG 층간절연막(106)의 상부에 캡핑층(108)을 형성한다. 위 캡핑층(108)도 위 절연막(104)과 같이 CVD 옥사이드로 형성할 수 있는 데, 그 두께는 8000Å 이하로 되도록 조절한다. 일반적으로, 콘택홀(도 1e의 h)을 형성하기 위한 후속의 식각공정시 과도식각(overetch)을 하기 때문에 커패시터와 같은 하부구조물(102)와 금속막(도 1f의 112)이 단락되는 것을 방지하기 위하여 위의 절연막(104)과 캡핑층(108)은 위 커패시터와 같은 하부구조물(102)의 모서리에서의 두께가 적어도 1000 Å 이상이 되어야 한다.Referring to FIG. 1C, a capping layer 108 is formed on the cured SOG interlayer insulating film 106. The upper capping layer 108 may also be formed of CVD oxide like the upper insulating layer 104, and the thickness thereof is adjusted to be 8000 kPa or less. In general, overetching is performed during the subsequent etching process to form the contact hole (h of FIG. 1E), thereby preventing short circuit of the substructure 102 such as a capacitor and the metal film 112 of FIG. 1F. In order to achieve this, the insulating layer 104 and the capping layer 108 should have a thickness of at least 1000 Å or more at the edge of the substructure 102 such as the capacitor.

도 1d를 참조하면, 캡핑층(108)의 상부에 반도체기판(100)의 소정영역을 노출시키기 위한 포토레지스트 패턴(110)을 형성한다.Referring to FIG. 1D, a photoresist pattern 110 is formed on the capping layer 108 to expose a predetermined region of the semiconductor substrate 100.

도 1e를 참조하면, 위 포토레지스트 패턴(도 1d의 110)을 식각마스크로 하여 캡핑층(108), SOG 층간절연막(106), 절연막(104)을 차례로 식각함으로써 반도체기판(100)의 소정영역을 노출시키는 콘택 홀(h)을 형성한다. 이어서, 콘택 홀(h)의 내부에 형성된 자연산화막을 제거하기 위하여 불산용액으로 콘택홀(h)의 내부를 세정하거나 아르곤 이온으로 콘택홀(h)의 내부를 500 Å 이하 만큼 식각하여 제거할 수 있다.Referring to FIG. 1E, the capping layer 108, the SOG interlayer insulating film 106, and the insulating film 104 are sequentially etched using the photoresist pattern 110 of FIG. 1D as an etch mask, thereby forming a predetermined region of the semiconductor substrate 100. A contact hole h is formed to expose the gap. Subsequently, in order to remove the native oxide film formed in the contact hole h, the inside of the contact hole h may be cleaned with hydrofluoric acid solution, or the inside of the contact hole h may be removed by argon ions by 500 kPa or less. have.

도 1f를 참조하면, 콘택홀(도 1e의 h)을 매립하는 금속막(112)을 형성한다. 위 금속막(112)으로는 텅스텐, 알루미늄 또는 구리 등을 스퍼터링 또는 화학기상증착방법 등의 방법을 사용하여 형성한다.Referring to FIG. 1F, a metal film 112 filling a contact hole (h of FIG. 1E) is formed. As the upper metal film 112, tungsten, aluminum or copper is formed using a method such as sputtering or chemical vapor deposition.

제2 실시예Second embodiment

도 2a 내지 도 2e는 본 발명의 제2 실시예를 설명하기 위한 단면도들이다. 여기서, 동일한 참조부호들은 제1 실시예의 경우와 동일한 부재를 의미한다. 제1 실시예와 비교할 때, 제1 실시예의 캡핑층(108)을 형성하는 단계를 생략한 점만을 제외하면 본 제2 실시예는 제1 실시예와 동일하다. 따라서, 본 제2 실시예에 대한 설명은 제1 실시예에 대한 설명에 미룬다.2A to 2E are cross-sectional views for describing a second embodiment of the present invention. Here, the same reference numerals refer to the same members as in the case of the first embodiment. Compared with the first embodiment, the second embodiment is the same as the first embodiment except that the step of forming the capping layer 108 of the first embodiment is omitted. Therefore, the description of the second embodiment will be deferred to the description of the first embodiment.

제3 실시예Third embodiment

도 3a 내지 도 3f는 본 발명의 제3 실시예를 설명하기 위한 단면도들이다. 여기서, 동일한 참조부호들은 제1 실시예의 경우와 동일한 부재를 의미한다. 제1 실시예와 비교할 때, 커패시터와 같은 하부구조물(102)에 직접 접하는 절연막(104)을 형성하는 단계를 생략한 점만을 제외하면 본 제3 실시예는 제1 실시예와 동일하다. 따라서, 본 제3 실시예에 대한 설명은 제1 실시예에 대한 설명에 미룬다.3A to 3F are cross-sectional views illustrating a third embodiment of the present invention. Here, the same reference numerals refer to the same members as in the case of the first embodiment. Compared with the first embodiment, the third embodiment is the same as the first embodiment except that the step of forming the insulating film 104 in direct contact with the substructure 102 such as the capacitor is omitted. Therefore, the description of the third embodiment is deferred to the description of the first embodiment.

제4 실시예Fourth embodiment

도 4a 내지 도 4f는 본 발명의 제4 실시예를 설명하기 위한 단면도들이다. 여기서, 동일한 참조부호들은 제1 실시예의 경우와 동일한 부재를 의미한다. 제1 실시예와 비교할 때, SOG 층간절연막(106)에 직접 전자빔을 조사하지 않고 캡핑층(108)을 형성한 후 SOG 층간절연막(106)을 큐어링하기 위한 전자빔을 조사하는 점만을 제외하면, 본 제3 실시예는 제1 실시예와 동일하다. 따라서, 본 제4 실시예에 대한 설명은 제1 실시예에 대한 설명에 미룬다.4A to 4F are cross-sectional views illustrating a fourth embodiment of the present invention. Here, the same reference numerals refer to the same members as in the case of the first embodiment. Compared with the first embodiment, except that the capping layer 108 is formed without irradiating the electron beam directly to the SOG interlayer insulating film 106 and then the electron beam for curing the SOG interlayer insulating film 106 is irradiated. This third embodiment is the same as the first embodiment. Therefore, the description of the fourth embodiment is deferred to the description of the first embodiment.

제5 실시예Fifth Embodiment

도 5a 내지 도 5f는 본 발명의 제5 실시예를 설명하기 위한 단면도들이다. 여기서, 동일한 참조부호들은 제1 실시예의 경우와 동일한 부재를 의미한다. 제1 실시예와 비교할 때, 커패시터와 같은 하부구조물(102)에 직접 접하는 절연막(104)을 형성하는 단계를 생략한 점과 SOG 층간절연막(106)에 직접 전자빔을 조사하지 않고 캡핑층(108)을 형성한 후 SOG 층간절연막(106)을 큐어링하기 위한 전자빔을 조사하는 점만을 제외하면, 본 제5 실시예는 제1 실시예와 동일하다. 따라서, 본 제5 실시예에 대한 설명은 제1 실시예에 대한 설명에 미룬다.5A to 5F are cross-sectional views for describing a fifth embodiment of the present invention. Here, the same reference numerals refer to the same members as in the case of the first embodiment. Compared with the first embodiment, the step of omitting the step of forming the insulating film 104 in direct contact with the underlying structure 102 such as a capacitor and the capping layer 108 without directly irradiating the electron beam to the SOG interlayer insulating film 106 are provided. The fifth embodiment is the same as the first embodiment, except that the electron beam for curing the SOG interlayer insulating film 106 is formed after forming the film. Therefore, the description of the fifth embodiment is deferred to the description of the first embodiment.

위의 제1 실시예 내지 제5 실시예에 대한 설명에서 알 수 있듯이, 제1 실시예는 절연막(104)과 캡핑층(108)의 사이에 HSQ 층간절연막과 같은 SOG 층간절연막(106)이 샌드위치되어 있으므로, 제2 실시예에 비하여 셀 어레이 영역과 주변회로 영역 사이의 경계부위의 단차가 진 영역의 평탄도가 양호하다. 따라서, 제1 실시예에 의하면 리소그래피 해상도(lithography resolution)가 개선될 수 있다. 반면에, 제2 실시예의 경우에는 HSQ 층간절연막과 같은 SOG 층간절연막(106) 위에 캡핑층(108)을 형성하는 단계가 생략되었으므로, 콘택홀(h)의 깊이가 감소되어 콘택홀(h)의 내부를 금속으로 매립하는 데 유리하며, 공정을 단순화할 수 있는 장점이 있다.As can be seen from the description of the first to fifth embodiments above, in the first embodiment, an SOG interlayer insulating film 106 such as an HSQ interlayer insulating film is sandwiched between the insulating film 104 and the capping layer 108. As a result, the flatness of the stepped region between the cell array region and the peripheral circuit region is better than that of the second embodiment. Thus, according to the first embodiment, lithography resolution can be improved. On the other hand, in the second embodiment, since the step of forming the capping layer 108 on the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film is omitted, the depth of the contact hole h is reduced, It is advantageous to fill the inside with metal, and there is an advantage to simplify the process.

제3 실시예의 경우에는 HSQ 층간절연막과 같은 SOG 층간절연막(106) 하부의 절연막(104)을 형성하는 단계가 생략되었으므로, 공정이 단순화되고 리쏘그래피 해상도가 개선될 수 있는 장점이 있다. 또한, 하부구조물(102)이 커패시터인 경우 이 커패시터의 상부전극의 바로 위의 캡핑층(108)을 형성하는 단계가 생략되어 있으므로 커패시터와 콘택홀(h) 사이의 거리가 멀어진다. 따라서, 그만큼 커패시터와 콘택홀(h) 사이의 미스얼라인 마진(misalign margin)이 증가하는 장점이 있다.In the third embodiment, since the step of forming the insulating film 104 under the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film is omitted, the process can be simplified and the lithography resolution can be improved. In addition, when the lower structure 102 is a capacitor, the step of forming the capping layer 108 directly above the upper electrode of the capacitor is omitted, thereby increasing the distance between the capacitor and the contact hole h. Therefore, there is an advantage in that the misalign margin between the capacitor and the contact hole h increases.

한편, 제4 실시예와 제5 실시예와 같이 HSQ 층간절연막과 같은 SOG 층간절연막(106) 상부의 캡핑층(108)을 형성한 후 전자빔으로 HSQ 층간절연막과 같은 SOG 층간절연막(106)을 큐어링하는 경우에는 HSQ 층간절연막과 같은 SOG 층간절연막(106) 뿐만 아니라 하부의 캡핑층(108) 또는 절연막(104)도 큐어링되는 장점이 있다.Meanwhile, as in the fourth and fifth embodiments, after forming the capping layer 108 on the top of the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film, the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film is cured by electron beam. In the case of ringing, the lower capping layer 108 or the insulating film 104 as well as the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film are cured.

HSQ 층간절연막과 같은 SOG 층간절연막(106) 상부에 캡핑층(108)을 증착하는 이유는 열처리(thermal annealing)시 HSQ 층간절연막과 같은 SOG 층간절연막(106)이 수분을 흡수하는 것을 방지하기 위해서이다. 만일 HSQ 층간절연막과 같은 SOG 층간절연막(106)이 흡습을 하면 하부의 트랜지스터의 신뢰성이 저하되는 문제점이 발생한다. 도 6은 종래기술에 따라 HSQ 층간절연막의 상부에 캡핑층(108)으로 CVD 옥사이드를 형성한 후 750℃ 정도에서 열처리한 경우(a 곡선)와 본 발명에 따라 HSQ 층간절연막만을 형성한 후 전자빔으로 큐어링한 경우(b 곡선)의 각각의 FTIR(Fourier Transformed Infrared) 스펙트럼을 나타내는 차트이다. 도 6을 참조하면, HSQ 층간절연막의 상부에 CVD 옥사이드를 형성한 후 750℃ 정도에서 열처리한 경우(a 곡선)와 마찬가지로 HSQ 층간절연막만을 형성한 후 전자빔으로 큐어링한 경우(b 곡선)에도 흡습에 기인하는 3200 cm-1∼3600 cm-1영역의 피크가 나타나지 않는다. 따라서, (b)곡선으로부터 HSQ 층간절연막만을 형성한 후 전자빔으로 큐어링하는 경우에도 후속흡습이 없는 것을 알 수 있으므로 제2 실시예와 같이 CVD 옥사이드 캡핑층을 형성하는 단계를 생략할 수 있다.The reason why the capping layer 108 is deposited on the SOG interlayer insulating film 106, such as the HSQ interlayer insulating film, is to prevent the SOG interlayer insulating film 106, such as the HSQ interlayer insulating film, from absorbing moisture during thermal annealing. . If the SOG interlayer insulating film 106 such as the HSQ interlayer insulating film absorbs moisture, there is a problem that the reliability of the lower transistor is degraded. FIG. 6 illustrates a case in which a CVD oxide is formed as a capping layer 108 on the HSQ interlayer insulating film according to the prior art and then heat treated at about 750 ° C. (a curve), and only the HSQ interlayer insulating film is formed according to the present invention. It is a chart which shows the Fourier Transformed Infrared (FTIR) spectrum of the cured case (b curve). Referring to FIG. 6, as in the case where the CVD oxide is formed on the HSQ interlayer insulating film and then heat-treated at about 750 ° C. (a curve), only the HSQ interlayer insulating film is formed and then cured with an electron beam (b curve). The peak of 3200 cm <-1> -3600 cm <-1> area | region which originates in does not appear. Therefore, it can be seen that there is no subsequent absorption even when only the HSQ interlayer insulating film is formed from the curve (b) and then cured with an electron beam, so that the step of forming the CVD oxide capping layer can be omitted as in the second embodiment.

도 7a는 본 발명과 같이 400℃ 정도의 저온에서 전자빔으로 HSQ 층간절연막을 큐어링한 경우 셀어레이 영역과 주변회로 영역 사이의 단차진 부위에서의 HSQ 층간절연막의 경질화(densification) 정도를 나타내는 SEM(Scanning Electron Micrograph) 사진이고, 도 7b는 종래의 방법대로 750℃ 정도의 고온에서 열처리(thermal annealing)하여 HSQ 층간절연막을 큐어링한 경우 셀어레이 영역과 주변회로 영역 사이의 단차진 부위에서의 HSQ 층간절연막의 경질화 정도를 나타내는 SEM 사진이다.FIG. 7A is a SEM showing the degree of densification of the HSQ interlayer dielectric layer at the stepped portion between the cell array region and the peripheral circuit region when the HSQ interlayer dielectric layer is cured with an electron beam at a low temperature of about 400 ° C. as shown in the present invention. (Scanning Electron Micrograph) is a photograph, Figure 7b is the HSQ in the stepped region between the cell array region and the peripheral circuit area when the heat treatment (thermal annealing) of the HSQ interlayer insulating film by heat treatment at a high temperature of about 750 ℃ according to the conventional method It is an SEM photograph showing the degree of hardening of the interlayer insulating film.

도 7a 및 도 7b를 비교하면, 본 발명과 같이 저온에서 전자빔으로 HSQ 층간절연막을 큐어링한 경우가 고온에서 열처리하여 HSQ 층간절연막을 큐어링한 경우보다 HSQ 층간절연막이 훨씬 효과적으로 경질화(densification) 되었음을 알 수 있다.7A and 7B, the HSQ interlayer insulating film is hardened more effectively than the case where the HSQ interlayer insulating film is cured by electron beam at low temperature, as in the present invention, when the HSQ interlayer insulating film is cured by heat treatment at high temperature. It can be seen that.

상기한 바와 같이, 본 발명에 의하면 다음과 같은 효과가 있다.As described above, the present invention has the following effects.

첫째, HSQ 층간절연막을 전자빔으로 큐어링하므로 400℃ 정도의 저온에서 HSQ 층간절연막을 큐어링할 수 있다. 따라서, HSQ 층간절연막의 하부에 형성되어 있는 커패시터의 유전막을 고유전물질을 사용하여 형성한 경우에도 커패시터에서의 에서의 누설전류를 감소시킬 수 있다.First, since the HSQ interlayer insulating film is cured with an electron beam, the HSQ interlayer insulating film can be cured at a low temperature of about 400 ° C. Therefore, even when the dielectric film of the capacitor formed under the HSQ interlayer insulating film is formed using a high dielectric material, the leakage current in the capacitor can be reduced.

둘째, HSQ 층간절연막을 형성한 후 전자빔으로 큐어링하면 HSQ 층간절연막이 흡습을 하지 않는다. 따라서, 본 발명의 제2 실시예와 같이 HSQ 층간절연막의 상부에 캡핑층을 형성하는 단계를 생략할 수 있다. 따라서, HSQ 층간절연막을 형성하는 공정을 단순화할 수 있다.Second, after forming the HSQ interlayer insulating film and curing with an electron beam, the HSQ interlayer insulating film does not absorb moisture. Therefore, the step of forming the capping layer on the HSQ interlayer insulating film as in the second embodiment of the present invention can be omitted. Thus, the process of forming the HSQ interlayer insulating film can be simplified.

셋째, 본 발명과 같이 저온에서 전자빔으로 HSQ 층간절연막을 큐어링하면 종래의 고온에서 열처리하여 HSQ 층간절연막을 큐어링한 경우보다 HSQ 층간절연막을 훨씬 효과적으로 경질화(densification) 시킬 수 있다. 따라서, 콘택홀 내부를 습식세정할 때 패턴 프로파일이 나빠지는 문제점을 개선할 수 있다.Third, when the HSQ interlayer insulating film is cured by electron beam at a low temperature as in the present invention, the HSQ interlayer insulating film can be hardened more effectively than when the HSQ interlayer insulating film is cured by heat treatment at a conventional high temperature. Therefore, it is possible to improve the problem of deterioration of the pattern profile when wet cleaning the inside of the contact hole.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.The present invention has been described in detail with reference to specific embodiments, but the present invention is not limited thereto, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention.

Claims (10)

(a) 하부구조물이 형성되어 있는 반도체기판의 전면에 제1 절연막을 형성하는 단계;(a) forming a first insulating film on the entire surface of the semiconductor substrate on which the lower structure is formed; (b) 상기 제1 절연막의 전면에 무기 SOG막을 도포하는 단계;(b) applying an inorganic SOG film over the entire surface of the first insulating film; (c) 상기 무기 SOG막의 상부에 제2 절연막을 형성하는 단계; 및(c) forming a second insulating film on the inorganic SOG film; And (d) 상기 제2 절연막의 상부에 전자빔(electron beam)을 조사함으로써 상기 무기 SOG막을 큐어링(curing)하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.and (d) curing the inorganic SOG film by irradiating an electron beam over the second insulating film. 제1항에 있어서, 상기 (a) 단계의 하부구조물은,According to claim 1, wherein the substructure of step (a), 커패시터인 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.A method for forming an interlayer insulating film of a semiconductor device, characterized in that the capacitor. 제2항에 있어서, 상기 커패시터의 유전막은,The method of claim 2, wherein the dielectric film of the capacitor, ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.Selected from the group consisting of ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 O 5 and SrTiO 3 Forming an interlayer insulating film of a semiconductor device, characterized in that formed by any one. 제1항에 있어서, 상기 (b) 단계의 상기 무기 SOG막은The method of claim 1, wherein the inorganic SOG film of the step (b) HSQ(Hydrogen Silsesquioxane)로 형성한 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.A method of forming an interlayer insulating film of a semiconductor device, characterized in that formed by HSQ (Hydrogen Silsesquioxane). 제1항에 있어서, 상기 (d) 단계의 전자빔(electron beam) 큐어링시 반도체기판의 온도는 20 ∼ 500 ℃ 인 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.The method of claim 1, wherein the temperature of the semiconductor substrate is 20 to 500 ° C. during the curing of the electron beam in the step (d). (a) 하부구조물이 형성되어 있는 반도체기판의 전면에 무기 SOG막을 도포하는 단계;(a) applying an inorganic SOG film to the entire surface of the semiconductor substrate on which the substructure is formed; (b) 상기 무기 SOG막의 상부에 절연막을 형성하는 단계(b) forming an insulating film on top of the inorganic SOG film (c) 상기 절연막의 상부에 전자빔(electron beam)을 조사함으로써 상기 무기SOG막을 큐어링(curing)하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.and (c) curing the inorganic SOG film by irradiating an electron beam over the insulating film. 제6항에 있어서, 상기 (a) 단계의 하부구조물은,The method of claim 6, wherein the substructure of step (a), 커패시터인 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.A method for forming an interlayer insulating film of a semiconductor device, characterized in that the capacitor. 제7항에 있어서, 상기 커패시터의 유전막은,The method of claim 7, wherein the dielectric film of the capacitor, ONO, Pb(Zr, Ti)O3, PbTiO3, (Pb, La)(Zr, Ti)O3, BaTiO3, (Ba, Sr)TiO3, Ta2O5및 SrTiO3으로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.Selected from the group consisting of ONO, Pb (Zr, Ti) O 3 , PbTiO 3 , (Pb, La) (Zr, Ti) O 3 , BaTiO 3 , (Ba, Sr) TiO 3 , Ta 2 O 5 and SrTiO 3 Forming an interlayer insulating film of a semiconductor device, characterized in that formed by any one. 제6항에 있어서, 상기 (a) 단계의 상기 무기 SOG막은The method of claim 6, wherein the inorganic SOG film of the step (a) HSQ(Hydrogen Silsesquioxane)로 형성한 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.A method of forming an interlayer insulating film of a semiconductor device, characterized in that formed by HSQ (Hydrogen Silsesquioxane). 제6항에 있어서, 상기 (c) 단계의 전자빔(electron beam) 큐어링시 반도체기판의 온도는 20 ∼ 500 ℃ 인 것을 특징으로 하는 반도체장치의 층간절연막 형성방법.7. The method of forming an interlayer insulating film of a semiconductor device according to claim 6, wherein the temperature of the semiconductor substrate during the curing of the electron beam in step (c) is 20 to 500 占 폚.
KR1019970049094A 1997-09-26 1997-09-26 Method for forming interlayer dielectric at low temperature using electron beam KR100265759B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049094A KR100265759B1 (en) 1997-09-26 1997-09-26 Method for forming interlayer dielectric at low temperature using electron beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049094A KR100265759B1 (en) 1997-09-26 1997-09-26 Method for forming interlayer dielectric at low temperature using electron beam

Publications (2)

Publication Number Publication Date
KR19990026802A KR19990026802A (en) 1999-04-15
KR100265759B1 true KR100265759B1 (en) 2000-09-15

Family

ID=19521762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049094A KR100265759B1 (en) 1997-09-26 1997-09-26 Method for forming interlayer dielectric at low temperature using electron beam

Country Status (1)

Country Link
KR (1) KR100265759B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630534B1 (en) * 2000-12-21 2006-09-29 주식회사 하이닉스반도체 method for forming metal line semiconductor device
KR100669828B1 (en) * 2005-03-22 2007-01-16 성균관대학교산학협력단 Neutral beam deposition apparatus and Atomic layer deposition method using the same
KR100909757B1 (en) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 Method of forming interlayer insulating film of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052822A (en) * 1995-12-20 1997-07-29 김주용 Method of forming interlayer insulating film of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052822A (en) * 1995-12-20 1997-07-29 김주용 Method of forming interlayer insulating film of semiconductor device

Also Published As

Publication number Publication date
KR19990026802A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100624566B1 (en) semiconductor device with flowable dielectric on capacitor and method for fabricating the same
KR100339327B1 (en) Semiconductor device and its manufacturing method
US6025223A (en) Methods of forming high dielectric capacitors
KR100787266B1 (en) A semiconductor integrated circuit device and a method of manufacturing thereof
JPH07312368A (en) Method to form even structure of insulation film
KR100346294B1 (en) Method for making semiconductor device
KR100195246B1 (en) Method of forming contact hole in semiconductor device with sog
KR100319171B1 (en) Manufacturing method for capacitor of semiconductor device
KR100265759B1 (en) Method for forming interlayer dielectric at low temperature using electron beam
JP4771589B2 (en) Capacitor manufacturing method for semiconductor device
US6232177B1 (en) Method for increasing surface area of a bottom electrode for a DRAM
KR100318453B1 (en) METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER
KR100459686B1 (en) Fabrication method of contact hole for semiconductor device
KR100389041B1 (en) Method of forming an interconnection line using an hsq layer as an interdielectric layer
KR100546151B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100187655B1 (en) Capacitor fabrication method of semiconductor device
KR20000043578A (en) Manufacturing method of capacitor
KR19990042091A (en) Insulating Planarization Method of Semiconductor Device
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR100597598B1 (en) A method for forming high-dielectric capacitor in semiconductor device
KR100476380B1 (en) Method for fabricating cylindrical capacitor in semiconductor device
KR100599441B1 (en) Capacitor with plate by ito and method for fabricating the same
JP2002359359A (en) Ferroelectric substance storage device and its manufacturing method
KR100253587B1 (en) Method for manufacturing capacitor of semiconductor device
KR100614577B1 (en) Method for forming capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
G171 Publication of correction by opposition
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee