KR100459686B1 - Fabrication method of contact hole for semiconductor device - Google Patents

Fabrication method of contact hole for semiconductor device Download PDF

Info

Publication number
KR100459686B1
KR100459686B1 KR1019970028136A KR19970028136A KR100459686B1 KR 100459686 B1 KR100459686 B1 KR 100459686B1 KR 1019970028136 A KR1019970028136 A KR 1019970028136A KR 19970028136 A KR19970028136 A KR 19970028136A KR 100459686 B1 KR100459686 B1 KR 100459686B1
Authority
KR
South Korea
Prior art keywords
film
moisture absorption
hydrogen silsesquioxane
gas
absorption prevention
Prior art date
Application number
KR1019970028136A
Other languages
Korean (ko)
Other versions
KR19990004122A (en
Inventor
이해정
구주선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970028136A priority Critical patent/KR100459686B1/en
Publication of KR19990004122A publication Critical patent/KR19990004122A/en
Application granted granted Critical
Publication of KR100459686B1 publication Critical patent/KR100459686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Abstract

PURPOSE: A method for forming a contact hole of a semiconductor device is provided to control generation of a defective profile in an interface between an HSQ(hydrogen silsesquioxane) layer pattern and a moisture absorption preventing layer pattern by performing a plasma treatment process on the HSQ layer while using N2O gas, NH3 gas, O2 gas and its composition thereof. CONSTITUTION: An HSQ layer(300) is formed on a semiconductor substrate(100). A plasma treatment process is performed on the HSQ layer. A moisture absorption preventing layer is formed on the plasma treated HSQ layer. The moisture absorption preventing layer and the HSQ layer are sequentially patterned to form a moisture absorption preventing layer pattern and an HSQ layer pattern that have a contact hole.

Description

반도체 장치의 콘택홀 형성 방법{Fabrication method of contact hole for semiconductor device}Method of forming a contact hole in a semiconductor device {Fabrication method of contact hole for semiconductor device}

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 콘택홀 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact hole in a semiconductor device.

반도체 장치의 고집적화에 따라 디자인 룰(design rule)이 감소하고 있다. 이에 따라, 반도체 장치에 요구되는 셀 커패시턴스(cell capacitance)를 얻기 위해서 셀 커패시터(cell capacitor)의 높이가 1㎛ 이상 높아지고 있다. 따라서 셀 영역과 주변 회로 영역간의 단차가 증가되어 리소그래피 해상도(lithography resolution)에 문제가 발생될 수 있다. 이에 따라, 보다 더 높은 평탄도를 구현할 수 있는 층간 절연(ILD;Inter-Layer Dielectric)막이 요구되고 있다. 현재는BPSG(borophosphosilicate glass)막을 형성하고 플로우(flow)시키거나, O3-TEOS USG(TetraEthyl OrthoSilicate Undoped Silicate Glass)막을 형성하고 에치 백(etch back)하여 평탄화하는 방법으로 층간 절연막을 형성한다.As the semiconductor device is highly integrated, design rules are decreasing. Accordingly, in order to obtain cell capacitance required for the semiconductor device, the height of the cell capacitor is increased by 1 µm or more. Therefore, the step between the cell region and the peripheral circuit region is increased, which may cause a problem in lithography resolution. Accordingly, there is a need for an inter-layer dielectric (ILD) film capable of achieving higher flatness. Currently, an interlayer insulating film is formed by forming and flowing a borophosphosilicate glass (BPSG) film, or by forming an etch back of an O3-TEOS USG (TetraEthyl OrthoSilicate Undoped Silicate Glass) film.

이때, 상기 BPSG막을 플로우시키기 위해서는 30분 정도의 공정 시간 동안 850℃ 정도의 높은 온도를 반도체 기판에 인가하는 것이 요구되며, 상기 O3-TEOS USG막을 이용하는 경우에는 그 형성 공정이 복잡하다. 또한, 상기 두 방법을 이용하여 256M급 이상 고집적화된 반도체 장치에 요구되는 양호한 평탄도를 얻기는 용이하지 않다. 또한 고집적화된 반도체 장치에서는 보다 좁은 접합(shallow junction)이 요구된다. 이에 따라, 보다 낮은 온도에서 우수한 평탄도를 얻을 수 있는 층간 절연막이 요구되고 있다. 더욱이, 보다 높은 셀 커패시턴스가 반도체 장치에 요구됨에 따라 산화 탄탈늄(TaO) 또는 BST((Ba,Sr)TiO3)와 같은 고유전 물질을 유전막으로 이용하는 셀 커패시터가 요구되고 있다. 상기 고유전 물질을 유전막으로 이용하는 데에는 낮은 온도의 공정이 요구된다. 이에 따라, 보다 낮은 온도에서 우수한 평탄도를 얻을 수 있는 층간 절연막이 요구되고 있다.In this case, in order to flow the BPSG film, it is required to apply a high temperature of about 850 ° C. to the semiconductor substrate for a process time of about 30 minutes, and the formation process is complicated when the O3-TEOS USG film is used. In addition, it is not easy to obtain good flatness required for semiconductor devices having a high integration level of 256M or higher using the above two methods. In addition, narrower junctions are required in highly integrated semiconductor devices. Accordingly, there is a demand for an interlayer insulating film capable of obtaining excellent flatness at a lower temperature. Furthermore, as higher cell capacitances are required in semiconductor devices, cell capacitors using high dielectric materials such as tantalum oxide (TaO) or BST ((Ba, Sr) TiO 3) as dielectric films are required. The use of the high dielectric material as a dielectric film requires a low temperature process. Accordingly, there is a demand for an interlayer insulating film capable of obtaining excellent flatness at a lower temperature.

상기한 문제점을 해결하려는 방법의 하나로 SOG(Spin On Glass)막을 이용한 층간 절연막 형성 방법이 제안되고 있다. 상기 SOG막은 유기 SOG막과 무기 SOG막으로 대별된다. 상기 유기 SOG막은 낮은 온도에서 그 형성이 가능하지만 탄소 성분이 잔류할 수 있고, 600℃ 이상의 온도를 인가할 때 크렉(crack)과 같은 결함이 발생할 수 있다. 이에 따라 무기 SOG막 형태의 하나인 수소 실세스퀴옥산(Hydrogen SilSesQuioxane;(HSiO1.5)n; 이하 "HSQ"라 한다)막이 제안되고 있다. 상기 HSQ막은유동성 산화막(Flowable Oxide Film)의 일종으로 스핀 코팅(spin coating) 방법으로 3000Å 내지 5000Å의 두께를 구현할 수 있다. 또한 특정 온도에서 자발 플로우(self-flow)를 일으키는 특성을 가지므로 상기 유기 SOG막이나 무기 SOG막에 비해서 더 양호한 평탄도를 얻을 수 있다. 또한 700℃이상의 높은 온도에서도 크렉과 같은 결함이 발생하지 않는 양호한 크렉 저항력을 가지고 있는 장점이 있다.As one of methods for solving the above problems, a method of forming an interlayer insulating film using a spin on glass (SOG) film has been proposed. The SOG film is roughly divided into an organic SOG film and an inorganic SOG film. The organic SOG film may be formed at a low temperature, but carbon may remain, and defects such as cracks may occur when a temperature of 600 ° C. or more is applied. Accordingly, a hydrogen silsesquioxane (HSiO1.5) n (hereinafter referred to as "HSQ") film, which is one of inorganic SOG film forms, has been proposed. The HSQ film is a kind of a flexible oxide film and may have a thickness of 3000 kPa to 5000 kPa by a spin coating method. In addition, since it has a characteristic of causing a spontaneous flow (self-flow) at a specific temperature, it is possible to obtain a better flatness than the organic SOG film or inorganic SOG film. In addition, there is an advantage that has a good crack resistance that does not occur cracks, even at high temperatures of more than 700 ℃.

그러나, 상기 HSQ막은 습식 식각율이 큰 단점이 있다. 이에 따라 상기 HSQ막을 패터닝하여 콘택홀을 가지는 HSQ막 패턴을 형성한 후 상기 콘택홀을 습식 세정하는 공정에서, 콘택홀의 프로파일(profile)이 침해되는 불량이 발생할 수 있다. 특히, 상기 HSQ막 패턴과 상기 HSQ막 패턴의 흡습을 억제하기 위해서 상기 HSQ막 패턴 상에 형성되는 흡습 방지막 패턴과의 계면에서 심각한 침해가 발생할 수 있다. 즉, 상기 세정 단계에 이용되는 화학 용액이 상기 계면 사이를 타고 흘러들어 상기 계면 사이를 심각하게 침해하여 빈 공간을 형성하는 프로파일 불량을 일으킬 수 있다. 이러한 콘택홀의 프로파일 불량은 이후의 금속막으로 상기 콘택홀을 채우는 단계에서, 상기 금속막이 상기 침해에 의한 빈 공간을 채우지 못하는 채움 불량(filling defect)을 일으킬 수 있다. 상기한 금소막의 채움 불량은 단락(short)과 같은 반도체 장치의 전기적 불량을 유발할 수 있다.However, the HSQ film has a disadvantage in that the wet etching rate is large. Accordingly, in the process of wet cleaning the contact hole after forming the HSQ film pattern having the contact hole by patterning the HSQ film, a defect in which the profile of the contact hole may be infringed may occur. In particular, serious interference may occur at an interface between the HSQ film pattern and the moisture absorption prevention film pattern formed on the HSQ film pattern in order to suppress moisture absorption of the HSQ film pattern. In other words, the chemical solution used in the cleaning step flows through the interfaces to severely invade the interfaces and cause a profile defect to form an empty space. Such a poor profile of the contact hole may cause a filling defect in which the metal film cannot fill the empty space due to the infringement in the step of filling the contact hole with a subsequent metal film. The defective filling of the gold film may cause an electrical defect of a semiconductor device such as a short.

본 발명이 이루고자 하는 기술적 과제는 유동성 산화막 패턴, 즉, HQS막 패턴과 같은 유동성 산화막 패턴의 높은 습식 식각율의 특성에 기인하여 발생하는 흡습 방지막 패턴과의 계면에서의 결함 등과 같은 콘택홀 프로파일 불량을 방지하여양호한 프로파일(profile)의 콘택홀을 형성할 수 있는 콘택홀 형성 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to contact the contact hole profile defects such as defects in the interface with the moisture absorption prevention film pattern caused by the characteristics of the high wet etching rate of the fluid oxide film pattern, that is, the fluid oxide film pattern such as the HQS film pattern The present invention provides a method for forming a contact hole which can prevent the formation of a contact hole having a good profile.

도 1 내지 도 5는 본 발명의 콘택홀 형성 방법을 설명하기 위해서 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a method for forming a contact hole of the present invention.

도 6 내지 도 8은 본 발명의 효과를 설명하기 위해서 도시한 전자 주사 현미경(SEM;Scanning Electron Microscope) 사진들이다.6 to 8 are SEM (Scanning Electron Microscope) pictures shown to explain the effect of the present invention.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 이용한다. 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막은 400℃ 내지 450℃의 온도 조건에서 큐어링되어 형성된다. 이후에, 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 플라즈마 처리한다. 상기 플라즈마 처리는 산화 이질소(N2O) 가스, 암모니아(NH3) 가스, 산소(O2) 가스 및 그 혼합 가스로 이루어지는 일군의 가스 중에서 선택된 어느 하나의 가스를 플라즈마 소오스로 이용한다. 연이어, 상기 플라즈마 처리된 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막 상에 흡습 방지막을 형성한다. 이때, 상기 흡습 방지막으로 상기 플라즈마 처리 단계와 인 시튜(in-situ)로 형성되는 플라즈마 강화 TEOS막 또는 플라즈마 강화 SiH4막을 이용한다. 이어서 500℃ 내지 800℃의 온도 조건에서 상기 흡습 방지막을 열처리한다. 다음에, 상기 흡습 방지막 및 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 순차적으로 패터닝하여 콘택홀을 가지는 흡습 방지막 패턴 및 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막 패턴을 형성한다. 이후에 상기 흡습 방지막 패턴이 형성된 반도체 기판 상을 불산(HF) 및 순수를 이루어지는 화학 용액을 이용하여 습식 세정하는 단계를 더 수행할 수 있다. 또한, 추가로 상기 습식 세정된 반도체 기판 상을 전자 사이클로트론 공명(Electron Cyclotron Resonance) 장치를 이용하여 보다 더 세정할 수 있다.In order to achieve the above technical problem, the present invention uses a hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film on a semiconductor substrate. The hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film is formed by curing at a temperature condition of 400 ℃ to 450 ℃. Thereafter, the hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film is subjected to plasma treatment. The plasma treatment uses any one gas selected from the group consisting of dinitrogen oxide (N 2 O) gas, ammonia (NH 3) gas, oxygen (O 2) gas, and a mixed gas thereof as a plasma source. Subsequently, a moisture absorption prevention film is formed on the plasma-treated hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film. In this case, a plasma enhanced TEOS film or a plasma enhanced SiH 4 film formed in-situ with the plasma treatment step is used as the moisture absorption prevention film. Subsequently, the moisture absorption prevention film is heat-treated under a temperature condition of 500 ° C to 800 ° C. Next, the moisture absorption prevention film and the hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film is sequentially patterned to form a moisture absorption prevention film pattern having a contact hole and a hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film pattern. Subsequently, a wet cleaning may be further performed on the semiconductor substrate on which the moisture absorption prevention film pattern is formed by using a chemical solution consisting of hydrofluoric acid (HF) and pure water. In addition, the wet cleaned semiconductor substrate may be further cleaned using an Electro Cyclotron Resonance device.

본 발명에 따르면 수소 실세스퀴옥산막을 플라즈마 처리함으로써 상기 수소 실세스퀴옥산막 패턴과 상기 흡습 방지막 패턴의 계면에서 습식 세정에 의한 침해가 발생하는 것을 억제할 수 있어 콘택홀의 프로파일 불량이 발생하는 것을 방지할 수 있다. 따라서 양호한 프로파일의 콘택홀을 형성할 수 있다.According to the present invention, plasma treatment of the hydrogen silsesquioxane film can suppress generation of invasion by wet cleaning at the interface between the hydrogen silsesquioxane film pattern and the moisture absorption prevention film pattern, thereby preventing the occurrence of poor profile of the contact hole. You can prevent it. Therefore, a contact hole of a good profile can be formed.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1내지 도 5는 본 발명의 실시예에 의한 콘택홀 형성 방법을 설명하기 위하여 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a method for forming a contact hole according to an embodiment of the present invention.

도 1은 반도체 기판(100) 상에 HSQ막(300)을 형성하는 단계를 나타낸다.1 illustrates a step of forming the HSQ film 300 on the semiconductor substrate 100.

구체적으로, 반도체 기판(100) 상에 게이트(gate), 비트 라인(bit line) 등과 같은 하부 구조(200)를 형성한다. 이후에 상기 하부 구조(200)를 뒤덮는 유동성 산화막, 예컨대 수소 실세스퀴옥산(HSQ)막(300)을 코팅(coating) 방법을 이용하여 도포한다. 이후에, 30분 내지 60분 동안 400℃ 내지 450℃ 범위의 온도 조건으로 상기 HSQ막(300)을 큐어링(curing)시킨다. 이와 같이 형성되는 HSQ막(300)은 1회 도포에 3000Å 내지 5000Å 정도의 두께를 얻을 수 있고, 또한 기존의 BPSG막보다 우수한 평탄도를 가질 수 있다.In detail, a lower structure 200 such as a gate and a bit line is formed on the semiconductor substrate 100. Thereafter, a flowable oxide film covering the substructure 200, for example, a hydrogen silsesquioxane (HSQ) film 300 is applied by using a coating method. Thereafter, the HSQ film 300 is cured at a temperature condition ranging from 400 ° C. to 450 ° C. for 30 to 60 minutes. The HSQ film 300 formed as described above may have a thickness of about 3000 kPa to 5000 kPa in one coating, and may have a flatness superior to that of the conventional BPSG film.

도 2는 HSQ막(300)을 플라즈마 처리(plasma treatment)하는 단계를 나타낸다.2 illustrates a plasma treatment of the HSQ film 300.

HSQ막(300)의 전면에 싱글 플라즈마(single plasma) 장치 또는 듀얼 플라즈마(dual plasma) 장치를 이용하여 플라즈마 처리(plasma treatment)를 행한다. 이때, 플라즈마 소오스(plasma source)로는 산화 이질소(N2O) 가스, 암모니아(NH3)가스, 산소(O2) 가스 및 그 혼합 가스 등을 포함하는 가스를 이용한다. 또한, 100W 내지 1500W의 RF(Radio Frequency) 전력을 인가하여, 상기 플라즈마 소오스로부터 플라즈마를 발생시킨다. 이와 같이 발생된 플라즈마를 이용하여 상기 HSQ막(300)의 막질을 개질시킨다. 즉, 상기 플라즈마를 이용하여 상기 HSQ막(300) 형성시 발생한 크렉(crack) 및 결함 등을 제거하고 또한 HSQ막(300)의 막질을 치밀화한다. 이와 같이 하면, 이후에 형성되는 흡습 방지막과의 계면 특성이 개선된다.Plasma treatment is performed on the entire surface of the HSQ film 300 by using a single plasma device or a dual plasma device. In this case, a gas including a dinitrogen oxide (N 2 O) gas, an ammonia (NH 3) gas, an oxygen (O 2) gas, a mixed gas thereof, or the like is used as a plasma source. In addition, RF (Radio Frequency) power of 100W to 1500W is applied to generate plasma from the plasma source. The film quality of the HSQ film 300 is modified by using the plasma generated as described above. That is, cracks and defects generated during the formation of the HSQ film 300 are removed using the plasma, and the film quality of the HSQ film 300 is densified. By doing in this way, the interface characteristic with the moisture absorption prevention film formed after this improves.

도 3은 플라즈마 처리된 HSQ막(300) 상에 흡습 방지막(400)을 형성하는 단계를 나타낸다.3 shows a step of forming the moisture absorption prevention film 400 on the plasma-treated HSQ film 300.

플라즈마 처리된 HSQ막(300) 상에 HSQ막(300)의 후속 흡습을 방지하기 위해서, 상기 플라즈마 처리하는 단계와 인 시튜(in-situ)로 대략 1000Å 정도의 두께로 흡습 방지막(400)을 형성한다. 이때, 상기 흡습 방지막(400)으로 TEOS(Tetra-Ethyl-Ortho-Silicate) 가스를 플라즈마 소오스로 이용하여 형성되는 플라즈마 강화 TEOS(Plasma Enhance Tetra-Ethyl-Ortho-Silicate)막을 이용한다. 또는 실란(SiH4) 가스를 플라즈마 소오스로 이용하여 형성되는 플라즈마 강화 SiH4(Plasma enhance Silane)막을 이용한다. 이러한 흡습 방지막(400)은 상기 플라즈마 처리된 HSQ막(300)을 차폐함으로써 상기 플라즈마 처리된 HSQ막(400)의 흡습을 방지한다.In order to prevent subsequent moisture absorption of the HSQ film 300 on the plasma-treated HSQ film 300, the moisture absorption prevention film 400 is formed to have a thickness of about 1000 mV in-situ. do. In this case, a plasma enhanced TEOS (Plasma Enhance Tetra-Ethyl-Ortho-Silicate) film is formed using TEOS (Tetra-Ethyl-Ortho-Silicate) gas as the plasma source. Alternatively, a plasma enhanced silica (SiH4) film formed by using a silane (SiH4) gas as a plasma source is used. The moisture absorption prevention layer 400 prevents the moisture absorption of the plasma-treated HSQ film 400 by shielding the plasma-processed HSQ film 300.

이후에, 상기 흡습 방지막(400)을 산소(O2) 가스, 질소(N2) 가스 및 수증기(H2O)를 포함하여 이루어지는 가스 조건에서 열처리, 즉, 어닐링(annealing)시킨다. 이때, 상기 열처리는 500℃ 내지 800℃의 온도 범위에서 행해지며, 20분 내지 60분 동안 진행된다. 이와 같은 열처리를 수행함으로써 상기 흡습 방지막(400) 형성시 발생하는 표면 결함 및 스트레스(stress) 등을 제거한다.Thereafter, the moisture absorption prevention layer 400 is heat treated, that is, annealed, in a gas condition including oxygen (O 2) gas, nitrogen (N 2) gas, and water vapor (H 2 O). At this time, the heat treatment is carried out in a temperature range of 500 ℃ to 800 ℃, and proceeds for 20 to 60 minutes. By performing the heat treatment as described above, surface defects and stress generated during the formation of the moisture absorption prevention layer 400 are removed.

도 4는 콘택홀(510, 530)을 형성하고, 세정하는 단계를 나타낸다.4 illustrates the steps of forming and cleaning the contact holes 510 and 530.

구체적으로, 상기 흡습 방지막(400) 상에 포토레지스트 패턴(도시되지 않음)을 형성하고, 습식 식각 방법 또는 건식 식각 방법으로 상기 흡습 방지막(400) 및 HSQ막(300)의 일정 영역을 식각한다. 이와 같이 하여 상기 반도체 기판(100)의 표면 또는 상기 하부 구조(200), 즉, 비트 라인이나 게이트를 노출시키는 콘택홀(510, 530)을 형성한다. 이와 같이 하여 상기 콘택홀(510, 530)을 가지는 흡습 방지막 패턴(450) 및 HSQ막 패턴(350)을 형성한다.Specifically, a photoresist pattern (not shown) is formed on the moisture absorption prevention layer 400, and certain areas of the moisture absorption prevention layer 400 and the HSQ layer 300 are etched by a wet etching method or a dry etching method. In this way, contact holes 510 and 530 exposing the surface of the semiconductor substrate 100 or the substructure 200, that is, the bit line or the gate, are formed. In this way, the moisture absorption prevention film pattern 450 and the HSQ film pattern 350 having the contact holes 510 and 530 are formed.

이때, 상기 노출되는 반도체 기판(100) 상 또는 하부 구조(200) 상에는 자연 산화막(도시되지 않음) 또는 상기 콘택홀(510, 530)을 형성하는 공정 중에 발생하는 불순물 등이 형성되어 있다. 이러한 자연 산화막 또는 불순물을 제거하기 위하여 상기 콘택홀(510, 530)이 형성된 반도체 기판(100) 상을 습식 세정한다. 예컨대, 불산(HF)을 순수(deionized water)로 희석시킨 화학 용액, 즉, 세정액을 상기 결과물의 전면에 도입하여 상기 자연 산화막 및 불순물을 제거한다.At this time, on the exposed semiconductor substrate 100 or the lower structure 200, a natural oxide film (not shown) or impurities generated during the process of forming the contact holes 510 and 530 are formed. In order to remove such a native oxide film or impurities, the semiconductor substrate 100 on which the contact holes 510 and 530 are formed is wet-cleaned. For example, a chemical solution in which hydrofluoric acid (HF) is diluted with deionized water, that is, a cleaning solution is introduced to the entire surface of the resultant to remove the natural oxide film and impurities.

이때, 상기 HSQ막 패턴(350)은 상기 플라즈마 처리에 의해서 균일하고 치밀한 막질로 변이되어 있으며, 또한 상기 HSQ막 패턴(350)과 상기 흡습 방지막 패턴(450)의 계면의 특성이 개선되어 있다. 따라서, 종래와 같이 상기 세정액, 즉, 화학 용액에 의한 HSQ막 패턴(350)의 침해, 특히 상기 계면에서의 침해를 방지할 수 있다. 따라서, 종래와 같은 상기 화학 용액이 상기 계면을 침해하며 계면을 타고 들어 형성하는 빈 공간과 같은 콘택홀 프로파일 불량이 발생하는 것을 억제할 수있다. 따라서 양호한 프로파일을 가지는 콘택홀(510, 530)을 형성할 수 있다.In this case, the HSQ film pattern 350 is transformed into a uniform and dense film quality by the plasma treatment, and the characteristics of the interface between the HSQ film pattern 350 and the moisture absorption prevention film pattern 450 are improved. Therefore, as in the related art, it is possible to prevent the infiltration of the HSQ film pattern 350 by the cleaning solution, that is, the chemical solution, in particular, the infiltration at the interface. Therefore, it is possible to suppress the occurrence of contact hole profile defects such as the empty space in which the conventional chemical solution invades the interface and forms the interface. Therefore, contact holes 510 and 530 having good profiles can be formed.

도 5는 콘택홀(510, 530)을 채우는 도전막(600)을 형성하는 단계를 나타낸다.5 illustrates a step of forming a conductive film 600 filling the contact holes 510 and 530.

흡습 방지막 패턴(450) 상에 상기 콘택홀(510, 530)을 채우는 도전막(600)을 스퍼터링(sputtering) 방법, 화학 기상 증착(Chemical Vapour Deposition) 방법 및 전자 사이클로트론 공명(ECR;Electron Cyclotron Resonance) 장치를 이용하여 증착하는 방법 등을 이용하여 형성한다. 바람직하게는 전자 사이클로트론 공명 장치를 이용하여 형성된 알루미늄(Al)막 및 텅스텐(W)막 등과 같은 금속막을 상기 도전막(600)으로 이용한다. 상기 도전막(600)을 상기 전자 사이클로트론 공명 장치를 이용하여 형성할 때, 그 예비 공정 단계로 전자 사이클로트론 공명 장치를 이용하여 상기 습식 세정된 반도체 기판(100) 상을 추가로 세정하는 단계를 더 수행할 수 있다. 예컨대, 콘택홀(510, 530)에 의해 노출되는 하부 구조(200) 또는 반도체 기판(100)을 대략 300Å 정도 식각하여 제거하는 단계를 더 수행할 수 있다. 이와 같이 하면, 자연 산화막 및 불순물을 보다 정결하게 제거할 수 있고, 상기 콘택홀(510, 530)의 프로파일을 보다 더 양호하게 한다.A sputtering method, a chemical vapor deposition method, and an electron cyclotron resonance (ECR) method for the conductive film 600 filling the contact holes 510 and 530 on the moisture absorption prevention film pattern 450 It forms using the method of vapor deposition using an apparatus, etc. Preferably, a metal film such as an aluminum (Al) film and a tungsten (W) film formed using an electron cyclotron resonance device is used as the conductive film 600. When the conductive film 600 is formed using the electron cyclotron resonance device, further cleaning the wet-cleaned semiconductor substrate 100 using the electron cyclotron resonance device is further performed as a preliminary process step. can do. For example, the lower structure 200 or the semiconductor substrate 100 exposed by the contact holes 510 and 530 may be etched and removed by about 300 μs. In this way, the natural oxide film and impurities can be removed more cleanly, and the profile of the contact holes 510 and 530 is further improved.

이와 같이, 습식 세정 단계에서 이용되는 화학 용액에 의한 HSQ막 패턴(350)의 침해, 특히 흡습 방지막 패턴(450)과의 계면에서의 침해를 방지하며, 상기 콘택홀(510, 530)을 형성할 때 발생하는 불순물과 자연 산화막을 제거할 수 있어, 양호한 프로파일(profile)을 가지는 콘택홀을 형성할 수 있다.As such, it is possible to prevent the intrusion of the HSQ film pattern 350 by the chemical solution used in the wet cleaning step, especially the interface with the moisture absorption prevention film pattern 450 and to form the contact holes 510 and 530. It is possible to remove impurities and natural oxide film generated at the time, thereby forming a contact hole having a good profile.

도 6 내지 도 8은 본 발명의 효과를 설명하기 위해서 도시한 전자 주사 현미경(SEM;Scanning Electron Microscope) 사진들이다.6 to 8 are SEM (Scanning Electron Microscope) pictures shown to explain the effect of the present invention.

도 6은 반도체 기판(100) 상에 HSQ막(300)을 형성하고, 산소(O2) 가스를 플라즈마 소오스로 이용하여 플라즈마 처리를 한 후, 흡습 방지막(400)을 형성한 조건에서 콘택홀(510, 5300)을 형성하고 습식 세정한 결과이다. 이때, 대략 1500W의 RF 전력을 인가하고, 대략 2.2 Torr의 챔버(chamber) 압력의 조건에서 플라즈마를 발생시킨다. 이 경우에서는 흡습 방지막 패턴(450)의 하부의 HSQ막 패턴(350)이 상기 흡습 방지막 패턴(450)에 비해 세정에 이용된 화학 용액에 더 식각되어 턱과 같은 형상의 계면을 가진다. 이와 같은 현상은 상기 HSQ막 패턴(350)이 상기 플라즈마 처리에 의해 표면에서부터 대략 600Å 내지 800Å 정도의 깊이까지 포러스(porous)해져서 HSQ막 패턴(350)의 내부 보다 더 용이하게 습식 식각된 결과이다. 그러나, 종래에서와 같은 계면을 타고 들어가며 발생하는 빈 공간과 같은 심각한 침해는 나타내지는 않는다. 따라서, 이후의 공정에서 상기 턱 상부의 흡습 방지막 패턴(450)의 돌출부를 제거하여 원만한 프로파일로 개선시킬 수 있다. 예컨대, 상기 콘택홀(510, 530)을 채우는 금속막을 도포하기 이전에 전자 사이클로트론 장치를 이용하여 자연 산화막을 제거함과 동시에 상기 흡습 방지막 패턴(450)의 돌출부를 제거할 수 있다.6 shows a contact hole 510 under a condition that an HSQ film 300 is formed on a semiconductor substrate 100, a plasma treatment is performed using oxygen (O 2) gas as a plasma source, and a moisture absorption prevention film 400 is formed. , 5300) and wet cleaning. At this time, RF power of approximately 1500 W is applied, and plasma is generated under a condition of a chamber pressure of approximately 2.2 Torr. In this case, the HSQ film pattern 350 under the moisture absorption film pattern 450 is more etched in the chemical solution used for cleaning than the moisture absorption film pattern 450 to have an interface like a jaw. Such a phenomenon is a result of the HSQ film pattern 350 being porous to the depth of about 600 kPa to 800 kPa from the surface by the plasma treatment, and thus easily wet-etched than the inside of the HSQ film pattern 350. However, there is no serious infringement, such as empty space occurring while riding on the interface as in the prior art. Therefore, in the subsequent process, the protrusion of the moisture absorption prevention film pattern 450 of the upper jaw may be removed to improve the smooth profile. For example, before applying the metal layers filling the contact holes 510 and 530, the natural oxide layer may be removed using an electronic cyclotron device and the protrusions of the moisture absorption prevention layer pattern 450 may be removed.

도 7은 반도체 기판(100) 상에 HSQ막(300)을 형성하고, 암모니아(NH3) 가스를 플라즈마 소오스로 이용하여 플라즈마 처리를 한 후, 흡습 방지막(400)을 형성한 조건에서 콘택홀(510, 530)을 형성하고 습식 세정한 결과이다. 이때, 대략 300W 내지 500W 의 RF 전력을 인가하고 1.5Torr 정도의 챔버 압력 조건으로 플라즈마를발생시킨다. 이 경우에서는 상기 HSQ막 패턴(350)과 흡습 방지막 패턴(450)의 계면에서 질소(N) 원자를 포함하는 절연막, 예컨대 SiON 계열의 절연막이 형성된다. 이러한 SiON 계열의 절연막은 습식 세정에 이용되는 화학 용액에 대해 식각율이 상기 흡습 방지막 패턴(450) 보다 낮은 특성을 가진다. 따라서, 상기 습식 세정에 이용되는 화학 용액에 의한 상기 계면의 습식 식각율을 낮출 수 있어 도 7에서 도시한 바와 같이 콘택홀(510, 530) 내부로 돌출하는 돌출부가 그 계면에 형성된다. 이러한 돌출부 또한 이후의 금속막을 채우는 공정의 예비 단계로 전자 사이클로트론 장치를 이용하여 자연 산화막 등을 제거함과 동시에 제거할 수 있어 콘택홀의 프로파일을 개선시킬 수 있다.FIG. 7 shows a contact hole 510 under conditions in which an HSQ film 300 is formed on a semiconductor substrate 100, a plasma treatment is performed using ammonia (NH 3) gas as a plasma source, and a moisture absorption prevention film 400 is formed. , 530) and wet cleaning. At this time, the RF power of approximately 300W to 500W is applied and the plasma is generated under a chamber pressure condition of about 1.5 Torr. In this case, an insulating film containing nitrogen (N) atoms, for example, an SiON series insulating film, is formed at the interface between the HSQ film pattern 350 and the moisture absorption prevention film pattern 450. The SiON-based insulating film has an etching rate lower than that of the moisture absorption prevention film pattern 450 with respect to a chemical solution used for wet cleaning. Therefore, the wet etch rate of the interface by the chemical solution used for the wet cleaning can be lowered, so that protrusions protruding into the contact holes 510 and 530 as shown in FIG. 7 are formed at the interface. The protrusion may also be removed at the same time as the preliminary step of filling the metal film by using an electronic cyclotron device, thereby improving the contact hole profile.

도 8은 도 7에서 설명한 조건과 동일하나 암모니아(NH3) 가스를 플라즈마 소오스로 이용하는 대신에, 산화 이질소(N2O) 가스를 플라즈마 소오스로 이용하여 상기 HSQ막(300)을 플라즈마 처리를 한다. 이 경우에서는 도 8에 나타나는 바와 같이 양호한 프로파일의 콘택홀을 형성할 수 있다. 따라서, 상기 도 6과 도 7에서 설명한 바와 같은 전자 사이클로트론 장치를 이용한 추가의 세정 공정을 생략하고서, 종래와 같은 콘택홀(510, 530) 내에 금속막이 채워지지 않는 빈 공간이 발생하는 불량과 같은 불량의 발생을 억제하며 상기 콘택홀(510, 530)에 금속막을 채울 수 있다.8 is the same as the condition described with reference to FIG. 7, but instead of using ammonia (NH 3) gas as a plasma source, the HSQ film 300 is plasma-treated using a dinitrogen oxide (N 2 O) gas as a plasma source. In this case, as shown in FIG. 8, a contact hole having a good profile can be formed. Therefore, a defect such as a defect in which an empty space in which the metal film is not filled in the conventional contact holes 510 and 530 is omitted by omitting an additional cleaning process using the electronic cyclotron apparatus as described with reference to FIGS. 6 and 7. May be suppressed and a metal film may be filled in the contact holes 510 and 530.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야의 통상적인 지식을 가진 자에 의해서 그 변형이나 개량이 가능함이 명백하다.In the above, the present invention has been described in detail with reference to specific embodiments, but the present invention is not limited to the above-described embodiments, and modifications and improvements of the present invention are made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that this is possible.

상술한 본 발명에 따르면, HSQ막을 산화 이질소(N2O) 가스, 암모니아(NH3) 가스, 산소(O2) 가스 및 그 혼합 가스 등과 같은 가스를 이용하여 플라즈마 처리함으로써, HSQ막 패턴과 흡습 방지막 패턴의 계면에서의 프로파일 불량 발생을 억제할 수 있어 양호한 프로파일을 가지는 콘택홀을 형성할 수 있다.According to the present invention described above, the HSQ film is subjected to plasma treatment using a gas such as dinitrogen oxide (N 2 O) gas, ammonia (NH 3) gas, oxygen (O 2) gas, and a mixed gas thereof, thereby to obtain the HSQ film pattern and the moisture absorption prevention film pattern. The occurrence of a profile defect at an interface can be suppressed, and a contact hole having a good profile can be formed.

Claims (7)

반도체 기판 상에 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 형성하는 단계;Forming a hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film on the semiconductor substrate; 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 플라즈마 처리하는 단계;Plasma treating the hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film; 상기 플라즈마 처리된 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막 상에 흡습 방지막을 형성하는 단계; 및Forming a moisture absorption prevention film on the plasma-treated hydrogen silsesquioxane film; And 상기 흡습 방지막 및 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 순차적으로 패터닝하여 콘택홀을 가지는 흡습 방지막 패턴 및 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And patterning the moisture absorption prevention layer and the hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film sequentially to form a moisture absorption prevention layer pattern having a contact hole and a hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film pattern. Method for forming a contact hole in a device. 제1항에 있어서, 상기 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막을 형성한 후 상기 플라즈마 처리하는 단계 이전에 상기 수소 실세스퀴옥산(HydrogenSilsesQuioxane)막을 400℃ 내지 450℃의 온도 조건으로 큐어링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.The method of claim 1, wherein after forming the hydrogen silsesquioxane film, curing the hydrogen silsesquioxane film at a temperature of 400 ° C. to 450 ° C. before the plasma treatment. The method of claim 1, further comprising a contact hole. 제1항에 있어서, 상기 플라즈마 처리하는 단계는The method of claim 1, wherein the plasma treatment is 산화 이질소(N2O) 가스, 암모니아(NH3) 가스, 산소(O2) 가스 및 그 혼합 가스로 이루어지는 일군의 가스 중에서 선택된 어느 하나의 가스를 플라즈마 소오스로 이용하여 수행되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.A contact of a semiconductor device, which is performed by using any one gas selected from a group of gases consisting of dinitrogen oxide (N 2 O) gas, ammonia (NH 3) gas, oxygen (O 2) gas, and a mixed gas thereof as a plasma source. How to form a hole. 제1항에 있어서, 상기 흡습 방지막은 상기 플라즈마 처리 단계와 인 시튜(in-situ)로 형성되는 플라즈마 강화 TEOS막 또는 플라즈마 강화 SiH4막인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.The method of claim 1, wherein the moisture absorption prevention film is a plasma enhanced TEOS film or a plasma enhanced SiH 4 film formed in-situ with the plasma treatment step. 제1항에 있어서, 상기 흡습 방지막을 형성하는 단계 이후에The method of claim 1, wherein after forming the moisture absorption prevention film 상기 흡습 방지막을 산소(O2) 가스, 질소(N2) 가스 및 수증기(H2O)를 포함하여 이루어지는 가스 조건에서 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And heat-treating the moisture absorption prevention film under a gas condition comprising oxygen (O 2) gas, nitrogen (N 2) gas, and water vapor (H 2 O). 제1항에 있어서, 상기 흡습 방지막 패턴 및 수소 실세스퀴옥산(Hydrogen SilsesQuioxane)막 패턴을 형성하는 단계 이후에The method of claim 1, wherein after forming the moisture absorption prevention film pattern and the hydrogen silsesquioxane (Hydrogen SilsesQuioxane) film pattern 상기 흡습 방지막 패턴이 형성된 반도체 기판 상을 불산(HF) 및 순수를 포함하여 이루어지는 화학 용액을 이용하여 습식 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And wet-cleaning the semiconductor substrate on which the moisture absorption prevention film pattern is formed by using a chemical solution containing hydrofluoric acid (HF) and pure water. 제6항에 있어서, 상기 습식 세정하는 단계 이후에The method of claim 6, wherein after the wet cleaning step 상기 습식 세정된 반도체 기판 상을 전자 사이클로트론 공명(Electron Cyclotron Resonance) 장치를 이용하여 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And cleaning the wet-cleaned semiconductor substrate using an electron cyclotron resonance (Electron Cyclotron Resonance) device.
KR1019970028136A 1997-06-27 1997-06-27 Fabrication method of contact hole for semiconductor device KR100459686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028136A KR100459686B1 (en) 1997-06-27 1997-06-27 Fabrication method of contact hole for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028136A KR100459686B1 (en) 1997-06-27 1997-06-27 Fabrication method of contact hole for semiconductor device

Publications (2)

Publication Number Publication Date
KR19990004122A KR19990004122A (en) 1999-01-15
KR100459686B1 true KR100459686B1 (en) 2005-01-17

Family

ID=37376946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028136A KR100459686B1 (en) 1997-06-27 1997-06-27 Fabrication method of contact hole for semiconductor device

Country Status (1)

Country Link
KR (1) KR100459686B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831972B1 (en) * 2001-12-17 2008-05-26 주식회사 하이닉스반도체 Method for fabricating shallow trench isolation of semiconductor device
KR20030090191A (en) * 2002-05-21 2003-11-28 삼성전자주식회사 Method of performing dielectric layer in semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174520A (en) * 1990-11-07 1992-06-22 Hitachi Ltd Stabilizing method for sog film
KR940004750A (en) * 1992-08-29 1994-03-15 김주용 Contact manufacturing method using spin on class (SOG) film
JPH08213383A (en) * 1995-02-08 1996-08-20 Nec Corp Forming method of spin-on-glass film
KR960043018A (en) * 1995-05-22 1996-12-21 김주용 SG film formation method of semiconductor device
KR970013070A (en) * 1995-08-23 1997-03-29 기타오카 다카시 Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174520A (en) * 1990-11-07 1992-06-22 Hitachi Ltd Stabilizing method for sog film
KR940004750A (en) * 1992-08-29 1994-03-15 김주용 Contact manufacturing method using spin on class (SOG) film
JPH08213383A (en) * 1995-02-08 1996-08-20 Nec Corp Forming method of spin-on-glass film
KR960043018A (en) * 1995-05-22 1996-12-21 김주용 SG film formation method of semiconductor device
KR970013070A (en) * 1995-08-23 1997-03-29 기타오카 다카시 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR19990004122A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US6255732B1 (en) Semiconductor device and process for producing the same
KR100887225B1 (en) Semiconductor device manufacturing method
JPH08148559A (en) Manufacture of semiconductor device with insulation film
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
KR20030011667A (en) Semiconductor device and manufacturing method thereof
KR100500932B1 (en) Method of dry cleaning and photoresist strip after via contact etching
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US7271110B2 (en) High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability
KR100459686B1 (en) Fabrication method of contact hole for semiconductor device
JP3601988B2 (en) Method of forming insulating film
US7172965B2 (en) Method for manufacturing semiconductor device
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
US6472307B1 (en) Methods for improved encapsulation of thick metal features in integrated circuit fabrication
KR100265759B1 (en) Method for forming interlayer dielectric at low temperature using electron beam
KR100389041B1 (en) Method of forming an interconnection line using an hsq layer as an interdielectric layer
KR100369338B1 (en) Method for forming contact hole of semiconductor device
KR20010010919A (en) A method for forming interlayer dielectric layer
KR100773754B1 (en) Method of depositing dielectric layer with increased gap-fill ability
KR19990001918A (en) Contact hole formation method using plasma treatment
US6720276B2 (en) Methods of forming spin on glass layers by curing remaining portions thereof
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer
KR100407996B1 (en) Method for manufacturing of teos-o3 usg film
KR20020002732A (en) Method for forming an insulation layer of a semiconductor device
KR100392896B1 (en) Method for forming a semiconductor metal line
KR100297105B1 (en) Method of forming an inter layer insulating in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee