KR100265619B1 - 저전력 가산기 - Google Patents

저전력 가산기 Download PDF

Info

Publication number
KR100265619B1
KR100265619B1 KR1019970062658A KR19970062658A KR100265619B1 KR 100265619 B1 KR100265619 B1 KR 100265619B1 KR 1019970062658 A KR1019970062658 A KR 1019970062658A KR 19970062658 A KR19970062658 A KR 19970062658A KR 100265619 B1 KR100265619 B1 KR 100265619B1
Authority
KR
South Korea
Prior art keywords
selection signal
signal
dynamic chain
sum
block
Prior art date
Application number
KR1019970062658A
Other languages
English (en)
Other versions
KR19990041969A (ko
Inventor
김수원
백우현
Original Assignee
김수원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김수원 filed Critical 김수원
Priority to KR1019970062658A priority Critical patent/KR100265619B1/ko
Publication of KR19990041969A publication Critical patent/KR19990041969A/ko
Application granted granted Critical
Publication of KR100265619B1 publication Critical patent/KR100265619B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/507—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using selection between two conditionally calculated carry or sum values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4816—Pass transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Logic Circuits (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 가산기에 관한 것으로, 특히 다이나믹 체인을 이용하여 전력소모를 최소화한 상태에서 고속으로 동작 가능하게 하는 저전력 가산기에 관한 것이다. 본 발명에 따른 가산기는 SUM선택신호들의 전파 및 생성신호를 발생시키는 SPG블럭의 출력단에 가산기의 신호전파를 일정 단수로 제한하는 SCB블럭이 접속된다. SCB 블럭의 출력단에는 각 비트별로 SUM 선택신호를 발생시키는 데이터 의존 프리차징 다이나믹 체인 블럭이 접속된다. 또한, 데이터 의존 프리차징 다이나믹 체인 블럭의 출력단에는 각 비트별로 SUM 선택신호를 이용하여 최종 SUM 신호 및 CARRY-OUT 신호를 발생시키는 MPX 블럭이 접속되어 구성된다.

Description

저전력 가산기
본 발명은 가산기에 관한 것으로, 특히 다이나믹 체인을 이용하여 전력소모를 최소화한 상태에서 고속으로 동작 가능하게 하는 저전력 가산기에 관한 것이다.
일반적으로 가산기는 데이터 처리 시스템이나 영상신호 처리 시스템등에서 가장 기본적인 연산장치로 사용된다. 고속화되어 가는 데이터 속도 처리를 고려하여 고속연산이 가능한 가산기가 요구된다. 이러한 가산기의 고속화추세에 부응하여 다양한 시도가 있어왔다.
이러한 시도중의 하나로 다이나믹 체인을 이용한 가산기가 개발되었다.
도 1의 (a)는 다이나믹 체인의 기본 구조를 보여주기 위한 블럭도이며, 도 1의(b)는 다이나믹 체인의 동작을 보여주기 위한 파형도이고, 도 2는 도 1의 다이나믹 체인을 가산기에 적용한 예를 보여주기 위한 블럭도이다.
이러한 다이나믹 체인은 도 1에서 보는 바와 같이, 복수개의 다이나믹 로직블럭(10a-10n)을 직렬로 접속시킨 장치이다. 상기와 같은 다이나믹 체인은 도 2에서 보는 바와 같이, 각각의 다이나믹 블럭(10a-10n)의 일단에 PMOS 부하 트랜지스터들(20a-20n)이 각각 접속된다. 상기 PMOS 부하 트랜지스터들(20a-20n)의 게이트단으로는 주기적인 클럭이 인가되고, 상기 PMOS 부하 트랜지스터들(20a-20n)의 소오스(source)단으로는 구동전원이 인가된다. 다이나믹 체인의 동작모드는 프리차지(precharge)모드와 이밸류에이션(evaluation)모드로 구분된다. 즉, 다이나믹 회로는 프리차지모드와 이밸루에이션모드의 연속적인 동작을 통해 로직의 결과를 표시하는데, 프리차지모드로 동작되는 동안에는 PMOS 부하 트랜지스터(20a-20n)들이 턴온되어서 출력 노드를 충전시키고, 이밸루에이션 모드로 동작되는 기간 동안에는 PMOS 부하 트랜지스터(20a-20n)들은 턴 오프되고 NMOS 로직의 입력에 따라 출력 노드를 방전시켜서 "로우"인 상태로 만들거나 상태를 그대로 유지시켜서 "하이"인 상태를 만들게 된다. 그러므로 다이나믹 회로의 출력은 "하이"에서 "하이"로 유지되는 경우와 "하이"에서 "로우"로 디스차지되는 경우 두가지의 경우만을 가질 수 있다. 따라서 출력이 "하이"에서 "하이"로 유지되는 경우는 지연시간이 존재하지 않고 "하이"에서 "로우"로 하강하는 경우의 시간지연만이 존재하므로 고속 연산이 가능하다.
따라서, 도 2에서 보는 바와 같이 다이나믹 체인을 가산기에 응용하는 경우에는 가산기에서 발생하는 SUM 선택신호들을 다이나믹 체인이 고속으로 계산하여 최종 결과를 빠르게 계산할 수 있다.
그러나, 다이나믹 체인은 고속으로 동작할 수는 있으나, 상기 PMOS 부하 트랜지스터의 게이트단에 클럭이 인가될 때 마다 프리차지 시켜야 함으로 전력소모가 많은 단점을 가지고 있다. 특히 다이나믹 체인의 현재 출력이 "로우"이고 다음 사이클의 출력도 "로우"로 유지되는 경우에도 필요 없는 충전 및 방전을 수행하게 되므로 소모하지 않아도 될 전력을 낭비하게 되며 가산기의 입력 비트수가 커질수록 전력소모도 더욱 커지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 가산기에 입력되는 신호 및 그 동작을 분석하여 다이나믹 체인에 필요없는 프리차지를 억제시킬 수 있는 신호를 발생하여 전력소모를 최소화한 상태에서 고속으로 동작 가능한 저전력 가산기를 제공하는 데 그 목적이 있다.
제 1a 도는 다이나믹 체인의 기본 구조를 보여주기 위한 블럭도이다.
제 1b 도는 다이나믹 체인의 동작을 보여주기 위한 파형도이다.
제 2 도는 제 1 도의 다이나믹 체인을 가산기에 적용한 예를 보여주기 위한 블럭도이다.
제 3a 도는 본 발명에 따른 다이나믹 체인의 기본 구조를 보여주기 위한 블럭도이다.
제 3b 도는 본 발명에 따른 다이나믹 체인의 동작을 보여주기 위한 파형도이다.
제 4 도는 본 발명에 따른 데이터의존 프리차징 다이나믹체인 구조를 적용하여 설계된 64-BIT 가산기의 응용예이다.
제 5 도는 본 발명에 따른 가산기에 적용되는 다이나믹체인을 나타내는 회로도이다.
제 6 도는 본 발명에 따른 가산기 동작의 일례를 보여주기 위한 파형도이다.
제 7 도는 본 발명에 따른 가산기에서 SUM 선택신호의 천이 확률을 보여주기 위한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
302 : SPG블럭 303 : SCB블럭
305 : 데이터 의존 프리차징 다이나믹 체인 블럭
307 : MPX 블럭
상기와 같은 목적을 수행하기 위한 본 발명에 따른 저전력 가산기는,
SUM 선택신호 알고리즘을 이용하여 각 비트별로 AND연산을 위한 SUM선택신호 생성신호(G)와 EXOR연산을 위한 SUM선택신호 전파신호(Xi)를 발생시키는 SPG블럭;
상기 SPG블럭의 출력단에 접속되어 입력비트를 m비트 단위의 그룹 SUM 선택신호를 발생시켜 다이나믹 체인을 통해 순차적으로 계산되는 SUM 선택신호의 직렬전파를 일정 단수로 제한하는 SCB 블럭;
상기 SCB블럭의 출력단에 접속되어 각 비트별로 필요한 SUM 선택신호를 발생시키고, SUM선택신호 전파신호(Xi)와 SUM선택신호 생성신호(Gi-1) 및 클럭을 조합하여 다이나믹 체인의 PMOS부하를 선택적으로 프리차지 시키기 위한 데이터 위존 프리차징 다이나믹 체인 회로 블럭; 및
데이터 의존 프리차징 다이나믹 체인 회로의 출력단에 접속되어 각 비트별로 SUM선택신호를 이용하여 최종 SUM신호를 발생시키는 MPX블럭으로 구성된다.
본 발명의 바람직한 실시예에 따르면 상기 데이터 의존 프리차징 다이나믹 체인 블럭은 클럭을 게이트 단으로 인가받는 제 8 및 제 9의 트랜지스터가 직렬 연결되고, 선택신호 전파신호를 게이트 단으로 인가받는 제 7 트랜지스터로 구성되는 것을 특징으로 한다.
본 발명은 다이나믹 체인의 동작시에 필요없는 프리차지를 억제하여 전력소모를 최소화한 상태에서 고속으로 동작이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3의(a)는 본 발명에 따른 다이나믹체인의 기본 구조를 보여주기 위한 블럭도이고, 도 3의(b)는 본 발명에 따른 다이나믹 체인의 동작을 보여주기 위한 파형도이다.
본 발명은 다이나믹 체인은 현재 출력이 "로우"이고 다음 사이클의 출력도 "로우"로 유지되는 경우에도 불필요한 충전 및 방전을 수행하게 되므로 static 회로의 경우라면 소모하지 않아도 되는 전력을 낭비하게 되며 가산기의 입력 비트수가 커질수록 전력소모도 더욱 커지게 되는 문제점을 해결하기 위하여 입력되는 신호의 특성을 분석하여 다이나믹 체인의 출력이 "로우"에서 "로우"로 유지될 경우를 예측하여 충전을 억제시킬 수 있는 신호를 발생시킨다. 이 경우 불필요한 충전 및 방전을 억제하여 스위칭에 의한 전력소모를 감소시킬 수 있다.
가산기에 입력되는 신호 및 동작을 분석하여 다이나믹 체인에서 필요없는 프리차지를 억제하는 신호를 발생시킴으로서 가산기의 고속 동작 및 전력 소모 감소를 가능하게 한다. 즉, 도 3(a)에서 보는 바와 같이, 복수개의 다이나믹 로직 블럭(100a-100n)을 직렬로 접속시킨 다이나믹 체인에 입력되는 신호 및 그 동작을 분석하여 선택적으로 프리차지 신호를 인가하는 프리차지 선택부(200)를 부가한다. 따라서, 도 3의(b)에서 보는 바와 같이, 본 발명에 따른 데이터 의존 다이나믹 체인은, 다이나믹 체인에 인가되는 클럭이 "하이"가 되면 프리차지 모드가 되어 종래의 다이나믹 체인을 이용한 가산기와는 달리 프리차지 선택신호에 따라 출력이 PMOS 부하 트랜지스터들에 의하여 "하이"로 충전되거나 "로우"를 그대로 유지시키게 된다.
또한, 상기 PMOS 부하 트랜지스터의 게이트단에 인가되는 클럭이 "로우"로 되는 경우에는 다이나믹 체인은 입력되는 신호에 따라 "로우"로 방전되거나, 충전된 "하이"의 값 또는 이전의 "로우"의 값을 그대로 유지한다. 즉, 본 발명에 따른 가산기는 표 1에서 보는 바와 같이 상기 PMOS 부하 트랜지스터의 게이트단에 인가되는 신호에 따라 SUM 선택신호를 출력한다.
[표 1] 다이나믹 체인에서 SUM 선택신호를 출력을 나타내는 진리표
Figure kpo00001
이를 다시 설명하면, 본 발명에 따른 가산기에서는 하기 식 1과 같이 SUM 선택신호의 전파신호를 발생시킨다.
[식 1]
Xi = Ai + Bi
또한, 하기의 식 2에서와 같이 SUM 선택신호의 생성신호를 발생시킨다.
[식 2]
Gi = Ai · Bi
그리고, 상기 식 1 및 식 2에서의 SUM 선택신호의 전파 및 생성신호를 이용하여 하기 식 3에서 보는 바와 같이 SUM 선택신호를 생성시킨다.
[식 3]
Si+1= Xi·Gi-1+ Xi·Si
상기 식 1, 식 2 및 식 3에 의하여 본 발명에 따른 가산기에서 최종 SUM의 결과는 Si값이 0일 경우에는 Xi + Gi-1이 되고, Si값이 1일 경우에는 Xi ·Gi-1이 된다. 또한, 본 발명에 따른 가산기에서 발생하는 캐리들은 Sn값이 0일 경우에는 Gn가 되고, Sn값이 1일 경우에는
Figure kpo00002
가 된다.
이러한, 본 발명에 따른 가산기는 도 4에서 보는 바와 같이, SUM 선택신호 알고리즘을 이용하여 각 비트별로 AND 연산한 생성신호와 EXOR연산한 전파신호를 발생시키는 SPG(Sum selector signal Propagation ＆ Generation)블럭(302)의 출력단에는 m비트 단위의 그룹 SUM 선택신호를 발생시켜 다이나믹 체인 블럭(305)을 통해 순차적으로 계산되는 SUM 선택신호의 직렬전파를 일정 단수로 제한하는 SCB(Sum selector signal Chain Breaker)블럭(303)은 SUM 선택신호가 직렬로 전파되는 경우 가산기의 비트수가 커지면 하드웨어적으로 오버헤드가 커지므로 m비트의 일정 단수m비트로 입력 비트를 나누어서 그룹 SUM 선택신호를 발생시킨다. 상기 SCB블럭(303)의 출력단에는 각 비트별로 필요한 SUM 선택신호를 발생시키는 데이터 의존 프리차징 다이나믹 체인 회로(Data Dependent Precharging -Sum selector signal Chain Circuit)블럭(305)이 접속된다. 상기 데이터 의존 프리차징 다이나믹 체인 회로 블록(305)은 다이나믹체인을 프리차지시킬 필요가 없는 경우 예를 들면, Xi=1이고 Gi-1인 경우에는 Ssi+1=0인 경우를 예측하여 SUM 선택신호를 발생시킨다. 즉, 데이터 의존 프리차징 다이나믹 체인 회로 블록(305)은 Xi와 Gi-1그리고 클럭을 조합하여 프리차지 선택신호를 만들어서 다이나믹 체인의 PMOS부하를 선택적으로 프리차지시킨다. 상기 데이터 의존 프리차징 다이나믹 체인 블럭(305)의 출력단에는 MPX 블럭(Multiplexer for final SUM and Carry-out)(305)이 접속된다. 상기 MPX 블럭(307)은 상기 데이터 의존 프리차징 다이나믹 체인 블럭(305)에서 출력된 각 비트(bit)별 SUM 선택신호를 이용하여 최종 SUM과 CARRY-OUT을 발생시킨다.
즉, 본 발명에 따른 가산기는 다이나믹 체인의 특성상 출력단이 "하이"에서 "하이"로 유지되는 경우에 전력소모가 작아지므로 기존의 캐리신호에 비해 천이확률이 낮고 "하이"로 유지되는 확률이 높은 새로운 전파신호인 sum선택신호를 정의하고 sum 선택신호 발생시킴으로서 전체적으로 가산기의 전력소모를 감소시킬수 있다.
또한, 하나의 신호를 가지고 여러개의 트랜지스터를 구동시키는 경우 충전시키거나 방전시켜야하는 커패시터값이 증가하므로 속도가 저하되므로 본 발명에 따른 가산기에서는 SUM 선택신호를 비트별로 발생시키는 방식을 제안하여 기존의 캐리선택구조등이 가지는 과부하에 의한 속도저하문제를 해결하고 전력소모도 감소시킬 수 있다.
따라서, 본 발명에 따른 가산기는 도 3의(b)에서 보는 바와 같이, PMOS 부하 트랜지스터의 게이트단에 클럭이 인가될 때 마다 프리차지시키는 단점을 억제하여 전력소모를 줄일 수 있다.
도 4는 본 발명에 따른 데이터 의존 프리차징 다이나믹체인 구조를 적용하여 설계된 64-BIT 가산기의 응용예이고, 도 5는 본 발명에 따른 가산기에 적용되는 다이나믹체인을 나타내는 회로도이며, 도 6은 본 발명에 따른 가산기의 동작을 보여주기 위한 파형도이다.
상기 데이터 의존 프리차징 다이나믹 체인 블럭(305)은 이밸류에이션 모드에서 도 5에서 보는 바와 같이, 다이나믹 체인회로는 4-bit 단위의 SUM선택신호(Si)가 'HIGH'인 경우에는 제 4 트랜지스터(Q4)가 차단되고 SUM선택신호전파신호(X)에 의해 제 5 트랜지스터(Q5)가 턴온되거나 턴오프되어 출력을 'LOW'로 방전시키거나 'HIGH'를 그대로 유지한다. 또한, SUM 선택신호가 'LOW'가 되는 경우에는 제 1 트랜지스터(Q1)을 통하여 SUM선택신호 생성신호(G)에 따라 제 4 트랜지스터(Q4)를 턴온 또는 턴오프시켜 출력을 'LOW'로 방전시키거나 'HIGH'를 유지하게 된다.
따라서, N-BIT 가산기의 경우 N개의 SUM 선택신호를 고속으로 계산하도록 구성된다. 즉, 도 5에서 보는 바와 같이 필요없는 프리차징을 억제시키기 위한 제 7 -제 9 트랜지스터(Q7-Q9)를 추가하여 데이터 의존 다이나믹체인 구조를 구성한다.
결과적으로, 표 1에서 보는 바와 같이 Si+1은 Xi가 0인 경우에는 출력을 프리차지시킬 필요가 없다. 즉, 도 5에서 보는 바와 같이 제 7 - 제 9 트랜지스터(Q7-Q9)를 직렬로 구성하여 Xi= 0인 경우에는 프리차지모드에서 출력을 충전시키지 않도록 하였으며, Xi= 1, Gi-1= 1 이면서 Si= 0인 경우는 회로의 복잡도를 최소화하기 위해 무시하였다.
따라서, 도 6에서 보는 바와 같이 가산기에 입력되는 신호 및 그 동작을 분석하여 다이나믹 체인에 필요없는 프리차지를 억제시켜 저전력 및 고속으로 동작 가능하다.
본 발명에서 제안된 데이터의존 프리차징 다이나믹체인 구조를 적용하여 설계된 64-BIT 가산기의 응용예는 도 4에서 보는 바와 같이 4-BIT 단위의 데이터의존 프리차징 다이나믹 체인(DDP-SCC)의 기본 셀 4개를 직렬 연결한 16-BIT 체인 4개로 구성된다.
이러한 가산기의 모의실험을 통한 필요없는 프리차징 억제효과는 도 6에서 보는 바와 같이 나타난다.
이를 다시 설명하면 본 발명에 의한 데이터 의존 프리차징 다이나믹체인 구조를 가산기에 적용할 경우에는 필요없는 충방전에 의한 전력소모를 감소시키므로써 고속을 유지하며 저전력동작을 할 수 있다. 즉, N-BIT 가산기의 체인출력이 실제로 0에서 1로 변할 확률은 식 2 및 도 7에서 보는 바와 같이 각 BIT 위치별로 약 16%에 불과하다. 따라서, 본 발명을 가산기에 적용할 경우 확률적으로 다이나믹 체인에서 충방전에 의해 낭비되는 전력을 약 84% 감소시킬 수 있다.
[식 2]
P(Si+1: 0 → 1) = P(Si+1= 0)·{1-P(Si+1=0)}
단, P(Si+1= 0) = P(Si+1= 0│Si =0)·P(Si = 0) + P(Si+1= 0) │Si = 1)·P(Si = 0)
본 발명에 따른 데이터 의존 프리차징 다이나믹 체인을 이용한 가산기는 입력되는 데이터를 각 비트위치별로 선택적으로 프리차지를 수행하므로 저전력 및 고속연산이 가능하다.
이상에서 첨부된 도면을 참조하여 본 발명을 일실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.

Claims (2)

  1. SUM 선택신호 알고리즘을 이용하여 각 비트별로 AND연산을 위한 SUM선택신호 생성신호(G)와 EXOR연산을 위한 SUM선택신호 전파신호(Xi)를 발생시키는 SPG블럭(302);
    상기 SPG블럭(302)의 출력단에 접속되어 입력비트를 m비트 단위의 그룹 SUM 선택신호를 발생시켜 다이나믹 체인을 통해 순차적으로 계산되는 SUM 선택신호의 직렬전파를 일정 단수로 제한하는 SCB 블럭(303);
    상기 SCB블럭(303)의 출력단에 접속되어 각 비트별로 필요한 SUM 선택신호를 발생시키고, SUM선택신호 전파신호(Xi)와 SUM선택신호 생성신호(Gi-1) 및 클럭을 조합하여 다이나믹 체인의 PMOS부하를 선택적으로 프리차지 시키기 위한 데이터 의존 프리차징 다이나믹 체인 회로 블럭(305); 및
    데이터 의존 프리차징 다이나믹 체인 회로의 출력단에 접속되어 각 비트별로 SUM선택신호를 이용하여 최종 SUM신호를 발생시키는 MPX블럭(307)을 포함하는 저전력 가산기
  2. 제 1항에 있어서, 상기 데이터 의존 프리차징 다이나믹 체인 블럭은 클럭을 게이트 단으로 인가받는 제 8 및 제 9의 트랜지스터가 직렬연결되고, 선택신호 전파신호를 게이트단으로 인가받는 제 7 트랜지스터로 구성되는 것을 특징으로 하는 저전력 가산기.
KR1019970062658A 1997-11-25 1997-11-25 저전력 가산기 KR100265619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062658A KR100265619B1 (ko) 1997-11-25 1997-11-25 저전력 가산기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062658A KR100265619B1 (ko) 1997-11-25 1997-11-25 저전력 가산기

Publications (2)

Publication Number Publication Date
KR19990041969A KR19990041969A (ko) 1999-06-15
KR100265619B1 true KR100265619B1 (ko) 2000-09-15

Family

ID=19525523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062658A KR100265619B1 (ko) 1997-11-25 1997-11-25 저전력 가산기

Country Status (1)

Country Link
KR (1) KR100265619B1 (ko)

Also Published As

Publication number Publication date
KR19990041969A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4525797A (en) N-bit carry select adder circuit having only one full adder per bit
US4858168A (en) Carry look-ahead technique having a reduced number of logic levels
US6329838B1 (en) Logic circuits and carry-lookahead circuits
US7349938B2 (en) Arithmetic circuit with balanced logic levels for low-power operation
US7519648B2 (en) Encoder for a multiplier
US7024445B2 (en) Method and apparatus for use in booth-encoded multiplication
US5732008A (en) Low-power high performance adder
KR100265619B1 (ko) 저전력 가산기
US6003059A (en) Carry select adder using two level selectors
US6782406B2 (en) Fast CMOS adder with null-carry look-ahead
US4802112A (en) MOS transistor circuit
KR920004108B1 (ko) 자리올림 선택가산회로를 갖는 논리회로
US5889693A (en) CMOS sum select incrementor
US7277909B2 (en) High speed adder
EP1769335B1 (en) Arithmetic circuit with balanced logic levels for low-power operation
GB2215496A (en) Multi-stage parallel binary adders and/or subtractors
KR100459734B1 (ko) 제로 검출로 빠른 계산이 가능한 인크리멘터 및 그 방법
KR950015179B1 (ko) 이중캐리사슬 덧셈기
US6522690B1 (en) Zero determination signal generating circuit
JPH09185493A (ja) 加算器用集積回路
JP2539006B2 (ja) 加算器
KR950009683B1 (ko) 임시합검색 가산기
KR100306108B1 (ko) 자리수올림선견회로
KR100203742B1 (ko) 멀티플렉스를 이용한 가산기
KR100206119B1 (ko) 가산기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100608

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee