KR100258588B1 - 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치 - Google Patents

유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치 Download PDF

Info

Publication number
KR100258588B1
KR100258588B1 KR1019970064585A KR19970064585A KR100258588B1 KR 100258588 B1 KR100258588 B1 KR 100258588B1 KR 1019970064585 A KR1019970064585 A KR 1019970064585A KR 19970064585 A KR19970064585 A KR 19970064585A KR 100258588 B1 KR100258588 B1 KR 100258588B1
Authority
KR
South Korea
Prior art keywords
bay
usb hub
usb
ieee1394
port
Prior art date
Application number
KR1019970064585A
Other languages
English (en)
Other versions
KR19990043563A (ko
Inventor
강민수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970064585A priority Critical patent/KR100258588B1/ko
Publication of KR19990043563A publication Critical patent/KR19990043563A/ko
Application granted granted Critical
Publication of KR100258588B1 publication Critical patent/KR100258588B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • G06F2213/4002—Universal serial bus hub with a single upstream port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

개시된 디바이스 베이 장치는 유에스비 허브와 유에스비 인터페이스가 아닌 메모리맵 방식으로 인터페이스되어 제어되는 디바이스 베이 컨트롤러를 가진 디바이스 베이 장치에 관한 것이다.
본 발명에 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치는 컴퓨터 시스템의 주변기기와 같은 디바이스가 삽입 또는 제거됨에 따른 디바이스의 핫플러깅 요구신호를 USB 허브에 전달하고 디바이스에 공급되는 전력을 제어하고, 상기 동작의 결과를 레지스터에 임시로 저장하며, USB 허브와 IEEE1394의 물리적 계층 간을 인터페이스해주는 디바이스 베이 장치와, 하나 이상의 중저속 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 이 포트에 직접 장착되는 디바이스 또는 이 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 해주는 USB 허브와, 하나 이상의 고속 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 이 포트에 직접 장착되는 디바이스 또는 이 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 해주는 IEEE1394의 물리적 계층과, USB 허브와 별도로 구성되어 데이터 및 어드레스를 주고 받으며, 컴퓨터 시스템이 메모리맵 방식으로 USB 디바이스 및 IEEE1394 디바이스 에 액세스 하도록 해주는 데이터 및 제어프로그램을 저장하는 메모리부로 구성됨을 특징으로 한다.
따라서 본 발명의 장치는 디바이스 베이 컨트롤러 및 이를 포함하는 디바이스 베이 장치의 로직을 간단히 구성할 수 있고, 이에 따른 장치의 가격을 줄일 수 있는 장점이 있다.

Description

유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치
본 발명은 디바이스 베이 장치에 관한 것이다.
보다 상세하게는 디바이스 베이 컨트롤러(Device bay controller : 이하 'D BC'라 한다)와 유에스비(Universal serial bus : 이하 'U SB'라 한다) 허브와의 인터페이스를 기존의 USB 인터페이스 대신 메모리맵 방식을 사용하여 USB 허브에 내장된 허브 컨트롤러로 직접 DB C를 제어해줌으로써 D BC 및 이를 포함하는 디바이스 베이 장치의 로직을 간단히 구성할 수 있는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치에 관한 것이다.
최근 멀티미디어 컴퓨터, 홈 네트워크(Home network) 등과 같은 새로운 형태의 컴퓨터 환경과 컴퓨터를 중심으로한 통신환경이 대두되면서 컴퓨터가 제어하게 되는 주변기기가 급속히 증가하게 되었다.
이에따라 현재와 같은 컴퓨터와 주변기기의 1 : 1 접속방법으로는 주변기기의 확장성이라는 측면에서 포화상태에 다달았다는 판단하에 컴퓨터와 전화관련 업체 및 모니터 업체가 주도가 되어 새로운개념의 컴퓨터와 주변기기의 접속방안을 강구하게 되었다.
그 결과, 중저속 데이터 전송용의 USB와 고속 데이터 전송용의 IEEE1394가 컴퓨터를 중심으로한 새로운 통신 프로토콜(Protocol)로, 그리고 USB와, IEEE1394를 채용하는 디바이스 베이(Device bay)가 컴퓨터와 주변기기 사이의 새로운 접속매체로서 표준으로 부각되고 있다.
USB와 IEEE1394는 응용 프로그램의 증가에 따라 최근들어 개인용 컴퓨터 시스템(이하 'PC'라 약칭한다)에 부착하는 각종 주변기기들이 늘러나면서 PC슬소이 수용할 수 있는 한계를 초과하게 되고, 각기 그 형상이 다른 주변기기들의 커넥터들을 통일화 함으로써 사용자들에게 PC운용의 편리함을 주고자 PC와 전화관련 업체 및 모니터 업체가 주도가 되어 지원하려는 핫플러깅(Hot plugging) 또는 핫 플러그-앤드-플레이(Hot plug-and-play) 개념의 새로운 통신 프로토콜이다.
여기서, USB는 각종 모뎀, 프린터, 조이스틱, 마우스, 키보드, 스캐너등과 같은 데이터 전송속도가 12[Mbps]이하의 중저속인 기기에 적용되며, IEEE1394는 디지털 카메라, 비디오 카세트 테이프 레코더, 광디스크 재생기 등과 같이 데이터 전송속도가 100-400[Mbps]정도인 고속의 기기에 적용된다.
디바이스 베이 장치(Device bay system)는 일반 사용자가 PC의 주변기기와 같은 디바이스를 추가하거나 기능향상(Upgrade)을 하려고 하는 경우 PC 본체의 샤시를 열지않고도 마치 비디오 테이프를 넣거나 빼는 것처럼 디바이스를 삽입 및 제거할 수 있도록 구성된 비디오 테이프에 대응하는 비디오 카세트 테이프 레코더(VCR)와 같은 개념의 PC의 주변기기와 같은 디바이스에 대응하는 장치를 말하며, 이러한 디바이스 베이의 존재 형태는 PC에 삽입될 수도 있고 별도로 존재할 수도 있는데, 디바이스 베이(Device bay)라 하기도 한다.
이와 같은 기능을 구현하기 위한 디바이스 베이 장치는 이에 삽입되는 디바이스와 PC와의 통신수단으로 IEEE1394 또는 USB를 이용하여 데이터, 제어신호 및 전력을 주고 받게 되어있다.
따라서 향후 사용자는 어떠한 주변기기라도 USB와 IEEE1394 및 디바이스 베이에 의해서 아무런 사전지식 없이 쉽게 PC에 멀티미디어 환경의 주변기기를 연결하여 사용할 수 있게 될 것이다.
한편, 이와같은 디바이스 베이를 제어하기 위해서는 IEEE1394 및 USB 인터페이스부 등을 포함하는 D BC가 요구된다.
제1도는 이러한 종래의 USB 허브와 인터페이스 되는 디바이스 베이 장치를 나타낸 블록 구성도이다.
도시된 바와 같이 종래의 USB 허브와 인터페이스 되는 디바이스 베이 장치는 하나 이상의 베이(22)(23) 및 베이(22)(23)의 상태를 제어하는 D BC(21)를 포함하는 디바이스 베이 장치(20)와, 통상 'USB 허브 컨트롤러(USB hub controller)'라 불리는 자체 컨트롤러의 기능을 포함하고 디바이스 베이 장치(20)와 인터페이스되며 베이(22)(23)에 삽입 또는 제거되는 디바이스와 PC사이의 중저속 통신에 있어서 매개체의 역할을 하는 USB 허브(10)와, 디바이스 베이 장치(20)와 인터페이스 되며 베이(22)(23)에 삽입 또는 제거되는 디바이스와 PC사이의 고속 통신에 있어서 매개체의 역할을 하는 IEEE1394의 물리적 계층(Pysical laye)(30)으로 구성된다.
이러한 구성요소를 갖는 종래의 USB 허브와 인터페이스 되는 디바이스 베이 장치의 각 구성요소의 역할 및 동작은 다음과 같다.
디바이스 베이 장치(20)의 베이(22)(23)에는 PC의 주변기기와 같은 디바이스 가 삽입 또는 제거되는데, D BC(21)는 PC가 삽입된 디바이스를 운영체제(Operating system : 이하 'OS'라 약칭한다)상에서 정확히 제어하기 위해 핫플러깅(Hot plugging)되기 전에 디바이스의 삽입 및 제거여부를 USB 허브(10)에 전달함과 함께 디바이스의 삽입 또는 제거에 따른 전력의 공급을 제어하고, 이와같은 동작의 결과를 레지스터에 임시로 저장한다. 뿐만 아니라 USB 허브(10)와 IEEE1394의 물리적 계층(30)사이의 통신에 대해서도 인터페이스해준다.
USB 허브(10)는 중저속 데이터 전송용 디바이스(이하 'USB 디바이스'라 한다)가 장착되는 포트를 가지고 여기에 장착되는 디바이스 또는 디바이스 베이 장치(20)의 특정 베이에 삽입된 USB 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 하게 해주며 USB 허브 컨트롤러를 포함한다.
IEEE1394의 물리적 계층(30)은 디바이스 베이 장치(20)의 특정 베이에 삽입된 고속 데이터 전송용 디바이스(이하 'IEEE1394 디바이스'라 한다)가 PC의 주변기기 또는 PC와 통신이 가능하도록 IEEE1394 신호전송선을 통하여 신호를 전송하는 역할을 하는데, 디바이스 베이 장치(20)를 비롯한 IEEE1394 디바이스 가 장착되는 포트를 가진다.
이와같은 역할을 하는 구성요소로 이루어진 종래의 USB 허브와 인터페이스되는 디바이스 베이 장치의 동작은 다음과 같다.
먼저, 베이(22)(23)에 USB 디바이스 또는 IEEE1394 디바이스 가 삽입되는 경우 이에 해당하는 신호가 D BC(21)로 전송되는데, 예를 들면 디바이스 가 베이(22)(23)에 접속되는 순간 디바이스의 커넥터 핀 중 USB PRSN(Presence) 핀이나 1394 PRSN 핀이 접지되게 되고, 이 접지신호가 D BC921)로 전송된다.
D BC(21)는 디바이스의 삽입에 따른 신호(Device insertion signal)를 발생시커 USB 인터페이스 로직을 통해 USB 허브(10)로 전송하고, USB 허브(10)는 이에 따른 신호를 PC로 전송한다.
디바이스의 삽입에 따른 신호를 전송받은 PC는 디바이스 가 삽입되었음을 인식하게 되며, 베이(22)(23)로부터 디바이스 가 쉽게 제거되지 않도록 해주는 디바이스 록킹(Locking)등의 명령 데이터를 USB 허브(10)를 통해 D BC(21)를 전송한다.
PC로부터 명령 데이터를 전송받은 D BC(21)는 베이(22)(23)에 삽입된 디바이스로 전력을 공급해주게 되며, 이외의 베이(22)(23)의 상태를 나타내는 데이터들을 임시 기억소자이며 미도시된 디바이스 베이 레지스터 로직부에 저장하게 된다.
이와 같은 순서로 디바이스 는 베이(22)(23)에 정상적으로 삽입이 완료되어 동작되게 되며(Hot plugging), 이후 베이(22)(23)에 장착된 USB 디바이스 또는 IEEE1394 디바이스 는 D BC(21)를 통하지 않고 각각 USB 허브(10)와 IEEE1394의 물리적 계층(30)을 통하여 직접 PC와 통신하여 정상적인 동작을 수행하게 된다.
베이(22)(23)로부터 USB 디바이스 또는 IEEE1394 디바이스가 제거되는 경우는 사용자가 베이(22)(23)에 장착된 딥이스 제거 버튼을 누름에 따라 PC와 연동되어 베이(22)(23)에 삽입되어 있던 디바이스의 제거동작이 수행되게 된다.
먼저, 사용자에 의해 디바이스 제거 버튼이 눌려지게 되면 베이(22)(23)로부터 이에 해당하는 신호가 발생하여 D BC(21)로 전송되고, D BC(21)는 디바이스 제거 요구신호( Device removal request signal)를 USB 인터페이스 로직을 통해 USB 허브(10)로 전송하고, USB 허브(10)는 이에 따른 신호를 PC로 전송한다.
USB 허브(10)로부터 디바이스 제거를 요구하는 신호를 전송받은 PC는 베이(22)(23)로부터 디바이스 가 제거될 수 있도록 해주는 디바이스 언록킹(Un-locking)등과 같은 디바이스를 제거하는데 필요한 조치를 취한 후, 제거를 승인하는 신호를 USB 허브(10)를 통해 D BC(21)로 전송한다.
PC로부터 디바이스 제거를 승인하는 신호를 전송받은 D BC(21)는 베이(22)(23)에 삽입된 디바이스로 공급되던 전력을 끊고, 베이(22)(23)로부터 디바이스를 외부로 제거하도록 하는 명령을 베이(22)(23)로 전송해준다.
D BC(21)는 이외에도 디바이스가 제거된 베이(22)(23)의 상태를 나타내는 데이터들을 임시 기억소자이며 미도시된 디바이스 베이 레지스터 로직부에 저장하게 된다.
이와같은 일련의 동작이 수행되고 나면 베이(22)(23)로부터 ERK 외부로 축출되어 나오게 되며, 사용자는 디바이스를 제거할 수 있게 된다.
그러나, 상술한 것과 같은 구성 및 동작을 하는 종래의 USB 허브와 인터페이스 되는 디바이스 베이 장치는 다음과 같은 문제점을 가지고 있었다.
즉, 종래 디바이스 베이 장치(20)의 D BC(21)는 USB의 한 디바이스 이며 이에 따라 USB 허브(10)의 한 포트를 차지하였으므로 D BC(21) 역시 USB에 의한 통신에 필요한 USB 코어(Core)를 내장하고 있어야 했다.
따라서 D BC의 회로구성이 복잡했으며, D BC 및 D BC를 포함하는 디바이스 베이 장치의 가격도 비싸다는 문제점이 있었다.
따라서, 본 발명의 목적은 D BC를 USB의 한 디바이스로 구성하지 않고 USB 허브에 의해 메모리맵 방식으로 제어되도록 함으로써 D BC의 로직부를 간단하게 구성할 수 있으며, 이와 아울러 D BC 및 이를 포함하는 디바이스 베이 장치의 가격을 줄일 수 있는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치를 제공함에 있다.
제1도는 종래의 유에스비 허브와 인터페이스 되는 디바이스 베이 장치를 나타낸 블록 구성도.
제2도는 본 발명에 따른 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치를 나타낸 블록 구성도.
제3도는 제2도의 디바이스 베이 장치를 상세하게 나타낸 상세 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : USB 허브 20 : 디바이스 베이 장치
30 : IEEE1394의 물리적 계층 40 : 메모리부
22 : 베이 0 23 : 베이 1
24 : 디바이스 베이 컨트롤러(D BC)
전술한 목적을 달성하기 위한 본 발명에 따른 USB 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치의 특징은 컴퓨터 시스템의 주변기기와 같은 디바이스 가 삽입 또는 제거됨에 따른 디바이스의 핫플러깅 요구신호를 USB 허브에 전달하고 디바이스 에 공급되는 전력을 제어하고, 상기 동작의 결과를 레지스터에 임시로 저장하며, USB 허브와 IEEE1394의 물리적 계층 간을 인터페이스해주는 디바이스 베이 장치와, 하나 이상의 중저곡 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 이 포트에 직접 장착되는 디바이스 또는 이 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 해주는 USB 허브와, 하나 이상의 고속 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 이 포트에 직접 장착되는 디바이스 또는 이 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 해주는 IEEE1394의 물리적 계층과, USB 허브와 별도로 구성되어 데이터 및 어드레스를 주고 받으며, 컴퓨터 시스템이 메모리맵 방식으로 USB 디바이스 및 IEEE1394 디바이스 에 액세스하도록 해주는 데이터 및 제어프로그램을 저장하는 메모리부로 구성된 것에 있다.
이하, 본 발명에 따른 USB 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치의 바람직한 하나의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 USB 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치를 나타낸 블록 구성도이다.
도시된 바와 같이, 본 발명에 따른 USB 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치는 하나 이상의 포트를 가지며, 한 포트는 컴퓨터 시스템과 접속되고 나머지 포트는 디바이스 베이 장치를 비롯한 USB 디바이스와 접속되는 USB 허브(10)와, USB 허브(10)와 데이터를 주고 받는 한편, USB 허브(10)로부터 어드레스(Address)가 지정되어지는 메모리부(40)와, 메모리부(40)로부터 데이터 및 어드레스를 받으며 USB 허브(10)와 데이터, 어드레스 및 제어(Ctrl)신호를 주고 받을 수 있도록 접속된 디바이스 베이 장치(20)와, 디바이스 베이 장치(20)와 PC를 포함하는 IEEE1394 디바이스와의 통신을 위한 매개체 역할을 하는 IEEE1394의 물리적 계층(30)으로 구성된다.
그리고 각 구성요소의 역할 및 작용은 다음과 같다.
먼저, 디바이스 베이 장치(20)는 PC의 주변기기와 같은 디바이스가 삽입 또는 제거되며, 디바이스의 핫플러깅(Hot plugging) 구현을 위한 요구신호를 USB 허브(10)에 전달하고 디바이스에 공급되는 전력을 제어하고, 동작의 결과를 레지스터에 임시로 저장하며, USB 허브(100와 IEEE1394의 물리적 계층(30) 사이의 통신에 대해서도 인터페이스해준다.
여기서, 디바이스 베이 장치(20)는 다시 USB 디바이스 또는 IEEE1394 디바이스 가 삽입에 의해 장착될 수 있는 한 개 이상의 베이(22)(23)와, 베이(22)(23)에 USB 디바이스 또는 IEEE1394 디바이스 가 삽입 또는 제거되는 경우 베이(22)(23)로부터 이에 해당하는 신호를 입력받아 USB 허브(10)를 통해 PC로 전달하며, 상기 베이(22)(23) 및 베이(22)(23)에 삽입되는 디바이스에서 필요로 하는 전력을 공급해줄 뿐만 아니라 베이(22)923)의 상태를 레지스터와 같은 내부 기억장치에 임시저장하는 D BC(24)로 구성된다.
한편, 디바이스 베이 장치(20)는 PC의 본체에 장착될 수도 있고 디스플레이 장치에 장착될 수도 있으며, PC 또는 디스플레이장치와는 별도로 구비될 수도 있다.
USB 허브(10)는 디바이스 베이 장치(20)를 포함하여 USB 디바이스를 장착하는 포트를 가지고 여기에 직접 장착되는 디바이스 또는 디바이스 베이 장치(20)에 삽입되는 디바이스가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 제어하는데, 이를 위해 USB 허브 컨트롤러를 내장한다.
IEEE1394의 물리적 계층(30)은 디바이스 베이 장치(20)를 포함하여 IEEE1394 디바이스를 장착하는 포트를 가지고 여기에 직접 장착되는 디바이스 또는 디바이스 베이 장치(20)에 삽입되는 디바이스 가 PC의 또다른 주변기기 또는 PC와 통신이 가능하도록 해준다.
그리고 메모리부(40)는 컴퓨터 시스템이 메모리맵 방 식으로 USB 디바이스 및 IEEE1394 디바이스에 액세스하도록 해주는 데이터 및 제어프로그램을 저장하는데, USB 허브(100와는 별도로 구성되거나 USB 허브(10)에 내장될 수도 있으며, 통상적으로 읽기전용 메모리인 롬(ROM)을 사용한다.
상술한 바처럼 본 발명에 따른 장치의 구성요소들은 USB 허브와 디바이스 베이 장치가 메모리맵 방식으로 인터페이스되는 것을 제외하면 각 구성요소들의 기본적인 역할은 종래의 USB 허브와 인터페이스 되는 디바이스 베이 장치와 대동소이 하며, 디바이스 베이 장치(20)내의 각 베이들(22)(23) 및 IEEE1394의 물리적 계층(30)은 그 작용뿐만 아니라 신호적하며, 디바이스 베이 장치(20)내의 각 베이들(22)(23) 및 IEEE1394의 물리적 계층(30)은 그 작용뿐만 아니라 신호적인 접속도 동일하다.
따라서 본 발명 특유의 구성요소 및 작용에 대해서만상세히 설명하기로 한다.
제3도는 제2도의 디바이스 베이 장치(20)를 상세하게 나타낸 상세 블록도이다.
제3도에 도시된 바와 같이, 제2도의 D BC(24)는 메모리맵 방식에 의한 USB 허브(10)와 디바이 베이 장치(20)간의 인터페이스를 구현하기 위해 USB 허브(10), 메모리부(40), IEEE1394의 링크계층 로직부(24b) 및 디바이스 베이 레지스터 로직부(24c)와 데이터, 어드레스 그리고 제어신호등을 주고 받는 메모리맵 로직부(24a)와, 디바이스 베이 장치(20)와 IEEE1394의 물리적 계층(3)) 사이의 인터페이스를 위해 메모리맵 로직부(24a) 및 USB 허브(10)와 데이터, 어드레스 그리고 제어신호등을 주고 받는 IEEE1394의 링크계층 로직부(24b)와, 메모리맵 로직부(24a), USB 허브(10) 그리고 각 베이922)와 데이터 및 제어신호를 주고 받도록 접속된 디바이스 베이 레지스터 로직부(24c)로 구성된다.
이와같이 구성된 디바이스 베이 장치(20)의 각 구성부분의 역할은 다음과 같다.
메모리맵 로직부(24a)는 메모리맵 방식에 의해 지정된 어드레스에 해당하는 디바이스 베이 장치(2)0의 각 로직부를 인/디스에이블(Enable/disable) 또는 읽기/ 쓰기(Read/write)하도록 메모리부(40)에 저장되어 있는 데이터 또는 제어프로그램의 내용에 따른 제어동작을 수행한다.
IEEE1394의 링크계층 로직부(24b)는 메모리맵 로직부(24a)와 데이터 및 제어 신호를 주고 받는 한편, USB 허브(10)와도 제어신호를 주고 받으며, IEEE1394의 물리적 계층(30)과의 인터페이스를 구현한다.
디바이스 베이 레지스터 로직부(24c)는 메모리맵 로직부(24a), USB 허브(10) 그리고 각 베이(22)와 데이터 및 제어신호를 주고 받으며 인터페이스를 구현함과 함께 각 베어의 상태를 임시로 저장한다.
여기서, IEEE1394 통신상에 접속되는 디바이스의 규격에 관한 정보를 저장하는 IEEE1394 구성 ROM(Configuration ROM) 및 사용주파수 대역, 사이클, 버스관련정보 등과 같은 IEEE1394 통신상의 다른 노드(Node)와 공유해야 할 정보를 임시저장하는 레지스터인 IEEE1394의 CSR9Control stratus register)은 미도시 되어있는, 이중 IEEE1394 구성 ROM은 USB 허브(10)내에 그리고 IEEE1394의 CSR은 IEEE1394의 링크계층 로직부(24b) 또는 디바이스 베이 레지스터 로직부(24c) 블록에 포함시킬 수 있다.
상술한 바와 같은 역할을 하는 디바이스 베이 장치(20)를 갖는 본 발명의 장치의 전반적인 동작을 PC와 베이(22)사이의 데이터 교환인 읽기/쓰기 과정을 예로서 제2도 및 제3도를 참조하여 설명하면 다음과 같다.
먼저, 쓰기(Write) 과정은 PC의 OS가 IEEE1394의 물리적 계층(30)의 레지스터 값을 세팅시킬 때, 그리고 디바이스 베이 레지스터 로직부(24c)의 레지스터를 세팅하여 베이(22)(23)를 제어하기 위한 동작을 말하며, 이 동작을 위한 제어명령은 PC의 OS로부터 USB 허브(10)로 전송된다.
USB 허브(10)는 이 제어명령을 분석한 뒤 IEEE1394의 물리적계층(30)을 제어하기 위한 명령이면 IEEE1394의 링크계층 로직부(24b)를 액세스(Access)하고, 베이(22)(23)나 미도시된 IEEE1394의 CSR을 제어하기 위해서는 디바이스 베이 레지스터 로직부(24c)를 액세스한다.
메모리맵 로직부(24a)는 메모리부(40)의 제어프로그램으로 제어된 메모리맵 방식의 어드레스로 각 로직부를 인/디스에이블 및 읽기/쓰기 시킨다.
IEEE1394의 링크계층 로직부(24b)의 레지스터에 쓰기하는 링크 쓰기(Link writing)시에는 IEEE1394의 물리적 계층(30)의 레지스터의 세팅을 위해 디바이스 베이 레지스터 로직부(24c)를 디스에이블 시키고(CE3 : Not active), IEEE1394의 링크계층 로직부(24b)를 인에이블시킨다(CE2 : Active).
반도로 디바이스 베이 레지스터 로직부(24c)의 레지스터에 쓰기할 시에는 디바이스 베이 레지스터 로직부(24c)를 인에이블 시키고(CE3 : Active), IEEE1394의 링크계층 로직부(21b)를 디스에이블 시킨다(CE3 : Not active).
IEEE1394의 링크 계층을 액세스하는 경우, 메모리맵 로직부(24a) 는 IEEE1394의 링크계층 로직부(24b)에 쓰기 과정임을 알리기 위해 어드레스, 데이터, 제2 제어신호(Ctrl2)를 이용한다. 이로인해 IEEE1394의 링크계층 로직부(24b) 내부의 레지스터들이 세팅되어진다.
제1 제어신호(Ctrll) 라인을 통해서는 IEEE1394 통신시에 생길 수 있는 각종 인터럽트 신호나 링크 액세스가 성공리에 수행완료 되었음을 알리는 신호, 그리고 부수적으로 링크 칩(Chip) 제작자들이 임의로 정하는 응용신호들을 주고 받는다.
디바이스 베이 레지스터 로직부(24c)의 레지스터를 액세스하는 경우에도 메모리맵 로직부(24a)는 디바이스 베이 레지스터 로직부(24c)에 쓰기임을 알리기 위해 어드레스, 데이터, 제3 제어신호(Ctrl3)를 이용하고, 이를 받는 디바이스 베이 레지스터 로직부(24c)는 해당 어드레스와 데이터로 D BC내에 있어야 하는 베이(22)(23)를 제어하기 위해 필요한 레지스터나 IEEE1394 CSR등의 레지스터를 세팅한다.
읽기(Reading) 과정은 PC의 OS에 의해 IEEE1394의 물리적 계층(30)의 레지스터 값을 읽기 하거나 디바이스 베이 레지스터 로직부(24c)의 레지스터 값을 읽기할 때의 동작을 말하며, 이 동작을 위한 제어명령은 PC에서 USB 허브(10)로 전송된다.
USB 허브(10)는 이 제어명령을 분석한 뒤 IEEE1394의 물리적계층(30)을 제어하기 위한 명령이면 IEEE1394의 링크계층 로직부(24b)를 액세스하고, 베이(22)(23)나 미도시된 IEEE1394의 CSR을 제어하기 위해서는 디바이스 베이 레지스터 로직부(24c)를 액세스한다.
메모리맵 로직부(24a)는 메모리부(40)의 제어프로그램으로 제어된 메모리맵 방식의 어드레스로 각 로직부를 인/디스에이블 및 읽기/쓰기 시킨다.
IEEE1394의 링크계층 로직부(24b)의 레지스터를 읽기 위한 링크 읽기(Link reading)시에는 IEEE1394의 물리적 계층(30)의 레지스터의 세팅을 위해 디바이스 베이 레지스터 로직부(24c)를 디스에이블 시키고(CE3 : Not active), IEEE1394의 링크계층 로직부(24b)를 인에이블 시킨다(CE2 : Active).
반대로 디바이스 베이 레지스터 로직부(24c)의 레지스터를 읽기할 시에는 디바이스 베이 레지스터 로직부(24c)를 인에이블 시키고(CE3 : Active), IEEE1394의 링크계층 로직부(24b)를 디스에이블 시킨다( CE2 : Not active).
IEEE1394의 링크 계층을 액세스하는 경우, 메모리맵 로직부(24a)는 IEEE1394의 링크계층 로직부(24b)에 읽기 고정임을 알리기 위해 어드레스, 데이터, 제2 제어신호(Ctrl2)를 이용하여IEEE1393의 링크계층 로직부(24b)로 하여금 해당 어드레스에 맞는 레지스터 값을 데이터 라인에 실어서 USB 허브(10)에 알려주게 한다. 이로인해 IEEE1394의 링크계층 로직부( 24b) 내부의 레지스터 값들이 읽혀지게 된다.
제1제어신호(Ctrll) 라인을 통해서는 IEEE1394 통신시에 생길 수 있는 각종 인터럽트 신호나 링크 액세스가 성공리에 수행완료 되었음을 알리는 신호, 그리고 부수적으로 링크 칩 제작자들이 임의로 정하는 응용신호들을 주고 받는다.
디바이스 베이 레지스터 로직부(24c)의 레지스터를 액세스하는 경우에도 메모리맵 로직부(24a)는 디바이스 베이 레지스터 로직부(24c)에 읽기임을 알리기 위해 어드레스, 데이터, 제3 제어신호(Ctrl3)를 이용하고, 이를 받는 디바이스 베이 레지스터 로직부(24c)는 해당 어드레스의 레지스터 값을 데이터 라인에 실어서 USB 허브(10)에게 알린다.
IEEE1394의 링크계층 로직부(24b)나 디바이스 베이 레지스터 로직부(24c)로부터 읽혀진 데이터는 USB 허브(10)내에 있는 USB 허브 콘트롤러에 의해 PC로 전송된다.
상술한 바와 같은 설명에서 D BC(24)의 가장 큰 역할을 사용자가 IEEE1394 혹은 USB 디바이스를 베이(22)(23) 내에 삽입하거나 베이로부터 제거하는 경우, 이를 인식하여 PC의 OS에게 USB 허브(10)를 통해 알리는 일이다.
즉, 베이(22)(23)로부터 디바이스 삽입/제거 요구신호(Device insertion/removal request)를 받는 D BC924)의 디바이스 베이 레지스터 로직부(24c)가 제4 제어신호(Ctrl4)를 USB 허브(10) 내의 USB 허브 콘트롤러에 보내주고, 이를 인식한 USB 허브(10)는 PC의 OS에게 알린다.
여기서, D BC(24)는 USB 표준규격에서는 하나의 USB 디바이스 이므로 USB 통신망 구성시 요구되는 D BC(24)에 대한 USB의 한 디바이스로서의 규격정보 등을 D BC(24)가 지니고 있어야 하지만 USB 허브 콘트롤러의 소프트웨어로 대신 처리한다.
그리고 IEEE1394 구성 ROM을 D BC(24)에 두지않고 USB 허브(10) 내의 USB 허브 콘트롤러에 두어, IEEE1394 버스상에서 본 시스템의 구성 ROM을 읽고 싶은 경우, USB 허브(10)는 이 읽고 싶다는 내용을 인산한 뒤 ROM에 있는 내용을 읽어서 전송한다.
이때 IEEE1394의 표준규격으로 지정된 구성 ROM의 어드레스를 USB 허브(10)가 알고 있지만 실제로 ROM에 있는 IEEE1394 구성 ROM의 어드레스는 아니므로 어드레스 맵핑으로 하여 서로 일치 시킨다.
상술한 바와 같이 본 발명에 따른 USB 허브와 메모리맵 방식으로 인터페이스 되는 디바이스 베이 장치에 의하면, D BC와 USB 허브와의 인터페이스를 기존의 USB 인터페이스 대신 메모리맵 방식을 사용하여 USB 허브에 내장된 허브 컨트롤러로 직접 D BC를 제어해줌으로써 D BC를 포함한 디바이스 베이 장치의 로직을 간단히 구성할 수 있을 뿐만 아니라 이에 따른 장치의 가격을 줄일 수 있는 효과가 있다.

Claims (8)

  1. 컴퓨터 시스템의 주변기기와 같은 디바이스 가 삽입 또는 제거됨에 따른 디바이스의 핫플러깅 요구신호를 USB 허브에 전달하고 디바이스 에 공급되는 전력을 제어하고, 있기 동작의 결과를 레지스터에 임시로 저장하며, USB 허브와 IEEE1394의 물리적 계층 간을 인터페이스해주는 디바이스 베이 장치; 하나 이상의 중저속 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 상기 포트에 직접 장착되는 디바이스 또는 상기 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 컴퓨터 시스템의 또다른 주변기기 또는 컴퓨터 시스템과 통신이 가능하도록 해주는 USB 허브; 하나 이상의 고속 데이터 전송용 디바이스의 장착을 위한 포트를 가지며, 상기 포트에 직접 장착되는 디바이스 또는 상기 포트에 장착되는 디바이스 베이 장치에 삽입되는 디바이스 가 컴퓨터 시스템의 또다른 주변기기 또는 컴퓨터 시스템과 통신이 가능하도록 해주는 IEEE1394의 물리적 계층; 및 상기 USB 허브와 별도로 구성되어 데이터 및 어드레스를 주고 받으며, 컴퓨터 시스템이 메모리맵 방식으로 USB 디바이스 및 IEEE1394 EDP 액세스하도록 해주는 데이터 및 제어프로그램을 저장하는 메모리부로 구성됨을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  2. 제1항에 있어서, 상기 디바이스 베이 장치는; USB 디바이스 또는 IEEE1394 ERK 삽입에 의해 장착될 수 있는 한 개 이상의 베이; 및 상기 베이에 USB 디바이스 또는 IEEE1394 디바이스가 삽입 또는 제거되는 경우 베이로부터 이에 해당하는 신호를 입력받아 USB 허브를 통해 컴퓨터 시스템으로 전달하며, 상기 베이 및 베이에 삽입되는 디바이스에서 필요로 하는 전력을 공급해줄 뿐만 아니라 베이의 상태를 내부 기억장치에 임시저장하는 디바이스 베이 컨트롤러로 구성됨을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  3. 제1항에 있어서, 상기 디바이스 베이 장치는; 컴퓨터 시스템의 본체에 장착되는 것을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  4. 제1항에 있어서, 상기 디바이스 베이 장치는; 컴퓨터 시스템의 디스플레이장치에 장착되는 것을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  5. 제1항에 있어서, 상기 디바이스 베이 장치는; 컴퓨터 시스템 또는 디스플레이장치와는 별도로 구성되는 것을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  6. 제1항에 있어서, 상기 메모리부는; USB 허브에 내장되는 것을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  7. 제1항에 있어서, 상기 메모리부는; 롬(ROM)으로 구성됨을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
  8. 제2항에 있어서, 상기 디바이스 베이 컨트롤러는; 메모리맵 방식에 의해 지정된 어드레스에 해당하는 디바이스 베이 장치의 각로직부를 인/디스에이블 및 읽기/쓰기하도록 상기 메모리부에 저장되어 있는 데이터 또는 제어프로그램에 따른 제어동작을 수행하는 메모리맵 로직부; 상기 메모리맵 로직부와 데이터 및 제어신호를 주곡받는 한편, 상기 USB 허브와도 제어신호를 주곡받으며, IEEE1394의 물리적 계층과의 인터페이스를 구현하는 IEEE1394의 링크계층 로직부; 및 상기 메모리맵 로직부, USB 허브 그리고 각 베이와 데이터 및 제어신호를 주고 받으며, 각 베이의 상태를 임시로 저장하는 디바이스 베이 레지스터 로직부로 구성됨을 특징으로 하는 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치.
KR1019970064585A 1997-11-29 1997-11-29 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치 KR100258588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064585A KR100258588B1 (ko) 1997-11-29 1997-11-29 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064585A KR100258588B1 (ko) 1997-11-29 1997-11-29 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치

Publications (2)

Publication Number Publication Date
KR19990043563A KR19990043563A (ko) 1999-06-15
KR100258588B1 true KR100258588B1 (ko) 2000-06-15

Family

ID=19526039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064585A KR100258588B1 (ko) 1997-11-29 1997-11-29 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치

Country Status (1)

Country Link
KR (1) KR100258588B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019743A (ko) * 1999-08-30 2001-03-15 윤종용 유니버셜 시리얼 버스를 이용한 근거리 네트워크 시스템
KR100352124B1 (ko) * 2000-08-07 2002-09-12 주식회사 맥시스템 디지털 디바이스 접속장치

Also Published As

Publication number Publication date
KR19990043563A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP4898056B2 (ja) スマートカードとホストステーションとの間の通信の方法
US6973658B2 (en) Reconfigurable communication interface and method therefor
US7093033B2 (en) Integrated circuit capable of communicating using different communication protocols
US6202103B1 (en) Bus data analyzer including a modular bus interface
JP3565686B2 (ja) コンピュータの記憶装置及び変換システム
US8832404B2 (en) Memory hub with integrated non-volatile memory
US5784581A (en) Apparatus and method for operating a peripheral device as either a master device or a slave device
US6016518A (en) Automatic master/slave designation for computer peripherals
JP2002297269A (ja) インターフェース端子を具備する電子機器
KR100421050B1 (ko) 범용직렬버스 호스트가 즉각적으로 리셋동작을 수행토록범용직렬버스의 신호 상태를 구현하는 로직 회로를구비하는 범용직렬버스 장치
US6779052B2 (en) Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces
JPH11119878A (ja) コンピュータ・インターフェイス装置
KR100258588B1 (ko) 유에스비 허브와 메모리맵 방식으로 인터페이스되는 디바이스 베이 장치
US5357625A (en) System for identifying common formats and protocols and allocating respective buffers spaces for simultaneous communication
US6289402B1 (en) Bidirectional data transfer protocol primarily controlled by a peripheral device
JP2000222337A (ja) インターフェース装置
JP2006059088A (ja) データ転送制御システム、電子機器及びプログラム
JPH10268995A (ja) インターフェース制御方法及びその装置
KR100277665B1 (ko) 아이스퀘어씨 통신라인을 갖는 디바이스 베이제어장치
KR100260887B1 (ko) 디바이스 베이 제어기능을 갖는 유에스비 허브 시스템
KR19990047984A (ko) 유에스비 허브와 아이아이씨 방식으로 인터페이스 되는 디바이스 베이장치
US6970349B2 (en) Expandale modular storage unit
JPH11143612A (ja) 記憶装置内蔵型周辺機器およびパーソナルコンピュータと記憶装置内蔵型周辺機器との間のデータ授受方法
KR100296639B1 (ko) 모니터,유에스비허브및디바이스베이통합컨트롤러가구비된디스플레이장치
KR200224814Y1 (ko) 데이터 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee