KR100257962B1 - 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법 - Google Patents

신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법 Download PDF

Info

Publication number
KR100257962B1
KR100257962B1 KR1019960043808A KR19960043808A KR100257962B1 KR 100257962 B1 KR100257962 B1 KR 100257962B1 KR 1019960043808 A KR1019960043808 A KR 1019960043808A KR 19960043808 A KR19960043808 A KR 19960043808A KR 100257962 B1 KR100257962 B1 KR 100257962B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
variable gain
value
gain amplifier
Prior art date
Application number
KR1019960043808A
Other languages
English (en)
Other versions
KR970019166A (ko
Inventor
크리스코퍼 엠 쿠커
Original Assignee
김영환
현대전자산업주식회사
박세광
현대 일렉트로닉스 아메리카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사, 박세광, 현대 일렉트로닉스 아메리카 filed Critical 김영환
Publication of KR970019166A publication Critical patent/KR970019166A/ko
Application granted granted Critical
Publication of KR100257962B1 publication Critical patent/KR100257962B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
    • H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

이상적이지 않은 전송 채널로 전송되는 데이터 신호를 수신하는 수신기 회로 및 그 관련 방법에 관한 것으로, 신호 감소를 막기 위해 서로 동작할 수 있는 등화기 회로 및 가변 이득 증폭기 회로를 포함하고, 등화기 회로 및 증폭기 회로의 특성은 데이터 신호의 신호 포락선의 검출에 대한 응답으로 서로 선택된다.

Description

신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법
본 발명은 일반적으로 전송 채널에서 수신기로 전송되는 데이터 신호 감소 효과를 막기 위한 등화기 회로를 갖는 수신기에 관한 것으로, 특히 등화기의 적응 특성 및 증폭기의 이득이 수신기에 수신된 데이터 신호의 포락선 진폭 결정에 대한 응답으로 서로 선택되는 적응 등화기 및 가변 이득 증폭기를 포함하는 수신기를 위한 회로 및 방법에 관한 것이다.
두 지역간에 데이터를 전송하는 통신 시스템은 최소한(데이터를 포함하는) 데이터 신호가 전송되는 전송 채널에 의해 연결되는 송신기 및 수신기를 포함한다.
어떤 신호든지 실제 전송 채널에서 전송될 때는 일정한 양만큼의 신호 감소가 발생한다. 데이터 신호가 디지털-변조 신호로 형성되어 있다면, 신호 감소가 심볼간의 간섭으로 앨리어(alia)간에 발생한다.
전송 채널이 비차폐 트위스트 페어(Unshielded Twisted pair, UTP) 또는 차폐 트위스트 페어(Shielded Twisted Pair, STP)와 같은 와이어 페어 채널(wire pair channel)로 형성되어 있을 때, 신호 감소량은 어느 정도 와이어 페어의 품질 및 와이어 페어의 길이에 영향을 받는다. 전송된 데이터 신호의 중요한 진폭 및 위상 왜곡이 종종 발생한다. 신호 감소는 송신기와 수신기간의 통신 품질을 떨어뜨린다.
근거리 통신망(LAN)은 와이어 페어 채널을 사용하는 통신 시스템의 대표적인 예다. 다수의 LAN 송신기는 통상적으로 와이어 페어 채널에 의해 상호 연결된다.
LAN에서의 데이터 전송을 위한 다양한 데이터 전송 표준이 생겼다. 예를 들어, 몇몇 표준은 데이터가 작은 수의 신호 레벨을 갖는 선택 부호화된 스킴(scheme)에 의해 부호화되는 펄스 진폭 변조(PAM) 신호를 사용한다. 넌리턴-투-제로(nonreturn-to zero)(NRZ), MLT-3, 및 8B6T는 그러한 부호화 스킴의 세가지 예이다. 데이터 신호를 형성하는 데이터는 선택된 부호화 스킴에 따라 부호화되고, 부호화된 데이터는 반송파에 의해 변조된다. 변조된 데이터 신호는 전송 채널로 전송되고, 수신기에 의해 수신된다. LAN에서, 데이터 신호는 LAN 송수신기간에 전송된다.
일단 데이터 신호가 수신되면, 데이터 신호는 신호의 데이터 내용을 복구하기 위해 복조된다. 신호 감소가 송신기와 수신기간의 통신 품질을 떨어뜨리기 때문에, 다양한 회로 및 방법이 신호 감소를 막기 위해 개발되어 왔다.
등화기 회로는 소프트웨어 및 하드웨어 모두 잘 알려져 있고, 전송 채널에서의 신호 감소를 정정하기 위해 사용된다. 통상적으로 등화기는 데이터 신호가 전송되는 전송 채널의 주파수 응답의 인버스(inverse)를 근사화시키는 주파수 응답을 나타낸다. 데이터 신호 통과 대역에 있는 어떤 특정한 주파수에서, 등화기의 진폭 특성은 전송 채널로 전송되는 주파수에서 데이터 신호의 감쇠의 인버스와 동일한 이득을 나타낸다. 유사하게, 등화기의 위상 특성은 전송 채널을 통한 전송 동안에 데이터 신호에 삽입된 위상 왜곡의 인버스이다.
등화기는 등화기의 절대값 특성이 채널 절대값의 인버스보다 작을 때 “언더-이퀄라이즈드(under-equalized)”라고 일컬어진다. 결과적으로, 등화기에 의해 발생된 등화된 신호, 특히 신호가 안정되기에는 너무 짧은 주기 동안에 전송된 신호가 실제 진폭보다 작다. 등화기가 언더-이퀄라이즈드일때, 등화된 신호는 또한 전송된 상승 시간보다 느린 것을 나타낸다.
등화기는 등화기의 절대값 특성이 채널 절대값의 인버스보다 클 때는 “오버-이퀄라이즈드(over-equalized)”라고 일컬어진다. 결과적으로, 등화기에 의해 발생된 등화된 신호는 짧은 주기 동안에 전송된 데이터 신호가 실제 진폭보다 작다.
전송 채널의 특성은 일정한 것이 아니므로, 전송된 데이터 신호의 신호감소는 변화한다. 신호 감소를 적절히 방지하기 위하여 등화기는 적응형, 즉 전송 채널 특성에서 변화를 감지할 수 있고, 그 등화기 응답 특성을 변화시키는 등화기를 포함하는 회로이다. 적응 등화기는 통상적으로 알고리즘 실행으로 업데이트된 계수를 갖는 디지털 필터를 사용하고, 거기에 적용되는 수신 신호의 데이터 심볼 속도보다 빠르게 동작하는 다수의 게이트를 요구한다. 적응 전송 채널로 전송되는 데이터 신호의 감소를 적절히 방지하는 등화기의 구현은 통상적으로 매우 어렵다. 복잡도가 감소된 전송 채널로 전송된 신호의 감소를 적응하도록 수정하는 회로는 매우 유용하다.
본 발명의 목적은 전송 채널로 전송된 데이터 신호의 신호 감소를 적응하도록 방지하는 복잡도가 감소된 회로 및 연합 방법을 제공하는데 있다.
본 발명에 따르면, 상기와 같은 목적은 등화기의 특성 및 증폭기의 이득이 등화기 출력에서 나타나는 전송 채널로 전송되는 데이터 신호의 신호 포락선의 크기측정에 대한 응답으로 선택되는 적응 등화기 및 가변 이득 증폭기를 포함하는 수신기 회로에 의해 달성된다.
적응 등화기 회로는 데이터 신호를 나타내는 수신 신호를 수신하기 위해 결합된다. 적응 등화기 회로는 수신 등호를 등화시키고 등화된 신호를 발생시킨다. 가변 이득 증폭기 회로는 등화된 신호를 증폭하고 증폭된 신호를 형성한다. 포락선 검출기는 증폭된 신호의 신호 포락선의 절대값을 검출하기 위해 결합된다. 검출된 신호 포락선의 절대값은 적응 등화기의 적응 특성 및 가변 이득 증폭기의 가변 이득 특성을 선택하기 위해 사용된다.
본 발명은 전송 채널로 전송된 데이터 신호들의 신호 포락선 크기 검출을 이용하기 때문에 회로는 최소한의 복잡도를 갖는다. 데이터 신호는 적응 및 가변 회로의 특성을 선택하는 적응 절차동안에 랜덤 데이터로 형성된다고 가정할 수 있다. 본 발명의 회로 및 방법은 다양한 시그널링(signalling) 스킴에 의해 부화된 데이터를 포함하는 데이터 신호들을 수신하는 수신기에 사용된다. 회로는 아날로그 및 디지털 구현에 모두 이용될 수 있으며, 전송 채널의 채널 변환 및 회로가 구현되는 수신기에서의 생산성 변환이 매우 크다.
본 발명은 근거리 통신망(LAN)에서의 사용을 위해 수정할 수 있다. LAN 수신기는 송수신에 연결되는 와이어 페어로 전송되는 신호들의 신호 감소 효과를 방지하는 본 발명의 회로를 포함한다.
제1도는 본 발명의 일실시예에 따른 통신 시스템, 여기서는 근거리 통신망의 일부분의 기능 블록도.
제2(a)도는 주파수 함수로 플롯되되 데이터 신호의 전송을 위한 전송 채널을 형성할 수 있는, 통상적인 일련의 다양한 길이의 트위스트 페어 케이블(pair cables)의 주파수 응답의 절대값 특성을 보여주는 그래프.
제2(b)도는 등화기의 다양한 셋팅에서 취해지고, 주파수 함수로 플롯된 제1도에 도시된 통신 시스템의 일부를 형성하는 적응 등화기의 주파수 응답의 절대값 특성을 부여보는 그래프.
제3도는 등화기의 절대값 특성 함수로 플롯되되 제1도에 도시된 통신 시스템의 일부를 형성하며, 제2도에 도시된 통신 시스템의 다양한 길이의 케이블로 전송되고, 데이터 신호의 포락선 에러 레벨을 보여주는 그래프.
제4도는 제3도에 플롯된 대표적인 곡선의 그래프.
제5도는 이상적이 아닌 전송 채널로 전송되는 신호의 신호 감소를 방지하는 본 발명의 일실시예에 따른 회로의 기능 블록도.
제6도는 제5도에 도시된 회로에 인가되는 다양한 신호간의 관계를 설명하는 타이밍도.
제7도는 제5도에 도시된 것과 유사하지만, 이상적이 아닌 전송 채널로 전송된 신호의 신호 감소를 방지하는 본 발명의 다른 실시예의 기능 블록도, 및
제8도는 제7도에 도시된 회로에 인가되는 다양한 신호간의 관계를 설명하는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
24 : 등화기 회로 28 : 가변 이득 증폭기
34 : 데이터 슬라이서 36 : 포락선 진폭 검출기
42 : 적응 회로 64 : 등화 필터
68 : 등화 필터 동조 회로 78 : 가변 이득 증폭기 동조 회로
84 : 샘플 및 홀드 회로 96 : 절대값 검출기
106 : 업/다운 카운터 114 : 판독 전용 메모리
우선 제1도를 참조하면, 본 발명의 일실시예에 따른 회로를 포함하고 도면 부호 10으로 표현된 통신 시스템이 도시된다. 통신 시스템(10)은 근거리 통신망(LAN)의 일부로 도시된다. 그러나, 본 발명의 회로는 다른 많은 통신 시스템의 수신기들의 일부를 형성하는데 사용된다는 것을 주목해야 한다.
통신 시스템(10)은 데이터 신호를 형성하는 데이터를 변조하고 그것을 전송하도록 동작하는 송신기(12)를 포함한다. 본 발명의 일실시예중의 하나인 LAN에 있어서, 송신기(12)는 펄스 진폭 변조(PAM) 기술을 이용하여 디지털 데이터 변조 신호를 형성하도록 데이터를 변조한다.
송신기에 의해 형성된 데이터 신호는 전송 채널로 전송되고, 여기서 케이블(14)은 분리변압기(16)를 거쳐 송신기(12)로 결합되는 제1측을 갖는 트위스트 와이어 페어로 형성된다.
케이블(14)의 제2측도 또한 분리 변압기(22)를 통해 수신기(18)와 결합된다. 수신기(18)는 수신 신호, 즉 송신기(12)에 의해 케이블로 전송되고 수신기(18)에서 수신된 대표적인 데이터 신호를 수신하기 위해 결합된 등화기 회로(24)를 포함한다. 도면에는 도시되지 않았으나, 수신기(18)는 통상적으로 그곳에 수신된 데이터 신호를 복조하기 위한 복조 회로를 포함하고, 따라서, 등화기 회로(24)에 인가된 수신 신호는 그 복조회로에 의해 복조된 신호로 형성된다.
등화기 회로(24)는 그곳에 인가된 수신 신호를 등화하고, 라인(line)(26)으로 등화된 신호를 가변 이득 증폭기 회로(28)로 발생시키도록 동작한다.
가변 이등 증폭기 회로(28)는 등화된 신호를 증폭하고 온라인(32)으로 증폭된 신호를 데이터 슬라이서(slicer)(34) 및 포락선 진폭 검출기(36)로 발생시키도록 동작한다. 데이터 슬라이서(34)는 증폭기 회로(28)에 의해 발생된 증폭신호와 신호 값을 결정하는 종래 방식으로 동작한다. 포락선 검출기(36)는 수신기(18)에 의해 수신되고, 일단 등화기 회로(24)에 의해 등화되고 증폭기 회로(28)에 의해 증폭된 신호의 신호 포락선의 크기를 검출하도록 동작한다.
포락선 진폭 검출기(36)는 그곳에서 검출되는 대표적인 포락선의 크기인 신호를 발생시킨다. 라인(38)은 적응 회로(42)에 결합된다. 적응 회로(42)는 라인(38)상에서 발생되는 신호들의 값에 대해 응답하고 등화기 회로(24)의 적응 특성값 및 가변 증폭 회로(28)의 이득을 선택하도록 동작한다. 회로(24)의 적응 특성값 및 회로(28)의 이득의 선택가능성은 그런 회로의 전송 특성을 변경시킨다. 적응 회로(42)는 등화기 회로(24) 및 증폭기 회로(28)에 결합되는 라인(44 및 46)으로 신호들을 각각 발생하고, 적응 특성 및 이득값을 선택하며 회로들(24 및 28)의 전송 특성을 각각 변경시킨다.
송신기(12)에 의해 발생되는 데이터 신호가 전송되는 전송 채널을 형성하는 케이블(14)이 이상적인 전송 채널이 아니므로, 그곳에 전송되는 데이터 신호는 데이터 신호의 신호 감소를 야기시키는 전송동안에 왜곡된다.
수신기(18)의 등화기 회로(24) 및 증폭기 회로(28)는 데이터 신호의 신호 감소를 방지하도록 상호 동작한다. 피드백 루프(feedback loop) 정렬에서 포락선 진폭 검출기(36) 및 적응 회로(42)의 동작을 통해, 등화기 회로(24)의 적응 특성값 및 증폭기 회로(28)의 이득은 회로의 전송 특성을 변경하기 위한 필요에 따라 선택되고 변경된다.
전송 채널을 형성하는 케이블(14)의 특성이 변함에 따라, 등화기 회로(24) 및 증폭기 회로(28)의 특성 및 이득은 각각 수정되어, 전송 채널의 특성에서의 변환에 적응하도록 수정한다. 특히, 수신기(18) 회로의 동작을 통해, 송신기(12)에 의해 실제로 전송되는 데이터 신호의 펄스 형태 및 진폭은 재저장된다. 일단 재저장되면, 신호는 최소의 지터(jitter)를 가지며 데이터 슬라이더(34)가 송신기(12)에 의해 전송되는 실제 데이터 신호의 값을 정확하게 결정할 수 있도록 적합한 진폭을 갖는다.
등화기 회로(24)는 진폭을 제공하는 높은 주파수 부스트(boost) 및 전송 채널을 형성하는 케이블로의 데이터 신호의 전송에 의해 야기되는 심볼간의 간섭을 감소시키는 위상 등화를 제공한다. 증폭기 회로(28)의 이득은 케이블(14)상의 신호 전송동안에 야기되는 데이터 신호의 감쇠 및 적용가능하다면 등화기 회로(24)에서도 데이터 신호의 감쇠도 카운트한다.
적응 회로(42)는 직렬로 연결된 등화기 회로(24)의 적응 특성 및 증폭기 회로(28)의 이득을 모두 제어한다. 적응 회로(42)에 의해 선택된 이득의 셋팅(setting)은 적응 특성, 즉 등화기 부스트(boost) 셋팅 또는 등화기 회로(24)의 폴/제로 셋팅(pole/zero setting)과 직접 연관되어 있다. 특성의 그런 상호 직접 연관은 심볼간의 간섭의 최소화 및 신호 진폭의 정규가 독립적으로 선택되는, 즉 값들이 독립적으로 결정되는 선택 스킴을 기반으로한 비포락선(non-envelop)과 대조된다. 선택 스킴을 기반으로한 비포락선에 있어서, 예를 들어, 진폭 제어는 증폭 회로(28)의 이득 특성을 제어하기 위한 이득 제어 루프의 사용으로 이루어진다.
케이블(14)과 유사한 케이블로 형성된 트위스트 와이어 페어는 종래의 전송 라인의 특성과 유사한 특성을 나타낸다. 종래의 전송 라인은 저역 통과 특성을 가지며, 전송 라인의 길이에 비례하는 주파수(DC 레벨 포함)에서 진폭 감쇠를 나타낸다. 케이블(14)과 같은 케이블을 포함하는 트위스트 와이어 페어로 형성된 전송 패널과 같은 전송 채널 등급의 특성을 측정함으로써, 채널 등급의 파라미터화가 이루어질 수 있다.
제2(a)도는 다양한 길이의 일련의 트위스트 페어 케이블의 절대값 특성의 플롯을 보여준다. 플롯(48)은 그곳에 전송된 데이터 신호의 주파수 함수로서의 절대값 강하를 데시벨(dB)로 플롯팅함으로써 형성된다. 플롯(48)은 다양한 길이의 케이블로 형성된다. 증가된 길이의 케이블로 전송된 데이터 신호는 보다 적은 길이의 케이블로 전송된 신호보다 큰 절대값 강하를 나타낸다. 따라서, 본 도면에서, 보다 큰 절대값 강하를 나타내는 플롯(48)은 보다 큰 길이의 케이블로 전송되는 데이터 신호를 나타낸다.
제2(a)도에 도시된 플롯(48)의 진폭 강하 특성을 나타내는 전송 채널로 전송되는 데이터 신호는 절대값 강하 및 케이블로의 전송동안의 신호 감소를 표시한다.
제2(b)도는 제1도에 도시된 등화기 회로(24)와 같은 등화기 회로의 절대값 특성을 다양한 등화기 셋팅에서 플롯한다. 커브(52)는 등화기에 인가되는 신호의 주파수 함수로서의 절대값을 데시벨로 플롯함으로써 형성된다. 커브(52)는 종래의 유사한 구현에서 비교적 낮은 차수의 프로그래머블 필터(programmable filter)에 의해 구현되는 등화기의 절대값 특성을 나타낸다.
등화기의 셋팅을 적절히 선택함으로써, 즉 등화기의 적응 특성을 데이터 신호가 수신기로 전송되는 전송 채널의 절대값 특성을 정합시킴으로써, 수정은 데이터 신호의 신호 감쇠를 위해 수정될 수 있다.
LAN과 같은 통신 시스템을 위한 기술 표준 및 명세서가 알려지면, 시스템에서 송신기에 의해 발생되는 데이터 신호들의 허용가능한 신호 절대값이 알려진다. 검출된 신호 포락선의 절대값이 통신 시스템에 허용되도록 한정된 신호 절대값과 동일한 신호 절대값일때 수신기에 의해 수신된 데이터 신호가 최적으로 등화되었다고 고려되도록 수신기의 회로가 구성될 수 있다. 최적 등화는 한정된 허용가능한 신호 레벨의 증폭된 레벨로 선택적으로 고려된다. 즉, 최적 등화는 수신기에 의해 수신되는 데이터 신호의 신호 포락선의 절대값이 통신 시스템에 전송된 데이터 신호의 한정된 허용가능한 신호 레벨에 대응하거나 비례할때 발생한다고 정의된다.
제3도는 다양한 등화기 부스트 셋팅에서 포락선 에러의 값을 플로팅하므로써 형성되는 커브(54)를 플롯한다. 포락선 에러는 측정된 신호 포락선의 절대값과 통신 시스템의 명세서에 의해 정의된 신호 포락선의 한정되고 허용가능한 값들간의 차로 정의된다.
다수의 커브(54)가 본 도면에 도시된다. 다양한 커브(54)는 다른 케이블 길이의 전송 채널과 같은 다른 특성의 전송 채널 및 기온과 같은 동작 조건에 의해 야기되는 신호 감소를 방지하는 등화기 부스트 셋팅을 위한 플롯으로 형성된다.
커브(54)의 조사는 각 커브(54)가 상대적으로 낮은 슬로프(slope)를 갖는 섹션, 상대적으로 큰 슬로프를 갖는 섹션, 및 작은 슬로프로부터 큰 슬로프로의 커브 전환이 있는 “니(knee)” 영역을 나타낸다.
제4도는 커브의 다양한 섹션을 약간 과장된 형태로 도시한 단일 커브(54)를 보여준다. 제1섹션(56)은 비교적 작은 슬로프를 갖는다. 제2섹션(58)은 비교적 큰 슬로프를 갖고, knee 섹션이라고 명명되는 제3섹션은 제1 및 제2섹션(56 및 58)을 연결한다. 제2섹션(56)은 등화기가 언더-이퀄라이즈드가 될 이득 특성을 갖는 시간을 나타내고, 섹션(58)은 오버-이퀄라이즈드가 될 이득 특성을 갖는 시간을 나타낸다. 본 발명의 일실시예에 있어서, 이하에서 제7도와 관련하여 설명되는 니(knee) 섹션의 검출은 적응 특성 및 등화기 및 이득 회로의 이득을 최적으로 선택하기 위해 사용된다.
제5도는 본 발명의 일실시예의 수신기의 일부를 상세히 도시한다. 수신기(18)는 등화기 회로(24), 가변 이득 증폭 회로(28), 데이터 슬라이서(34), 포락선 진폭 검출기(36), 및 적응 회로(42)를 포함하도록 도시된다.
대표적인 단일 수신 신호가 등화 필터(64)에 인가된다. 등화 필터(64)는 라인(68)을 거쳐 등화 필터 동조 회로(66)에 의해 제어되는 적응 특성을 갖는다. 즉, 필터(64)의 전송 특성은 동조 회로(66)에 의해 제어된다. 등화 필터(64)는 등화기 회로(24)와 가변 이득 증폭 회로(28)를 서로 연결하는 라인(26)으로 등화된 신호를 발생시킨다.
회로(28)는 직렬인 한쌍의 증폭기(72 및 74)를 포함하는데 증폭기(72)는 등화된 신호를 수신하기 위해 라인(26)에 결합된다. 증폭기(72 및 74)는 라인(78 및 82)을 통해 가변 이득 증폭기 동조 회로(76)와 결합된다. 가변 이득 증폭기(72 및 74)는 각각 가변 이득을 갖고, 동조 회로(76)는 이득 및 증폭기의 전송 특성을 제어한다. 증폭기들(72 및 74)중의 하나는 등화 필터(64)의 폴/제로 셋팅에 대응하는 예상 인버스 케이블 이득과 동일한 이득 성분을 제공하도록 제어된다.
회로(28)에 의해 증폭된 증폭 신호는 라인(32)으로 발생된다. 라인(32)은 데이터 슬라이서(34) 및 포락선 진폭 검출기(36)로 결합된다. 검출기(36)는 등화기 회로(24)에 의해 일단 등화되고 증폭기 회로(28)에 의해 증폭된 데이터 신호의 절대값을 검출한다. 신호 포락선의 대표적인 검출 크기는 라인(38)으로 발생되고 적응 회로(52)로 인가된다.
특히, 라인(38)은 샘플 및 홀드 회로(84)의 입력에 결합된다. 회로(84)는 검출기(36)에 의해 발생되는 신호의 샘플 및 홀드 세그먼트로 동작한다. 샘플 및 홀드 회로(84)는 타이밍 발생기(86)에 의해 발생되는 Φ1으로 명명되는 타이밍 신호의 듀레이션(duration)에 의해 결정되는 시간의 주기동안에 신호를 샘플 및 홀드한다. 타이밍 신호의 길이(Φ1)는 샘플 및 홀드 회로(84)가 검출기(36)에 의해 라인상에 발생되는 신호의 값을 홀드하도록 하는 고정 길이 윈도우를 정의한다. 회로(84)에 의해 고정되는 신호의 값은 라인(88)상에 발생되어 덧셈 계수기(92)의 포지티브(positive) 입력으로 인가된다. 타겟 포락선으로 명명되는 값은 라인(90)에 인가되어 덧셈 계수기(92)의 네가티브(negative) 입력으로 인가된다. 타겟 포락선의 값은 미리 선택된 최적 데이터 신호 포락선 크기 값에 대응한다. 수신기(18)에 수신된 데이터 신호가 최적 크기의 포락선을 가질때, 라인(88)상에 발생된 신호는 타겟 포락선의 값에 대응한다.
라인(88)상에 발생된 신호들의 값이 타겟 포락선의 값과 다를 때, 덧셈 계수기(92)는 라인(94)상의 포지티브 또는 네가티브 값을 갖는 차 신호를 발생한다. 신호의 절대값은 절대값 검출기(96)에 의해 결정되고, 차신호의 절대값은 라인(98)을 통해 비교기(102)의 입력으로 인가된다. 차 신호는 일단 등화 및 증폭된 수신 신호의 포락선의 크기와 타겟 포락선에 의해 정의되는 요구 신호 포락선 레벨간의 포락선 에러를 나타낸다.
비교기는 차 신호의 절대값과 비교기(102)의 제2입력으로 인가되는 허용레벨과 비교한다. 비교기(102)는 차 신호가 허용 레벨보다 큰 절대값을 가질 때 라인(104)상에 출력 신호를 발생한다.
라인(104)은 업/다운 카운터(up/down counter)(106)의 인에이블 입력에 결합된다. 타이밍 발생기(86)에 의해서도 발생되고 Φ2로 표현되는 타이밍 신호는 타이밍 신호 및 라인(104)상에서 발생되는 신호가 모두 카운터에 인가되는 동안에 카운터(106)가 카운트 업 또는 카운트 다운하도록 카운터(106)의 입력으로 인가된다.
적응 회로는 라인(88 및 90)에 결합되는 입력을 갖는 비교기(108)를 더 포함한다. 비교기(108)의 출력은 카운터(106)의 다운 입력으로 인가된다. 라인(88)상에 발생된 신호들의 값이 라인(9)상에 발생된 신호들의 값보다 클 때, 비교기는 카운터가 카운트 다운하도록 하는 출력 신호를 발생하는 반면에, 타이밍 신호 및 라인(104)상의 신호가 각각 카운터의 카운트 및 인에이블 입력으로 인가될 때 카운터는 카운트 업한다.
카운트 값은 판독 전용 메모리(114)의 입력으로 인가되기 위해 카운터(106)에 의해 라인(112)으로 출력된다. 라인(112)상에 발생된 카운터 값들은 메모리(114)의 선택된 메모리 위치를 어드레스하고, 일단 억세스되면, 메모리 위치의 내용은 라인(116 및 118)을 통해 동조 회로(66 및 76)에 각각 공급된다. 메모리 위치의 내용은 등화 필터(64)의 적응 특성 및 선택된 레벨을 갖게 될 증폭기 회로(28)의 이득을 야기하는 쌍으로 된 값을 갖는다.
카운터가 카운트업 또는 카운트 다운할 때, 메모리(114)의 다른 메모리 위치가 어드레스되고, 등화기 회로(24)의 적응 특성의 다른 값 및 증폭기 회로(28)의 다른 값이 선택되도록 한다. 포락선 진폭 검출기(36)에 의해 검출된 포락선의 크기가 허용 레벨 이내에서 일단 요구되는 크기를 가지면, 카운터(106)는 더 이상 인가되지 않으며, 어드레스된 메모리의 메모리 위치는 변화되지 않고, 등화기 회로(24)의 적응 특성값 및 증폭기 회로(28)의 이득값은 더이상 변화되지 않는다. 따라서, 등화기 및 증폭기 회로(24 및 28)의 특성 및 그 각각의 전송 특성들은 적응하도록 제어된다.
제6도의 타이밍도는 수신기(18)에 의해 수신된 데이터 신호(122)에 관한 타이밍 발생기(86)에 의해 발생된 신호들간의 관계를 보여준다. 제1타이밍 신호(Φ1)는 샘플 및 홀드 회로(84)에 인가된다. 타이밍 신호의 듀레이션은 고정된 길이를 갖고, 데이터 신호(122)의 포락선의 절대값은 타이밍 신호의 듀레이션동안에 샘플 및 홀드 회로(84)에 저장된다.
그후에, 제2타이밍 신호(Φ2)가 발생된다. 제2타이밍 주기 동안에 샘플 및 홀드 회로(84)에 저장된 절대값은 홀드되고, 인에이블 및 카운터의 다운 입력(106)을 업데이트하는 동작이 완성된다. 제2타이밍 신호의 하강 에지에서 본 도면에서 T3로 표시되는 시간 주기 동안에 카운트(106)의 카운트 입력은 트리거되고, 등화기 및 증폭기 회로(24 및 28)는 동조된다.
제7도는 본 발명의 또 다른 일실시예에 따른 수신기(18)의 일부이다. 수신기(18)는 라인(26)을 통해 가변 이득 증폭기 회로(28)로 결합되는 등화기 회로(24), 라인(32)을 통해 증폭기 회로(28)에 결합되는 포락선 진폭 검출기(36), 및 검출기(36)에 결합되는 적응 회로(42)를 포함한다.
등화기 회로(24)는 수신기에 의해 수신된 수신 신호의 대표적인 신호를 수신하는 등화 필터를 포함한다. 즉, 등화 필터(164)의 적응 특성은 등화 필터 동조 회로(166)에 의해 제어된다. 동조 회로(166)는 라인(168)을 통해 필터(164)로 결합된다.
등화기 회로(24)는 증폭기 회로(28)로 인가되는 라인(26)으로 등화된 신호를 발생한다. 가변 이득 증폭기 회로(28)는 이득 특성 및 가변 이득 증폭기 동조 회로(176)에 의해 제어되는 전송 특성을 갖는 가변 이득 증폭기(172)를 포함한다. 동조 회로(176)는 라인(178)을 통해 증폭기(172)로 결합된다. 증폭기(172)의 이득은 등화 필터(164) 및 증폭기(172)의 복합 DC 이득이 등화 필터(164)의 셋팅을 위한 상수가 되도록 제어된다.
증폭기 회로(28)는 데이터 슬라이서(34) 및 포락선 진폭 검출기(36)에 결합되는 라인(32)으로 증폭된 신호를 발생한다. 데이터 슬라이서(34)는 종래의 방식으로 동작하고, 검출기(36)는 수신기(18)로 인가되되 한번 등화 및 증폭된 수신 신호를 형성하는 데이터 신호의 포락선의 크기를 검출하도록 동작한다. 검출된 포락선 크기를 나타내는 신호는 라인(38)사에 발생된다. 라인(38)은 데이터 슬라이서(34) 및 샘플 및 홀드 회로(184)로 결합된다.
샘플 및 홀드 회로(184)는 제5도에 도시된 샘플 및 홀드 회로(84)가 제1타이밍(Φ1)의 듀레이션에 의해 결정되는 시간 주기동안 라인(38)상에 발생되는 신호들의 값을 샘플 및 홀드하는 것과 유사한 방식으로 동작한다. 회로(184)에 의해 홀드된 샘플된 신호의 값들은 제2샘플 및 홀드 회로(189) 및 덧셈 계수기(192)의 네가티브 입력에 인가되도록 라인(188)상에 발생된다.
제2샘플 및 홀드 회로(189)는 타이밍 신호(Φ3)의 펄스 듀레이션에 의해 정의되는 제2시간 주기동안에 공급되는 신호의 값들을 샘플 및 홀드하도록 동작한다. 타이팅 신호(Φ3)는 또한 타이밍 발생기(186)에 의해서도 발생된다. 이하에서 주목되어야만 하는 것처럼, 회로(184 및 189)로 인가되는 타이밍 신호들의 펄스들은 서로의 오프셋이다. 회로(189)에 의해 홀드되는 신호의 값들은 라인(192)상의 덧셈 계수기(192)의 포지티브 입력으로 인가된다. 회로(184 및 189)로 인가되는 타이밍 신호들의 펄스들이 서로의 오프셋이므로, 덧셈 계수기(192)는 데이터 신호의 순차적인 일부분의 값에 있어서의 차를 결정한다.
결정된 차를 나타내는 신호들은 라인(194)상에 발생되고, 차의 절대값은 절대값 결정기(196)에 의해 결정된다. 차 신호의 절대값은 라인(108)상에 바랭되고, 비교기(202)의 입력으로 인가된다. 임계값은 비교기(202)의 제2입력으로 인가된다. 차 신호의 절대값이 임계값을 초과할 때, 비교기는 업/다운 카운터(206)의 인에이블 입력으로 결합되는 라인(204)상에 신호를 발생한다.
라인(188 및 193)은 비교기(208)의 입력으로 결합된다. 비교기(208)의 출력은 카운터(206)의 다운 입력으로 결합된다. 또한, 타이밍 신호(Φ2)는 카운터(206)의 카운트 입력으로 인가된다. 신호가 타이밍 신호의 카운터로의 인가와 함께 카운터의 인에이블 입력으로 인가될 때, 카운터는 신호가 카운터의 다운 입력으로 인가되느냐에 따라 카운트 업 또는 카운트 다운한다. 그래서, 카운터(206)는 제5도에 도시된 카운터(106)의 동작과 같은 방식으로 동작한다.
판독 전용 메모리(214)로의 인가를 위해 카운트 신호들은 카운터(206)에 의해 라인(212)으로 발생된다. 메모리(214)는 메모리(114)의 동작과 유사한 방식으로 동작하는데, 여기서는 동조 회로(166 및 176)로 각각 결합되는 라인(216 및 218)상으로 신호를 발생한다. 카운터(여기서는 206)에 의해 발생된 카운트 신호의 카운트 값은 메모리의 특정한 메모리 위치의 어드레싱을 선택하는데 사용된다. 따라서, 회로(24 및 28)의 적용 특성 및 이득 및 그 각각의 전송 특성은 메모리(214)의 선택된 메모리 위치에 저장된 데이터 값에 의해 제어된다.
제5도 및 제7도에 도시된 실시예는 각 실시예의 덧셈 계수 장치(92 및 192)에 의해 발생되는 차 신호가 결정되는 방식에만 차이가 있다. 제7도의 실시예 있어서, 차 신호는 신호 포락선의 크기를 변화를 결정한다. 비교기(202)에 인가되는 임계값의 적절한 선택에 의해 제7도의 실시예의 적응 회로(42)는 제4도에 도시된 커브(54)의 니(knee) 섹션을 결정하는데 사용될 수 있다.
제8도의 타이밍도는 제7도에 도시된 수신기(18)의 일부를 형성하는 타이밍 발생기(186)에 의해 발생되는 타이밍 신호들간의 관계를 도시한다. 제1타이밍 신호(Φ1)의 펄스가 발생될 때, 데이터 신호를 나타내는 신호는 샘플 및 홀드 회로(184)에 저장된다. 샘플 및 홀드 회로(189)는 제2타이밍 신호(Φ2)가 발생될 때 인가되는 신호를 샘플 및 홀드한다. 제1 및 제2타이밍 신호들의 펄스들은 서로 오프셋 관계이므로, 회로(184 및 189)는 거기에 인가된 신호들의 순차적인 일부분을 샘플 및 홀드한다.
본 도면에 도시된 것처럼, 시간 T1동안에 검출기(36)는 회로(24 및 28)의 적응 등화 특성 및 이득 특성이 존재하는 라인(32)상에 발생된 신호의 포락선을 샘플한다. 시간 주기(T2)동안에 포락선은 홀드되고 카운터(206)의 인에이블 및 다운 입력의 업데이트가 완성된다. 하강 에지, 즉 타이밍 신호(Φ2)의 펄스의 E1도안에 카운터의 카운트 입력은 트리거된다. 시간(T3)동안에 현재 포락선은 이전 포락선의 새로운 값으로 샘플되고, 시간 주기(T4)동안에 등화기 회로(24)는 새로운 셋팅으로 동조된다.
본 발명이 전송 채널로 전송되는 데이터 신호들의 신호 포락선의 크기 검출을 사용하므로, 적응 및 가변 회로의 특성 선택의 적응 절차 동안에, 회로는 가장 단순하고, 데이터 신호는 랜덤 데이터로 형성된다고 가정할 수 있다. 본 발명의 회로 및 방법은 또한 아주 다양한 신호 스킴에 의해 부호화된 데이터를 갖는 데이터 신호를 수신하는 수신기에 유용하게 사용될 수 있다. 회로는 아날로그 및 디지탈 구현으로 수정가능하며, 전송 채널의 다양한 채널 변환 및 회로가 구현되는 수신기에서의 생산성이 크게 증가된다.
본 발명의 바람직한 실시예를 특별히 설명했다. 상기 설명은 본 발명을 구현하기 위한 바람직한 실시예를 포함하고, 본 발명의 범위는 본 설명에 의해 제한되지 않아야만 한다. 본 발명의 범위는 다음 청구항에 의해 정의된다.

Claims (23)

  1. 전송 채널로 전송되는 데이터 신호를 수신하기 위한 수신기 회로에 있어서, 선택가능한 적응 특성을 갖고 데이터 신호를 나타내는 수신 신호를 수신하기 위하여 결합되되, 수신 신호를 등화시키고 등화된 신호를 발생시키기 위한 적응 등화기 회로; 선택가능한 가변 이득 특성을 갖고 등화된 신호를 수신하기 위해 결합되되, 등화된 신호를 증폭하고 증폭된 신호를 형성하기 위한 가변 이득 증폭기 회로; 및 상기 적응 등화기의 선택가능한 적응 특성 및 상기 가변 이득 증폭기의 선택 가능한 이득 특성을 선택하기 위해 사용되는, 등화된 신호 또는 증폭된 신호의 최소한 일부분의 신호 신포락선을 검출하도록 결합된 신호 검출기를 구비하는 것을 특징으로 하는 수신기 회로.
  2. 제1항에 있어서, 상기 적응 등화기 회로는, 상기 적응 등화기 회로의 선택가능한 특성을 수정하기 위해 검출된 신호 포락선의 크기에 대한 응답으로 동작하는 등화기 동조 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  3. 제1항에 있어서, 상기 적응 등화기 회로의 선택가능한 특성은 전송 특성을 구비하는것을 특징으로 하는 수신기 회로.
  4. 제1항에 있어서, 상기 가변 이득 증폭기 회로는, 상기 가변 이득 증폭기 회로의 이득 특성을 수정하기 위해 검출된 신호 포락선의 크기에 대한 응답으로 동작하는 가변 이득 증폭기 동조 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  5. 제1항에 있어서, 상기 신호 검출기에 의해 검출된 신호 포락선의 크기 값을 타겟 포락선의 신호 포락선의 크기를 나타내는 값과 비교하기 위한 비교기 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  6. 제1항에 있어서, 상기 가변 이득 증폭기 회로는 상기 적응 등화기 회로의 적응 특성의 예상이득에 대응하는 값의 제1이득 특성을 갖는 제1가변 이득 증폭기, 및 제2가변 이득 증폭기를 구비하는 것을 특징으로 하는 수신기 회로.
  7. 제1항에 있어서, 상기 적응 등화기 회로의 선택가능한 특성의 선택 값 및 가변 이득 특성의 선택 값을 나타내는 데이터를 포함하되, 상기 적응 등화기 회로 및 상기 가변 이득 증폭기 회로에 각각 결합되어, 상기 신호 검출기에 의해 검출된 신호 포락선의 크기에 대한 응답으로 그곳에 저장된 데이터중의 선택가능한 값 각각을 상기 적응 등화기 및 상기 가변 이득 증폭기로 공급하기 위한 메모리 소자를 더 구비하는 것을 특징으로 하는 수신기 회로.
  8. 제1항에 있어서, 상기 신호 검출기에 의해 검출된 신호 포락선의 크기 값을 타겟 포락선의 신호 포락선의 크기를 나타내는 값과 비교하고, 수행된 비교에 대한 응답 값의 비교신호를 생성하기 위한 비교기 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  9. 제8항에 있어서, 상기 비교 신호의 값들에 응답하여, 상기 비교 신호가 허용한도 값보다 큰 크기를 가질 때 증가값 및 감소값중의 하나인 상기 값들의 출력 카운트 신호를 발생시키기 위한 카운터 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  10. 제9항에 있어서, 출력 카운트 신호는 상기 메모리 소자에 인가되고, 상기 메모리 소자에 포함된 데이터는 출력 카운트 신호의 값에 의해 인덱스되고, 상기 적응 등화기 회로 및 상기 가변 이득 증폭기 회로에 공급되는 데이터의 선택값 각각은 출력 카운트 신호값에 대한 응답으로 선택되는 것을 특징으로 하는 수신기 회로.
  11. 제7항에 있어서, 연속적인 시간 주기동안에 상기 포락선 검출기에 의해 검출된 신호 포락선의 크기값들을 비교하기 위한 비교기 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  12. 제11항에 있어서, 상기 비교기 회로는 제1시간 주기 및 상기 제1시간 주기에 뒤이은 제2시간 주기 동안에 신호 포락선의 크기 값들을 비교하고, 상기 적응 등화기 회로의 선택가능한 특성 및 상기 가변 이득 증폭기 회로의 이득값들은 비교 신호 응답을 발생시키기 위해 제1시간 주기 동안에 선택가능한 특성 및 이득값과 관련하여 수정되는 것을 특징으로 하는 수신기 회로.
  13. 제12항에 있어서, 상기 비교기 회로는 상기 포락선 검출기에 의해 검출된 신호 포락선의 크기를 샘플링 및 홀드하기 위한 제1샘플 및 홀드 회로, 및 상기 제1샘플 및 홀드 회로에 결합되어 상기 포락선 검출기에 의해 검출된 신호 포락선의 크기를 샘플링 및 홀드하기 위한 제2샘플 및 홀드 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  14. 제13항에 있어서, 상기 비교기 회로는 상기 제1 및 제2샘플 및 홀드 회로에 각각 결합된 네가티브 및 포지티브 입력을 갖되, 비교 신호를 발생하기 위한 합산기를 더 구비하는 것을 특징으로 하는 수신기 회로.
  15. 제14항에 있어서, 상기 비교신호의 값들에 응답하여 상기 비교 신호가 허용한도 값보다 큰 크기를 가질 때 증가값 및 감소값중의 하나인 상기 값들의 출력 카운트 신호를 발생시키기 위한 카운트 회로를 더 구비하는 것을 특징으로 하는 수신기 회로.
  16. 제15항에 있어서, 상기 출력 카운트 신호는 상기 메모리 소자에 인가되고, 상기 메모리 소자에 포함된 데이터는 상기 출력 카운트 신호의 값에 의해 인덱스되고, 상기 적응 등화기 회로 및 상기 가변 이득 증폭기 회로로 공급되는 데이터의 선택된 값들중 각각은 상기 출력 카운트 신호의 값에 응답하여 선택되는 것을 특징으로 하는 수신기 회로.
  17. 전송 채널로 전송되고 수신기에 수신된 데이터 신호의 신호 감소를 적응하도록 수정하기 위한 방법에 있어서, 선택가능한 이득 특성을 갖는 적응 등화기 회로를 이용하여 데이터 신호를 나타내는 수신 신호를 등화하는 단계; 선택가능한 이득 특성을 갖는 이득 증폭기를 이용하여 적응 등화기에 의해 한번 등화된 수신 신호를 증폭하는 단계; 가변 이득 증폭기에 의해 한번 증폭된 수신 신호의 최소한 일부분의 신호 포락선을 검출하는 단계; 및 적응 등화기의 선택가능한 특성값 및 신호 포락선에 응답하는 가변 이득 증폭기의 이득값을 선택하는 단계를 포함하는 것을 특징으로 하는 데이터 신호의 신호감소를 적응하도록 수정하기 위한 방법.
  18. 제17항에 있어서, 상기 선택 단계 이전에, 타겟 포락선의 신호 포락선의 크기를 나타내는 값과 상기 검출 단계동안에 검출된 신호 포락선의 크기의 값을 비교하는 단계를 더 구비하고, 상기 적응 등화기의 선택가능한 특성값 및 상기 선택 단계동안에 선택된 가변 이득 증폭기의 이득값은 상기 비교 단계동안에 수행된 비교에 대한 응답으로 선택되는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수정하기 위한 방법.
  19. 제17항에 있어서, 상기 선택 단계 이전에, 연속적인 시간 주기동안에 상기 검출단계 동안 검출된 신호 포락선의 크기 값들을 비교하는 단계를 더 포함하되, 적응 등화기의 선택가능한 특성값 및 상기 선택 단계 동안에 선택된 가변 이득 증폭기의 이득값은 상기 비교 단계 동안에 수행된 비교에 대한 응답으로 선택되는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수정하기 위한 방법.
  20. 와이어 페어에 의해 서로 결합된 근거리 통신망 송수신기를 갖는 근거리 통신망에서, 근거리 통신망 송수신기 각각과 결합되어 와이어 페어로 전송된 데이터 신호의 신호 감소를 적응하도록 수정하기 위한 회로에 있어서, 적응 특성을 가지며, 데이터 신호를 나타내는 수신 신호를 수신하기 위해 결합되되, 수신 신호를 등화시키고 등화된 신호를 발생하기 위한 적응 등화기 회로; 가변 이득 특성을 가지며, 등화된 신호를 수신하기 위해 결합되되, 등화된 신호를 증폭시키고 증폭된 신호를 형성하기 위한 가변 이득 증폭기 회로; 증폭된 신호의 최소한 일부분의 신호 포락선을 검출하도록 결합된 검출기-상기 검출기에 의해 검출된 신호 포락선은 상기 적응 등화기의 적응 특성 및 상기 가변 이득 증폭기의 가변 이득 특성을 선택하기 위해 사용됨-를 포함하는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수정하기 위한 회로.
  21. 전송 채널로 전송되고 수신기에 수신되는 데이터 신호의 신호 감소를 적응하도록 수신하기 위한 장치에 있어서, 선택가능한 특성을 갖는 적응 등화기 회로를 이용하여 데이터 신호를 나타내는 수신 신호를 등화시키기 위한 수단; 선택가능한 특성을 갖는 가변 이득 증폭기를 이용하여 적응 등화기에 의해 한번 등화된 수신 신호를 증폭시키기 위한 수단; 가변 이득 증폭기에 의해 한번 증폭된 수신 신호의 신호 포락선의 크기를 검출하기 위한 수단; 및 신호 포락선의 크기에 응답하여, 적응 등화기의 선택가능한 특성값 및 가변 이득 증폭기의 이득값을 선택하기 위한 수단을 구비하는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수신하기 위한 장치.
  22. 제21항에 있어서, 타겟 포락선의 신호 포락선의 크기를 나타내는 값을 검출하기 위한 상기 수단에 의해 검출된 신호 포락선의 크기값들을 비교하기 위한 수단을 더 구비하되, 적응 등화기의 선택가능한 특성값 및 상기 선택 수단에 의해 선택된 가변 이득 증폭기의 이득값은 상기 비교 수단에 의해 수행된 비교에 대한 응답으로 선택되는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수신하기 위한 장치.
  23. 제21항에 있어서, 연속적인 시간 주기동안에 상기 검출 수단에 의해 검출된 신호 포락선의 크기값들을 비교하기 위한 수단을 더 구비하되, 상기 적응 등화기의 선택가능한 특성값 및 상기 선택 수단에 의해 선택된 가변 이득 증폭기의 값들은 상기 비교 수단에 의해 수행되는 비교에 대한 응답으로 선택되는 것을 특징으로 하는 데이터 신호의 신호 감소를 적응하도록 수신하기 위한 장치.
KR1019960043808A 1995-09-26 1996-09-30 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법 KR100257962B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/535,228 1995-09-26
US8/535,228 1995-09-26
US08/534,228 US5796778A (en) 1995-09-26 1995-09-26 Receiver circuit having adaptive equalizer with characteristics determined by signal envelope measurement and method therefor

Publications (2)

Publication Number Publication Date
KR970019166A KR970019166A (ko) 1997-04-30
KR100257962B1 true KR100257962B1 (ko) 2000-06-01

Family

ID=24129211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043808A KR100257962B1 (ko) 1995-09-26 1996-09-30 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법

Country Status (2)

Country Link
US (1) US5796778A (ko)
KR (1) KR100257962B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192071B1 (en) * 1997-12-19 2001-02-20 3Com Corporation Detecting overequalization for adapting equalization and offset for data transmissions
US6222876B1 (en) * 1997-12-19 2001-04-24 3Com Corporation Detecting valid data patterns for adapting equalization gain and offset for data transmissions
US6546063B1 (en) * 1998-02-10 2003-04-08 Agere Systems Inc. Asynchronous clock for adaptive equalization
US6968170B2 (en) 2002-07-16 2005-11-22 Narad Networks, Inc. Adaptive correction of a received signal frequency response tilt
US7400675B2 (en) * 2004-08-27 2008-07-15 Mindspeed Technologies, Inc. System and method for digital adaptive equalization with failure detection and recovery
GB0423162D0 (en) * 2004-10-19 2004-11-24 Graphic Packaging Int Inc Fully enclosed carton
US8064509B1 (en) * 2004-11-12 2011-11-22 Mindspeed Technologies, Inc. Adaptive equalization based on signal overshoot
MX2007009185A (es) * 2005-02-01 2007-08-17 Graphic Packaging Int Inc Caja de carton reforzada.
US7900816B2 (en) * 2005-12-16 2011-03-08 Graphic Packaging International, Inc. Collapsible cooler pack with barrier film
US7748603B2 (en) * 2005-12-23 2010-07-06 Graphic Packaging International, Inc. Carton with handle
AU2007212443B2 (en) * 2006-02-06 2011-03-10 Graphic Packaging International, Inc. Carton with handle and dispenser
MX2008014535A (es) 2006-05-18 2008-11-27 Graphic Packaging Int Inc Envases de carton con receptaculos hermeticos a liquidos.
US7601111B2 (en) * 2006-11-22 2009-10-13 Graphic Packaging International, Inc. Gusseted carton
ES2396753T3 (es) * 2008-03-19 2013-02-25 Graphic Packaging International, Inc. Caja de cartón con asa
EP2276674B1 (en) * 2008-04-14 2017-01-04 Graphic Packaging International, Inc. Gusseted carton
EP2340214B1 (en) 2008-10-30 2013-07-03 Graphic Packaging International, Inc. Cooler box with handle
AU2010284374B2 (en) 2009-08-17 2013-12-19 Graphic Packaging International, Llc Carton with handle
US8814033B2 (en) 2009-11-16 2014-08-26 Graphic Packaging International, Inc. Triangular vented tray
CN103221318B (zh) 2010-10-18 2016-01-20 印刷包装国际公司 用于承载多个物品的纸箱和相应坯件
EP2678242B1 (en) 2011-02-23 2016-04-20 Graphic Packaging International, Inc. Carton with handle and dispenser
EP2958814B1 (en) 2013-02-22 2022-06-22 Graphic Packaging International, LLC Carton with handle
US9166641B1 (en) * 2013-06-26 2015-10-20 Altera Corporation Method and apparatus for receiver VGA adaptation
US8958512B1 (en) 2013-10-18 2015-02-17 Altera Corporation System and method for receiver equalization adaptation
CA3001016C (en) 2015-11-18 2020-03-24 Graphic Packaging International, Llc Carton with handle
US10059485B2 (en) 2015-12-08 2018-08-28 Graphic Packaging International, Llc Carton with handle
AU2017218126B2 (en) 2016-02-12 2019-11-07 Graphic Packaging International, Llc Carton with handle
MX2018009699A (es) 2016-02-12 2019-01-24 Graphic Packaging Int Llc Caja de carton con asa.
KR101829301B1 (ko) 2016-08-24 2018-02-19 광주과학기술원 전사 장치
AU2017357100B2 (en) 2016-11-14 2020-06-04 Graphic Packaging International, Llc Reconfigurable carton and package
ES2948302T3 (es) 2018-01-23 2023-09-08 Graphic Packaging Int Llc Soporte con rasgos característicos de asa
USD854412S1 (en) 2018-02-22 2019-07-23 Graphic Packaging International, Llc Carrier
USD867900S1 (en) 2018-03-01 2019-11-26 Graphic Packaging International, Llc Carrier
US11142383B2 (en) 2018-10-09 2021-10-12 Graphic Packaging International, Llc Carton with handle
USD966098S1 (en) 2020-07-14 2022-10-11 Graphic Packaging International, Llc Carton

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028626A (en) * 1973-01-18 1977-06-07 Hycom Incorporated Digital data receiver with automatic timing recovery and control
US4003006A (en) * 1975-10-06 1977-01-11 Bell Telephone Laboratories, Incorporated Pilot tone controlled adaptive amplitude equalizer
US4507793A (en) * 1982-12-17 1985-03-26 Gte Automatic Electric Incorporated Digital signal transmission system
JPH0746788B2 (ja) * 1985-11-05 1995-05-17 日本電気株式会社 自動線路等化器
US4887278A (en) * 1986-07-29 1989-12-12 Integrated Network Corporation Equalizer for digital transmission systems
FR2613560B1 (fr) * 1987-03-31 1989-06-23 Cit Alcatel Egaliseur automatique pour transmission numerique
JP2723228B2 (ja) * 1987-07-16 1998-03-09 株式会社東芝 利得可変増幅回路
CA2054049C (en) * 1990-11-05 1996-02-06 Henry L. Kazecki Apparatus and method for removing distortion in a received signal
US5293405A (en) * 1991-10-31 1994-03-08 International Business Machines Corp. Adaptive equalization and regeneration system
US5323423A (en) * 1993-03-02 1994-06-21 Transwitch Corporation Receive side pulse width controlled adaptive equalizer
US5448589A (en) * 1994-08-01 1995-09-05 Tektronix, Inc. Circuit for sensing cable effects for automatic equalization

Also Published As

Publication number Publication date
KR970019166A (ko) 1997-04-30
US5796778A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
KR100257962B1 (ko) 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법
US10938605B2 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
JP4727303B2 (ja) データ通信のための混合モード適応アナログ受信アーキテクチャ
JP3413132B2 (ja) 自動利得制御装置
US6459727B1 (en) Very high speed digital subscriber line receiver, and programmable gain amplifier and narrow-band noise remover thereof
US6614842B1 (en) FIR filter architecture for 100Base-TX receiver
US6744330B1 (en) Adaptive analog equalizer
US5987065A (en) Adaptive equalizer
US7120208B1 (en) Device and method for adjusting input gain for multiple signal formats in a data network
US11303484B1 (en) Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US20040052320A1 (en) Point-to-multipoint burst modem automatic gain control
US6061396A (en) Method and apparatus for modified baud rate sampling
CN116057889A (zh) 符号和定时恢复设备及相关方法
JP2639948B2 (ja) 適応基準等化装置
JP3312035B2 (ja) 電力増幅装置
JPS6352822B2 (ko)
JPH02244912A (ja) トランスバーサル形等化器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee