CN116057889A - 符号和定时恢复设备及相关方法 - Google Patents

符号和定时恢复设备及相关方法 Download PDF

Info

Publication number
CN116057889A
CN116057889A CN202180054154.7A CN202180054154A CN116057889A CN 116057889 A CN116057889 A CN 116057889A CN 202180054154 A CN202180054154 A CN 202180054154A CN 116057889 A CN116057889 A CN 116057889A
Authority
CN
China
Prior art keywords
symbol
output
input
ted
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054154.7A
Other languages
English (en)
Inventor
拉古·加内桑
S·拉达克里希南
G·阿加瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116057889A publication Critical patent/CN116057889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种实例设备(102)包含：前馈均衡器(FFE)(122)，其具有FFE输出；加法器电路(124)，其具有第一加法器输入、第二加法器输入和第一加法器输出，所述第一加法器输入耦合到所述FFE输出；多路复用器(MUX)(126)，其具有第一MUX输入、第二MUX输入和MUX输出，所述第一MUX输入耦合到所述第一加法器输出，所述第二MUX输入耦合到所述FFE输出；决策反馈均衡器(DFE)(130)，其具有耦合到所述第二加法器输入的DFE输出；以及定时误差检测器(TED)(136)，其具有耦合到所述MUX输出的第一TED输入。

Description

符号和定时恢复设备及相关方法
技术领域
本说明大体来说涉及符号和定时恢复，且更特定来说涉及符号和定时恢复设备及相关方法。
背景技术
一些无线和有线接收器(例如以太网物理层(PHY))执行符号和定时恢复技术以促进装置之间的通信。一些以太网PHY是过采样系统，其使用稳健的时钟同步技术来实现稳健的定时环路同步性能，所述性能是与改善的链接开启时间和位错误率(BER)性能相关联的参数。一些以太网PHY利用每符号一个样本的系统架构来降低面积和功率方面的成本。一些此类以太网PHY不具有稳健的定时环路同步性能。
发明内容
对于符号和定时恢复设备及相关方法，一种实例设备包含：前馈均衡器(FFE)，其具有FFE输出；加法器电路，其具有第一加法器输入、第二加法器输入和第一加法器输出，所述第一加法器输入耦合到所述FFE输出；多路复用器(MUX)，其具有第一MUX输入、第二MUX输入和MUX输出，所述第一MUX输入耦合到所述第一加法器输出，所述第二MUX输入耦合到所述FFE输出；决策反馈均衡器(DFE)，其具有耦合到所述第二加法器输入的DFE输出；以及定时误差检测器(TED)，其具有耦合到所述MUX输出的第一TED输入。
附图说明
图1是利用数字信号处理器(DSP)的通信系统的实例实施方案的框图，所述数字信号处理器包含可实施符号和定时恢复技术的定时误差检测器(TED)。
图2是图1的TED的实例实施方案的框图。
图3是可由图1的DSP和/或图1和/或2的TED执行以执行第一实例符号和定时恢复技术的第一时序图和实例伪代码。
图4是可由图1的DSP和/或图1和/或2的TED执行以执行第二实例符号和定时恢复技术的第二时序图和实例伪代码。
图5是可由图1的DSP和/或图1和/或2的TED执行以执行第三实例符号和定时恢复技术的第三时序图和实例伪代码。
图6是包含用以描绘不同符号和定时恢复技术的实例锁频操作的第一实例波形的第一图表。
图7是包含用以描绘不同符号和定时恢复技术的实例锁频操作的第二实例波形的第二图表。
图8是图1的通信系统的另一实例实施方案的框图。
图9是图8的DSP的实例操作的符号间干扰的曲线图。
图10是图8的DSP的实例操作的时间环路收敛的曲线图。
图11是图8的DSP的实例操作的定时误差相对于增益的曲线图。
图12是表示可使用机器可读指令和/或硬件执行的实例过程的流程图，所述机器可读指令和/或硬件被配置为实施图1的实例DSP和/或(更一般地)实例以太网PHY装置以执行本文中所描述的符号和定时恢复技术。
图13是表示可使用机器可读指令和/或硬件执行的实例过程的流程图，所述机器可读指令和/或硬件被配置为实施图1的实例DSP和/或(更一般地)实例以太网PHY装置以执行图3的第一符号和定时恢复技术。
图14是表示可使用机器可读指令和/或硬件执行的实例过程的流程图，所述机器可读指令可被执行和/或所述硬件被配置为实施图1的实例DSP和/或(更一般地)实例以太网PHY装置以执行图4的第二符号和定时恢复技术。
图15是表示可使用机器可读指令和/或硬件执行的实例过程的流程图，所述机器可读指令可被执行和/或所述硬件被配置为实施图1的实例DSP和/或(更一般地)实例以太网PHY装置以执行图5的第三符号和定时恢复技术。
在图式中使用相同的参考数字或其它参考标识来标明(功能和/或结构上)相同或相似的特征。
具体实施方式
数字通信系统可利用例如脉冲振幅调制(PAM)等调制技术来在装置(例如通信装置)之间传送数据。PAM利用符号来实现数据传送。符号可以指表示一或多个位的波形。例如，符号可以是脉冲串的一或多个脉冲，并且一或多个脉冲中的一个(或多个)脉冲(即，符号)可以被映射到一或多个数据位。
PAM技术中利用的所发射或所接收符号表示基于所发射或所接收脉冲的振幅的不同可能电平。存在并且基于调制电平识别符(例如PAM3、PAM5、PAM16等)来规定不同的PAM技术。例如，PAM3可以利用表示三个电平中的一个的符号：-1、0或+1。在一些此类实例中，值-1被分配和/或以其它方式对应于第一振幅(或电压)，值0被分配和/或以其它方式对应于第二振幅(或电压)，且值+1被分配和/或以其它方式对应于第三振幅(或电压)。在一些此类实例中，第三振幅大于第二振幅，并且第二振幅大于第一振幅。
一些数字通信系统可基于以太网通信协议来操作。例如，以太网PHY装置是根据以太网通信协议接收和/或发射数据的收发器。一些数字通信系统使用缪勒(Mueller)-穆勒(Muller)(M&M)定时同步技术来实现所接收数据的符号和定时恢复。例如，第一以太网PHY装置可以通过以固定且已知的符号速率在通信信道上放置符号来发射数据，且第二以太网PHY装置可以通过检测符号序列以重构所发射数据来接收数据。第二以太网PHY装置可以使用M&M定时同步技术来重构所发射数据。
M&M技术依赖于存在于数字通信系统中的模/数转换器(ADC)的输出处的符号间干扰(ISI)。ISI是一种信号失真形式，其中一个符号会干扰后续符号。M&M技术将光标后符号(P+1)和光标前符号(P-1)的ISI平衡到相同的电平，以实现定时同步。M&M技术寻求实现与眼图的最优眼张开点的定时同步，所述眼图可以通过叠加波形的表示不同符号的不同部分来产生。然而，基于M&M技术的数字通信系统基于ISI实现锁定(例如环路锁定、定时环路锁定等)。对于具有低ISI的通信信道，基于M&M技术的数字通信系统可能会经历不稳定或很长一段时间的链接开启直到实现锁定，这降低了此类系统的效率和/或性能。
本文中所描述的实例包含通信装置，例如收发器(例如以太网PHY装置)，其执行改善的符号和定时恢复技术。在一些所描述的实例中，通信装置可以执行改善的符号和定时恢复技术，以实现独立于信道长度或ISI分布的更快的环路锁定性能。例如，通信装置可以执行本文中所描述的第一符号和定时恢复技术，以利用PAM符号转变来确定定时误差。通信装置可以使用定时误差来产生定时误差信号，所述信号可以被合并到定时锁定环路中用于同步目的。响应于定时误差信号，通信装置可以调整通信装置的ADC的时钟(例如时钟信号、采样时钟等)的采样速率、相位(例如定时相位)等。
在一些所描述的实例中，通信装置可执行第二符号和定时恢复技术来对邻近的样本进行内插，此可用于产生近似差分样本。如本文中所使用，内插指的是基于一定范围的一组离散的已知数据点构建新的数据点。例如，通信装置可以使用经采样PAM符号之间的转变来确定新样本(例如差分器输出)，所述新样本可以用于确定定时误差和对应的定时误差信号。在一些此类实例中，通信装置可以将转变识别为峰值符号点转变或谷值符号点转变，以实现内插。
在一些所描述的实例中，通信装置可执行第三符号和定时恢复技术，以将样本内插到经采样PAM符号的中间值或中点值，以基于经采样PAM符号之间的转变与预期的中间值或中点值进行比较。例如，通信装置可以使用PAM符号之间的转变来确定定时误差和对应的定时误差信号的方向，以实现内插。
图1是包含实例数字信号处理器(DSP)102的实例通信系统(例如数字通信系统)100的框图。在一些实例中，DSP 102和/或(更一般地)通信系统100可以是以太网PHY装置。通信系统100包含实例高通滤波器(HPF)104、实例低通滤波器(LPF)106、实例模/数转换器(ADC)108和实例相位内插器电路110。在一些实例中，LPF 106可以是放大器，例如可编程增益放大器或可变增益放大器。HPF 104耦合到通信信道(例如，以太网电缆)以接收实例接收(RX)输入112。例如，RX输入112可以是基于以太网通信协议的模拟通信信号。
DSP 102包含实例DC消除电路114(例如，用于直流电压和/或直流电流消除)、实例编码自动增益控制器(CAGC)116、实例数字自动增益控制器(DAGC)118、实例去均衡器(由DEQ识别)(例如去均衡器电路)120、实例前馈均衡器(FFE)122、实例加法器电路124、实例多路复用器126、实例切片器电路(例如数据切片器电路)128、实例决策反馈均衡器(DFE)130、实例增益环路电路132、实例均方误差电路134、实例定时误差检测器(TED)(例如TED电路)136、实例环路滤波器138、实例数控振荡器(NCO)140和实例定序器电路142。替代地，DSP102可以包含比图1的实例中所描绘的更少或更多的硬件组件。例如，尽管HPF 104、LPF106、ADC 108和相位内插器电路110被描绘为与DSP 102分离，但在一些实例中，HPF 104、LPF 106、ADC 108或相位内插器电路110中的至少一个可以被包含在DSP 102中。在此实例中，DSP 102和/或(更一般地)通信系统100实行锁相环路(PLL)(例如锁相环路电路)144。PLL 144包含相位内插器电路110、环路滤波器138和NCO 140。替代地，PLL 144可以包含比图1的实例中描绘的更少或更多的硬件组件。
在图1所图解说明的实例中，HPF 104的输入耦合到端子，所述端子适于接收RX输入112。HPF 104的输出耦合到LPF 106的输入。LPF 106的输出耦合到ADC 108的输入(例如ADC输入)。ADC 108的输出(例如ADC输出)耦合到DC去除电路114的输入、CAGC 116的输入和/或(更一般地)DSP 102的输入。CAGC 116的输出耦合到DSP 102外部的电路。DC去除电路114的输出耦合到DAGC 118的输入。DAGC 118的输出耦合到DEQ 120的输入。DEQ 120的输出耦合到FFE 122的输入(例如FFE输入)。FFE 122的输出(例如FFE输出)耦合到加法器电路124的输入(例如加法器输入、加法器电路输入等)和多路复用器126的第二输入。加法器电路124的输出(例如加法器输出、加法器电路输出等)耦合到多路复用器126的第一输入、切片器电路128的输入、DFE 130的输入、增益环路电路132的输入和MSE 134电路的输入。多路复用器126的输出耦合到TED 136的输入(例如TED输入)。替代地，DSP 102可以不包含多路复用器126。例如，FFE 122和/或加法器电路124的输出可以耦合到TED 136的输入。
切片器电路128的输出(例如切片器输出)耦合到DSP 102外部的电路。例如，切片器电路128的输出可以耦合到存储器(和/或存储器控制器)以将决策(例如数据切片决策)存储在存储器中，所述存储器可以被一或多个处理器存取。切片器电路128的输出耦合到DFE 130的输入(例如DFE输入)、增益环路电路132的输入、MSE电路134的输入和TED 136的输入。DFE 130的输出(例如DFE输出)耦合到加法器电路124的输入。增益环路电路132的输出耦合到DAGC 118的输入。TED 136的输出(例如TED输出)耦合到环路滤波器138的输入(例如环路滤波器输入)和/或(更一般地)PLL 144的输入(例如PLL输入)。环路滤波器138的输出(例如环路滤波器输出)耦合到NCO 140的输入(例如NCO输入)。NCO 140的输出(例如NCO输出)耦合到相位内插器电路110的输入(例如相位检测器输入、相位内插器输入等)。相位内插器电路110的输出(例如相位检测器输出、相位内插器输出等)和/或(更一般地)PLL144的输出(例如PLL输出)耦合到ADC 108的输入。
DSP 102和/或(更一般地)通信系统100可执行本文中所描述的实例符号和定时恢复技术。在实例操作中，HPF 104(其例如可以被实施为数字滤波器或模拟滤波器)接收和/或以其它方式获得RX输入112。例如，HPF 104可以从另一装置(例如通信装置、以太网PHY装置等)接收RX输入112。HPF 104使RX输入112的低于HPF 104的第一截止频率的频率衰减。HPF 104将RX输入112的高于所述第一截止频率的频率传递到LPF 106(其例如可以被实施为数字滤波器或模拟滤波器)。LPF 106使RX输入112的大于LPF 106的第二截止频率的频率衰减，并将RX输入112的低于所述第二截止频率的频率传递到ADC 108。在替代实施例中，RF采样ADC(例如基于延迟的ADC)可以直接连接到RX输入112，并且可以在RX输入112从模拟转换为数字之后使用数字滤波器来完成滤波。ADC 108将经滤波的RX输入112转换成数字信号。在此实例中，ADC 108以大约每秒一个样本的采样速率对RX输入112进行采样(例如每样本采样一个符号)。替代地，ADC 108可以以任何其它采样速率对RX输入112进行采样。CAGC116放大数字信号以输出经放大数字信号。例如，CAGC 116可以确定经数字化信号的功率，并相应地调整模拟增益(例如，通过更改HPF 104或LPF 106的衰减或增益)以使经数字化信号达到ADC 108的输入处的所要电平，从而增加和/或以其他方式最大化信噪比(SNR)。DC去除电路114可以是一或多个滤波器，以从ADC 108的输出中去除DC偏置。DAGC 118可以基于来自DC去除电路114的输出和来自增益环路电路132的输出的乘法(或乘积)来产生到DEQ120的输出。例如，DAGC 118可以将数字信号放大到切片器电路128的输入处的预定电平。DEQ 120可以包含一或多个滤波器来对来自DAGC 118的输出进行滤波。
在实例操作中，FFE 122对通信系统100的通信信道进行均衡。FFE 122恢复来自RX输入112的数据。例如，FFE 122可以基于来自DEQ 120的输出产生第一实例符号146(由x(n)识别)。加法器电路124可以基于第一符号146和DFE 130的输出的值的差来产生第二实例符号148(由y(n)识别)。例如，FFE 122可以产生第一符号146作为未校正的符号，并且加法器电路124可以产生第二符号148作为经校正的符号。
在实例操作中，DFE 130可基于先前样本(例如第一符号146和/或第二符号148的先前值)预测、识别和/或以其它方式确定通信信道的噪声电平。例如，DFE 130可以向加法器电路124输出噪声误差(例如噪声误差信号)，以校正第二符号148，且借此产生经DFE校正的符号。有利地，加法器电路124可以从第一符号146中减去从DFE 130输出的预测噪声电平。切片器电路128使用一或多个阈值(threshold)(例如一或多个阈值(thresholdvalue))对第二符号148执行切片。例如，切片器电路128可以响应于确定第二符号148的振幅大于第一阈值而产生第一输出(也称为决策、数据决策、符号决策等))，响应于确定所述振幅大于第二阈值而产生第二输出等。在一些此类实例中，切片器电路128可以基于所述确定产生第三实例符号150
Figure BDA0004104859940000061
例如，切片器电路128可以将第三符号150产生为具有PAM电平中的一个(例如PAM3的电平-1、0、+1)。
在实例操作中，增益环路电路132可输出增益(例如表示增益值的电压、信号等)到DAGC 118，以调整和/或以其它方式修改到DEQ 120的输入。例如，增益环路电路132可以基于第二符号148和/或第三符号150输出增益。MSE电路134可以输出MSE(例如表示MSE的电压、信号等)。例如，MSE电路134可以确定到切片器电路128的输入和切片器电路128的输出之间的差，以确定与DSP 102相关联的噪声，例如由DSP 102处理的通信信道的噪声。在一些此类实例中，MSE电路134可以确定切片器电路128的输入的所要SNR是否满足阈值(例如SNR阈值、噪声能量阈值等)。例如，响应于切片器电路128的输入的SNR小于阈值，定序器电路142可以前进到后续状态。在一些实例中，响应于切片器电路128的输入的SNR大于阈值，定序器电路142可以回复到先前状态，以实现定时锁定的重新收敛。在一些实例中，阈值可以是用户定义的(例如在DSP 102处理通信信道之前，通过预编程、配置等)。在一些实例中，阈值可以由定序器电路142动态调整。例如，定序器电路142可以基于DSP的历史SNR(例如DSP102在一或多个先前时钟循环内的SNR)来调整阈值。
在实例操作中，多路复用器126选择向TED 136输出第一符号146还是第二符号148。在一些实例中，多路复用器126的输入(例如控制或选择输入)耦合到定序器电路142的输出(例如定序器输出)。在一些实例中，定序器电路142可以是逻辑电路、机器可读指令、硬件实施的状态机、处理电路和/或其任何其它组合。例如，定序器电路142可以是一或多个模拟和/或数字电路。在一些实例中，响应于确定PLL 144未实现定时锁定，定序器电路142可以指令多路复用器126选择第一符号146。在一些实例中，响应于确定PLL 144实现了定时锁定(例如定时环路锁定)，定序器电路142可以指令多路复用器126选择第二符号148。在一些实例中，TED 136可以在PLL 144实现定时锁定之前基于未校正的符号(例如第一符号146)确定第一定时误差，并且响应于PLL 144实现了定时锁定而基于经校正的符号(例如第二符号148)确定第二定时误差。有利地，在PLL 144实现定时锁定之后，来自DFE 130的输出收敛到稳定状态或稳定值。响应于DFE 130的输出的收敛，TED 136可以被切换为使用经DFE校正的符号(或经部分校正的DFE符号)来实现改善的噪声方差(例如更低的噪声方差)。
在实例操作中，TED 136基于第一符号146、第二符号148和/或第三符号150输出定时误差(例如电压、定时误差信号等)。例如，TED 136可以通过利用一或多个符号和本文中所描述的定时恢复技术来输出定时误差。在一些实例中，TED 136的输入(例如控制输入、选择输入等)耦合到定序器电路142的输出。例如，序列电路142可以指令TED 136使用第一符号146、第二符号148和/或第三符号150来产生定时误差。环路滤波器138可以对定时误差进行滤波，并将经滤波的定时误差提供给NCO 140。
在一些实例中，NCO 140可为累加器(例如数字相位累加器)。例如，累加器可以从初始值(例如0或零值)递增或递减累加器值，并且响应于累加器值满足阈值而产生实例控制信号152(由相位上升/下降来识别)。在一些实例中，NCO 140可以产生控制信号152，以增大ADC 108对RX输入112进行采样的时钟的相位或减小所述相位。在一些实例中，相位内插器电路110可以是相位检测器。例如，相位内插器电路110可以检测控制信号152的相位，并且基于控制信号152的所检测相位，指令ADC 108增大可为ADC 108的一部分的时钟的相位。在一些实例中，相位内插器电路110可以基于控制信号152指令ADC 108减小所述时钟的相位。
图2是实例TED 200的框图。在一些实例中，TED 200可以实施图1的TED 136。TED200包含实例多路复用器202和实例锁存器204。锁存器204是D触发器。替代地，锁存器204可以是设定-复位(SR)触发器、JK触发器或T触发器。在一些实例中，多路复用器202的第一输入(由x(n-1)识别)和第二输入(由-x(n-1)识别)可以耦合到图1的多路复用器126的输出(例如多路复用器输出、MUX输出等)。例如，x(n-1)和-x(n-1)可以是先前的符号。在一些此类实例中，x(n-1)可以是图1的第一符号146的先前值、第二符号148的先前值等。多路复用器202的第三输入(例如多路复用器输入、MUX输入等)耦合到锁存器204的输出(例如锁存器输出)，使得多路复用器202的输入可以是多路复用器202的前一个输出。在一些实例中，多路复用器202的控制或选择输入(例如MUX控制输入)(由mux_sel识别)耦合到图1的定序器电路142的输出。多路复用器202的输出耦合到锁存器的输入(例如锁存器输入)。锁存器204的时钟输入可以适于接收时钟信号，所述时钟信号可以从图1的定序器电路142输出。多路复用器202的输出(由ted(n)识别)耦合到图1的环路滤波器138的输入和/或(更一般地)PLL144的输入。
在实例操作中，当TED 200未检测到定时误差时，TED 200输出“0”作为实例定时误差206(由ted(n)识别)。如果TED 200检测到定时误差，那么TED 200输出定时误差206，以使ADC 108在所要采样点的左侧或右侧进行采样。相应地，TED 200输出带有方向(例如是在所要采样点的左侧还是右侧采样)的定时误差206。
所图解说明实例的TED 200可执行一或多种符号和定时恢复技术，以产生定时误差206。例如，定时误差206可以表示先前检测到的符号和当前检测到的符号之间的时间差。当检测到RX输入112的-1、0、+1符号转变(例如
Figure BDA0004104859940000081
)时，TED 200指令多路复用器202选择1。例如，多路复用器202可以输出先前检测到的符号的正值。当检测到RX输入112的+1、0、-1符号转变(例如
Figure BDA0004104859940000082
)时，TED 200可以指令多路复用器202选择2。例如，多路复用器202可以输出先前检测到的符号的负值。在其它情况下，TED 200可以指令多路复用器202选择0。替代地，TED 200可以使用除了图2的实例中描绘的任何其它逻辑来控制多路复用器202。
图3描绘了对应于图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102的实例操作的第一时序图300。图3中进一步描绘了第一实例伪代码302和第二实例伪代码304，其可以由图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102来执行。在一些实例中，第一伪代码302和/或第二伪代码304可以由DSP 102实施，以执行第一符号和定时恢复技术。例如，第一符号和定时恢复技术可以是基于星座的TED技术。
第一时序图300包含实例模拟信号波形306和实例脉冲波形308。在一些实例中，模拟信号波形306可以是图1的RX输入112。在一些实例中，脉冲波形308可以是图1的切片器电路128的输出。例如，脉冲波形308可以是由切片器电路128产生的符号(例如图1的第三符号150)。
在实例操作中，图1的TED 136和/或图2的TED 200可实施第一伪代码302，以确定定时误差(ted(n))。例如，定序器电路142可以确定图1的切片器电路128的当前决策(例如当前切片器决策，
Figure BDA0004104859940000091
)是+1，第一先前切片器决策
Figure BDA0004104859940000092
是0，且第二先前切片器决策
Figure BDA0004104859940000093
Figure BDA0004104859940000094
是-1。响应于基于所述确定检测到-1、0、+1符号转变，TED 200可以为图2的多路复用器202的mux_sel产生值1，以使多路复用器202选择x(n-1)。例如，定序器电路142可以选择TED 200的输入。在一些此类实例中，定序器电路142可以基于定序器电路142的状态(例如定序器状态)选择第一符号146或第二符号148提供给图1的TED 136和/或图2的TED 200。有利地，定序器电路142可以在PLL 146实现定时锁定之前选择第一符号146，并且在PLL 146实现定时锁定之后选择第二符号148以在实现定时锁定之后降低噪声。有利地，定序器电路142可以指令TED 136和/或TED 200在定时锁定之后使用第二符号148来降低由于ISI引起的噪声。在一些实例中，可以基于以下方程式(1)的实例来确定定时误差：
Figure BDA0004104859940000095
方程式(1)
例如，响应于正斜率或负斜率的确定，TED 200可确定当前定时误差与先前的切片器输入相同。TED 200可以基于-1、0、+1符号转变(例如负一值、零值和正一值)而确定正斜率。TED 200可以基于+1、0、-1符号转变(例如正一值、零值和负一值)而确定负斜率。例如，x(n-1)可以表示由TED 200响应于基于-1、0、+1符号转变检测到正斜率而产生的定时误差。有利地，图1的PLL 144可以基于定时误差x(n-1)来调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号由参考编号310描绘。
在所图解说明实例中，定序器电路142可确定切片器电路128的当前切片器决策
Figure BDA0004104859940000096
Figure BDA0004104859940000097
是-1，第一先前切片器决策
Figure BDA0004104859940000098
是0，且第二先前切片器决策
Figure BDA0004104859940000099
是+1。响应于基于所述确定检测到+1、0、-1符号转变，TED 200可以为图2的多路复用器202的mux_sel产生值2，以使多路复用器202选择-x(n-1)。例如，可以基于上文方程式(1)的实例来确定定时误差。在一些此类实例中，-x(n-1)可以是由TED 200响应于基于+1、0、-1符号转变检测到负斜率而产生的定时误差的负值。有利地，图1的PLL 144可以基于-x(n-1)来调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号由参考编号312描绘。
在一些实例中，当未检测到上文所参考的符号转变时，TED 200可以为图2的多路复用器202的mux_sel产生值0，以使多路复用器202在执行第一伪代码302时输出值0。在一些实例中，当未检测到上文所参考的符号转变时，TED 200可以为图2的多路复用器202的mux_sel产生值0，以使得多路复用器202在执行第二伪代码304时输出先前产生的定时误差(由ted(n-1)识别)。有利地，在一些此类实例中，保持先前的定时误差值会提高图1的TED136和/或图1的TED 200的增益，并且会提高图1的PLL 144的锁定能力(例如通过更快地锁定)。有利地，图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102可以通过执行第一伪代码302和/或第二伪代码304，利用PAM符号转变来确定定时误差。
图4描绘了对应于图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102的实例操作的第二时序图400。图4中进一步描绘了第一实例伪代码402和第二实例伪代码404，其可以由图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102来执行。在一些实例中，第一伪代码402和/或第二伪代码404可以由DSP 102实施，以执行第二符号和定时恢复技术。例如，第二符号和定时恢复技术可以是伪最大似然(ML)技术。在一些此类实例中，图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102可以执行伪ML技术来对样本进行内插以基于下文的方程式(2)的实例确定近似差分样本：
Figure BDA0004104859940000101
方程式(2)
在上文方程式(2)的实例中，tedML(n)是可能由图1的TED 136和/或图2的TED 200产生的定时误差。在上文方程式(2)的实例中，x(n)是当前未校正的符号(例如图1的第一符号146)，且
Figure BDA0004104859940000102
是当前未校正的符号的导数。例如，响应于检测到峰值符号点转变(例如-1、+1、-1符号转变)或谷值符号点转变(例如+1、-1、+1符号转变)，定时误差为0，因为峰值或谷值符号点转变处的导数为0。在其它情况下，导数是非零的，这使得定时误差是非零的，且借此TED 200可以指示定时误差的方向。
第二时序图400描绘了实例模拟信号波形406和实例脉冲波形408。在一些实例中，模拟信号波形406可以是图1的RX输入112。在一些实例中，脉冲波形408可以是图1的切片器电路128的输出。例如，脉冲波形408可以是由切片器电路128产生的符号(例如图1的第三符号150)。
在实例操作中，图1的TED 136和/或图2的TED 200可实施第一伪代码402，以确定定时误差(tedpML(n))。例如，定序器电路142可以确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000103
是-1，第一先前切片器决策
Figure BDA0004104859940000104
是+1，且第二先前切片器决策
Figure BDA0004104859940000105
是-1。响应于基于-1、+1、-1符号转变检测到峰值符号点转变，TED 136和/或TED 200可以基于以下方程式(3)的实例来产生定时误差：
tedpML(n)＝x(n-1)*[xL(n-1)-xE(n-1)]，方程式(3)
在上文方程式(3)的实例中，xL(n-1)和xE(n-1)之间的差是x(n-1)导数的近似值，且因此是差分器输出。替代地，可以使用一或多个滤波器来确定差分器输出。在一些实例中，xL可以表示模拟信号波形406在第一实例点410处的第一定时误差近似值，且xE可以表示模拟信号波形406在第二实例点412处的第二定时误差近似值。差分器输出xL和xE可以基于下文的包含在第二伪代码404中的方程式(4)和方程式(5)的实例来确定：
xL(n)＝x(n)+μ[x(n+1)-x(n)]，方程式(4)
xE(n)＝x(n-1)+μ[x(n)-x(n-1)]，方程式(5)
在上文方程式(4)的实例中，可控制μ的值，以确定符号的内插速率。在实例操作中，图1的定序器电路142可以确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000111
是+1，第一先前切片器决策
Figure BDA0004104859940000112
是-1，且第二先前切片器决策
Figure BDA0004104859940000113
是+1。响应于基于-1、+1、-1符号转变检测到谷值符号点转变，TED 136和/或TED 200可以基于以下方程式(6)的实例来产生定时误差：
tedpML(n)＝-1*{x(n-1)*[xL(n-1)-xE(n-1)]}，方程式(6)
在一些实例中，TED 136和/或TED 200可确定既未检测到峰值符号点转变，也未检测到谷值符号点转变。在一些此类实例中，当执行第二伪代码402时，TED 136和/或TED 200可以输出先前产生的定时误差(由tedpML(n-1)识别)。有利地，在一些此类实例中，保持先前的定时误差值会提高TED 136和/或TED 200的增益，并且会提高图1的PLL 144的锁定能力(例如通过更快地锁定)。有利地，图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP102可以通过执行第一伪代码302和/或第二伪代码304，利用PAM符号转变来确定定时误差。
图5描绘了对应于图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102的实例操作的第三时序图500。图5中进一步描绘了实例伪代码502，其可以由图2的TED 200、图1的TED 136和/或(更一般地)图1的DSP 102来执行。在一些实例中，DSP 102可以利用伪代码502来执行第三种符号和定时恢复技术。例如，第三符号和定时恢复技术可以是中间符号TED技术。在一些此类实例中，TED 136和/或TED 200可以利用伪代码502将样本内插到符号的中间或中点，并将内插与预期的中点进行比较。在这些条件下，所述比较可以基于PAM符号转变。替代地，可以使用一或多个滤波器来确定中点。
第三时序图500描绘了实例模拟信号波形504和实例脉冲波形506。在一些实例中，模拟信号波形504可以是图1的RX输入112。在一些实例中，脉冲波形506可以是图1的切片器电路128的输出。例如，脉冲波形506可以是由切片器电路128产生的符号(例如图1的第三符号150)。
在实例操作中，图1的TED 136和/或图2的TED 200可执行伪代码502，以确定定时误差(tedmidsym(n))。例如，定序器电路142可以确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000121
是+1，且先前的切片器决策
Figure BDA0004104859940000122
是-1。例如，定序器电路142可以确定基于-1、+1符号转变对图1的第三符号150是+1的预测或估计可以指示图1的第二符号148处于0符号。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第一实例符号位置508处。响应于识别第一符号位置508，TED 136和/或TED 200可以基于xmidsym和0之间的差产生定时误差，且借此确定定时误差为xmidsym。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号由第一符号位置508表示。
在一些实例中，定序器电路142可确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000123
是-1，且先前的切片器决策
Figure BDA0004104859940000124
是+1。例如，定序器电路142可以确定基于+1、-1符号转变对图1的第三符号150是-1的预测或估计可以指示图1的第二符号148处于0符号。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第二实例符号位置510处。响应于识别第二符号位置510，TED 136和/或TED 200可以基于xmidsym和0之间的负差来产生定时误差，且借此确定定时误差为-xmidsym。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号由第二符号位置510表示。
在实例操作中，定序器电路142可确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000125
是+1，且先前的切片器决策
Figure BDA0004104859940000126
是0。响应于基于所述确定检测到0、+1符号转变，TED 136和/或TED 200基于xmidsym和系数0.5之间的差产生定时误差。替代地，所述系数可以是任何其它值。在这些条件下，TED 136和/或TED 200可以确定基于0、+1符号转变对图1的第三符号150是+1的预测或估计可以指示图1的第二符号148是在符号之间(例如是中间符号(mid-symbol或intermediate symbol)、在第一符号0和第二符号+1之间等)。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第三实例符号位置512处。在此实例中，第三符号位置512是中间符号位置。响应于识别第三符号位置512，TED 136和/或TED200可以确定定时误差为(xmidsym-0.5)。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号是0符号。
在实例操作中，定序器电路142可确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000131
是0，且先前的切片器决策
Figure BDA0004104859940000132
是+1。响应于基于所述确定检测到+1、0符号转变，TED 136和/或TED 200基于xmidsym和系数0.5之间的负差产生定时误差。替代地，所述系数可以是任何其它值。在这些条件下，TED 136和/或TED 200可以确定基于+1、0符号转变对图1的第三符号150是0的预测或估计可以指示图1的第二符号148是在符号之间(例如是中间符号(mid-symbol或intermediate symbol)、在第一符号+1和第二符号0之间等)。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第四实例符号位置514处。在此实例中，第四符号位置514是中间符号位置。响应于识别第四符号位置512，TED 136和/或TED200可以确定定时误差为-(xmidsym-0.5)。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号是第四符号位置514之前的+1符号。
在实例操作中，定序器电路142可确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000133
是-1，且先前的切片器决策
Figure BDA0004104859940000134
是0。响应于基于所述确定检测到0、-1符号转变，TED 136和/或TED 200基于xmidsym和系数0.5之间的负和产生定时误差。替代地，所述系数可以是任何其它值。在这些条件下，TED 136和/或TED 200可以确定基于0、-1符号转变对图1的第三符号150是-1的预测或估计可以指示图1的第二符号148是在符号之间(例如是中间符号(mid-symbol或intermediate symbol)、在第一符号0和第二符号-1之间等)。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第五实例符号位置516处。在此实例中，第五符号位置516是中间符号位置。响应于识别第五符号位置516，TED 136和/或TED200可以基于xmidsym和0.5的负和来产生定时误差，且借此确定定时误差为-(xmidsym+0.5)。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号可以是第五符号位置516之前的0符号。
在实例操作中，定序器电路142可确定图1的切片器电路128的当前切片器决策
Figure BDA0004104859940000135
是0，且先前的切片器决策
Figure BDA0004104859940000136
是-1。响应于基于所述确定检测到-1、0符号转变，TED 136和/或TED 200基于xmidsym和系数0.5的负和产生定时误差。替代地，所述系数可以是任何其它值。在这些条件下，TED 136和/或TED 200可以确定基于-1、0符号转变对图1的第三符号150是0的预测或估计可以指示图1的第二符号148是在符号之间(例如是中间符号(mid-symbol或intermediate symbol)、在第一符号-1和第二符号0之间等)。在这些条件下，TED 136和/或TED 200可以确定第二符号148位于第六实例符号位置518处。在此实例中，第六符号位置518是中间符号位置。响应于识别第六符号位置518，TED 136和/或TED200可以基于xmidsym和0.5的负和来产生定时误差，且借此确定定时误差为-(xmidsym+0.5)。在一些实例中，定时误差信号可以是具有表示定时误差的振幅(例如电压)的波形。有利地，图1的PLL 144可以基于定时误差信号调整ADC 108的相位，以在正确相位下对RX输入112的后续符号进行采样，所述符号可以是第六符号位置518之前的-1符号。
图6是包含用以描绘与不同符号和定时恢复技术相关联的实例锁频操作的实例波形602、604、606、608的图表600。x轴(对于曲线图600)表示符号的数目，且y轴是定时环路(Tloop)频率臂累加器的值。波形602、604、606、608包含基于缪勒-穆勒(MM)TED技术产生的第一实例波形602，基于基于星座的TED技术产生的第二实例波形604，基于伪ML TED技术产生的第三实例波形606，以及基于中间符号TED技术产生的第四实例波形608。例如，第二波形604可以响应于图1的TED 136和/或图2的TED 200执行图3的第一伪代码302和/或第二伪代码304而产生。在一些实例中，第三波形606可以响应于图1的TED136和/或图2的TED 200执行图4的第一伪代码402和/或第二伪代码404而产生。在一些实例中，第四波形608可以响应于图1的TED 136和/或图2的TED 200执行图5的伪代码502而产生。
图表600描绘了不同波形602、604、606、608相对于一定数目个所检测符号的锁频操作(例如实现图1的PLL 144的定时锁定、定时环路锁定等)。例如，不同的波形602、604、606、608可以响应于定时环路频率累加器(例如图1的NCO 140)的值满足实例阈值(例如锁定阈值的值)610而实现锁定。在一些实例中，阈值610可以是用户定义的(例如在图1的DSP102处理通信信道之前，通过预编程、配置等)。在一些实例中，阈值610可以由定序器电路142动态调整。例如，定序器电路142可以基于DSP的历史SNR(例如DSP 102在一或多个先前时钟循环内的SNR)来调整阈值610。
在一些实例中，图表600可描绘相对短的通信信道(例如0.5米、1.0米等长度的电缆)的锁频操作，这提出了具有挑战性的情况，因为短通信信道具有低ISI。有利地，在所图解说明实例中，在低ISI实例中，与MM-TED技术相比，基于星座的TED技术和伪ML TED技术具有改善的锁频操作。有利地，在一些实例中，与独立于和/或以其它方式不考虑信道长度或信道中存在的ISI的MM-TED技术相比，基于星座的TED技术和伪ML TED技术具有改善的锁频操作。
图7是包含用以描绘与不同符号和定时恢复技术相关的实例锁频操作的实例波形702、704、706、708的图表700。x轴(对于曲线图700)表示符号的数目，且y轴是定时环路(Tloop)频率臂累加器的值。波形702、704、706、708包含基于缪勒-穆勒(MM)TED技术产生的第一实例波形702，基于基于星座的TED技术产生的第二实例波形704，基于伪ML TED技术产生的第三实例波形706，以及基于具有差分器滤波器的伪ML TED技术产生的第四实例波形708。例如，第二波形704可以响应于图1的TED 136和/或图2的TED 200执行图3的第一伪代码302和/或第二伪代码304而产生。在一些实例中，第三波形706可以响应于图1的TED 136和/或图2的TED 200执行图4的第一伪代码402和/或第二伪代码404而产生。在一些实例中，第四波形708可以响应于图1的TED 136和/或图2的TED 200执行第一伪代码402和/或一或多个滤波器而产生，以产生差分器输出，如上文结合图4所描述。在一些此类实例中，一或多个滤波器可以实施图4的第二伪代码404，以产生差分器输出。
图表700描绘了不同的波形702、704、706、708相对于一定数目个所检测符号的锁频操作(例如实现图1的PLL 144的定时锁定、定时环路锁定等)。例如，不同的波形702、704、706、708可以响应于定时环路频率累加器(例如图1的NCO 140)的值满足实例阈值(例如锁定阈值的值)710而实现锁定。在一些实例中，图表700可以描绘相对短的通信信道(例如0.5米、1.0米等长度的电缆)的锁频操作，这因为低ISI而提出了具挑战性的情况。有利地，在所图解说明实例中，在低ISI实例中，与MM-TED技术相比，基于星座的TED技术、伪ML TED技术和具有差分器滤波器的伪ML TED技术具有改善的锁频操作。有利地，在一些实例中，与独立于和/或以其它方式不考虑信道长度或信道中存在的ISI的MM-TED技术相比，基于星座的TED技术、伪ML TED技术和具有差分器滤波器的伪ML TED技术具有改善的锁频操作。
图8是包含实例数字信号处理器(DSP)802的实例通信系统(例如数字通信系统)800的框图。在一些实例中，DSP 802和/或(更一般地)通信系统800可以是以太网PHY装置。通信系统800包含图1的RX输入112、HPF 104、LPF 106、ADC 108和相位内插器电路110。
DSP 802包含图1的DC消除电路114、CAGC 116、DAGC 118、DEQ 120、FFE 122、加法器电路124、切片器电路128、DFE 130、增益环路电路132、MSE电路134、环路滤波器138、NCO140和PLL 144。图8中进一步描绘了图1的第一符号146、第二符号148和第三符号150以及控制信号152。DSP 802包含TED 804和定序器电路806的额外实例。
在一些实例中，DSP 802、TED 804、定序器电路806和/或(更一般地)通信系统800执行M&M定时同步技术，以调整ADC 108的相位。例如，DSP 802的操作可以取决于通信系统800的信道的ISI来实现定时锁定。在一些此类实例中，DSP 802可以利用M&M定时同步技术来平衡光标后ISI(P+1)和光标前ISI(P-1)以实现锁定。在一些实例中，DSP 802可以利用M&M定时同步技术来利用经DFE校正的符号(例如第二符号148)来实现定时锁定。通过使用M&M定时同步技术，PLL 144的定时环路和来自DFE 130的输出必须收敛在一起，这可能导致更长的锁定时间，或者在一些实例中，可能导致定时环路的不稳定性。在一些此类实例中，由PLL 144控制的定时环路在具有低ISI的系统中可能不收敛。
有利地，在低ISI系统中，DSP 102和/或(更一般地)图1的通信系统100可实现比图8的DSP 802更快的定时锁定，且借此可实现定时环路不稳定性的减少情况。有利地，DSP102和/或(更一般地)图1的通信系统100可以执行图3中所描绘的第一符号和定时恢复技术(例如基于星座的TED技术)、图4中所描绘的第二符号和定时恢复技术(例如伪ML TED技术)或图5中所描绘的第三符号和定时恢复技术(例如中间符号TED技术)中的至少一种。
图9是与图8的DSP 802的实例操作相关联的符号间干扰(ISI)的曲线图900。曲线图900具有符号的x轴和信道脉冲响应的y轴。曲线图900描绘了当以不同的信道长度(例如0.5米的信道长度和24米的信道长度)对符号11进行采样时出现的实例ISI行为。例如，曲线图900中描绘的除符号11之外的符号的信道脉冲响应表示由图1的通信系统100实施的通信信道的ISI。
如曲线图900所描绘，与较短的信道长度相比，较长的信道长度具有改善的信道脉冲响应。如此，DSP 802在低ISI电平下可能具有降低的性能。例如，在具有较短信道长度的通信信道中可能存在增加的ISI，且在具有较长信道长度的通信信道中可能存在增加的ISI。在曲线图900中，信道长度为0.5时的ISI较小，并且使用常规M&M定时同步技术的TED(例如图8的TED 804)可能难以检测具有低ISI的符号(例如难以检测曲线图900中的符号11)，因为常规M&M定时同步技术依赖于较高的ISI电平来实现可检测性。有利地，与图8的DSP 802相比，图1的DSP 102和/或(更一般地)图1的通信系统100在低ISI电平下具有独立于信道长度的改善的性能。例如，图1的TED 136和/或图2的TED 200可以实施本文中所描述的符号和定时恢复技术中的一或多种，这些技术证明了在较短的信道长度下符号的改善的可检测性，且借此克服了常规M&M定时同步技术在低ISI电平上的缺陷。
图10是与图8的DSP 802的实例操作相关联的时间环路收敛的曲线图1000。x轴(对于曲线图1000)表示符号的数目，且y轴是定时环路(Tloop)频率臂累加器的值。曲线图1000描绘了0.5米信道长度(例如具有0.5米长度的电缆)的第一时间环路收敛和21米信道长度(例如具有21米长度的电缆)的第二时间环路收敛。如曲线图1000所描绘，DSP 802在较低的信道长度上未实现时间环路收敛。有利地，图1的DSP 102在较低的信道长度上实现了时间环路收敛，这在图7和/或8所图解说明的实例中进行了描绘，并且DSP 102因此与图8的DSP802相比实现了改善的性能。
图11是与图8的DSP 802的实例操作相关联的定时误差相对于增益的曲线图1100。曲线图1100具有以符号为单位的时间误差的x轴和TED S曲线的y轴。曲线图1100描绘了0.5米的第一信道长度的相对于以符号为单位的时间误差的第一增益和21米的第二信道长度的相对于以符号为单位的时间误差的第二增益。如曲线图1100所描绘，与较短的信道长度相比，较长的信道长度具有改善的增益响应。如此，DSP 802在较短的信道长度下可能具有降低的性能，因为DSP 800依赖于较高的ISI电平实现符号可检测性。有利地，与图8的DSP802相比，图1的DSP 102和/或(更一般地)图1的通信系统100在较短的信道长度上具有改善的性能，因为其在符号可检测性上的性能独立于ISI电平，而常规M&M定时同步技术不独立于ISI电平，而是替代地依赖于ISI电平实现符号可检测性。
图12-15展示了表示可使用配置为实施图1的TED 136、定序器电路142、DSP 102、通信系统装置100和/或图2的TED 200的实例硬件逻辑、实例机器可读指令(例如硬件可读指令)、实例硬件实施状态机和/或其任何组合执行的实例过程的流程图。实例机器可读指令可以是一或多个可执行程序或可执行程序的部分，所述执行程序用于由可编程处理器(例如可编程微处理器)、可编程控制器、GPU、DSP、ASIC、PLD和/或FPLD执行。程序可以存储在非暂时性计算机可读存储媒体(例如电可擦除可编程只读存储器(EEPROM)、非易失性存储器、易失性存储器等)上的软件体现，但是整个程序和/或其部分可以替代地由任何其它装置(例如可编程装置)执行和/或以固件或专用硬件体现。此外，尽管参考图12-15所图解说明的流程图描述了实例程序，但是可以替代地使用实施图1的TED 136、定序器电路142、DSP 102、通信系统装置100和/或图2的TED 200的许多其它方法和/或技术。例如，可以改变块的执行次序，和/或可以改变、删除或组合所描述的一些块。另外或替代地，任何或所有块可以由被结构化成在不执行软件或固件的情况下执行对应的操作的一或多个硬件电路(例如离散和/或集成模拟和/或数字电路、现场可编程逻辑装置(例如现场可编程门阵列(FPGA))、专用集成电路(ASIC)、比较器、运算放大器(op-amp)、逻辑电路等)来实施。
本文中所描述的机器可读指令可存储为压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一或多种。本文中所描述的机器可读指令可以存储为适用于创建、制造和/或产生机器可执行指令的数据(例如指令的部分、代码、代码的表示等)。例如，机器可读指令可以被分段并存储在一或多个存储装置上。机器可读指令可能需要安装、修改、改编、更新、组合、补充、配置、解密、解压缩、解包、分发、重新分配、编译等中的一或多个，以便使其可由计算装置和/或其它机器直接读取、解释和/或执行。例如，机器可读指令可以存储在多个部分中，这些部分被单独压缩、加密并存储在单独的计算装置上，其中这些部分在被解密、解压缩和组合时形成一组可执行指令，这些指令实施例如本文中所描述的程序。
本文中所描述的机器可读指令可由任何过去、现在或未来的指令语言、脚本语言、编程语言等表示。例如，机器可读指令可以使用以下语言中的任何一种来表示：汇编语言、C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。
如上文所描述，图12-15的实例过程可使用存储在非暂时性计算机和/或机器可读媒体上的可执行指令(例如计算机、机器和/或硬件可读指令)实施，所述机器可读媒体是例如快闪存储器、只读存储器、高速缓冲存储器、随机存取存储器和/或其中信息可存储任何持续时间(例如延长的时间段、永久地、短暂地、临时缓冲和/或高速缓冲存储信息)的任何其它存储装置或存储磁盘。如本文中所使用，术语非暂时性计算机可读媒体、非暂时性机器可读媒体和/或非暂时性硬件可读媒体被明确定义为包含任何类型的计算机、机器和/或硬件可读存储装置和/或存储磁盘，并且不包含传播信号和发射媒体。
图12是表示实例过程1200的流程图，所述过程可被执行以执行本文中所描述的符号和定时恢复技术。图12的实例过程1200开始于框1202，在所述框处，通信系统100在有线接收器处获得接收器(RX)输入信号。例如，HPF 104可以从有线接收器(例如以太网PHY装置的接收器)的端子接收RX输入112。
在框1204处，通信系统100对RX输入信号进行采样，并将其转换成数字输入信号。例如，ADC 108可以以每秒一个样本的采样速率对RX输入112进行采样，这可以用于每秒恢复一个符号。在一些此类实例中，ADC 108对RX输入112进行采样，以将RX输入112转换成数字输入信号。
在框1206处，通信系统100调整数字输入信号的振幅，以产生经缩放的数字输入信号。例如，CAGC 116可以调整来自ADC 108的输出的振幅。
在框1208处，通信系统100调整经缩放的数字输入信号的增益，以产生输出信号。例如，DAGC 118可以利用来自增益环路电路132的输出来调整来自DC去除电路114的输出的增益。
在框1210处，通信系统100基于与先前符号相关联的一或多个决策，产生决策反馈均衡器(DFE)输出。例如，切片器电路128可以基于第一符号146和/或第二符号148产生第三符号150。在一些此类实例中，DFE 130可以产生噪声误差信号，加法器电路124可以使用所述噪声误差信号来产生经DFE校正的符号。
在框1212处，通信系统100确定是否实现了定时环路锁定。例如，定序器电路142可以响应于NCO 140的累加器的值满足阈值(例如锁定阈值、定时锁定或定时环路锁定阈值等)而确定PLL 144实现了锁定。如果在框1212处，通信系统100确定未实现定时环路锁定，那么控制进行到框1218，以基于未经DFE校正的符号产生定时误差。例如，TED 136可以基于第一符号146产生定时误差(例如定时误差信号)。响应于在框1218处基于未经DFE校正的符号产生定时误差，通信系统100在框1220处基于定时误差调整采样操作的相位。例如，NCO140可以基于来自TED 136的定时误差产生控制信号152。在一些此类实例中，相位内插器电路110可以调整ADC 108的相位，以控制ADC 108对RX输入112进行采样的定时。
如果在框1212处，通信系统100确定未实现定时环路锁定，那么在框1214处，通信系统100切换到经DFE校正的符号。例如，响应于PLL 144实现锁定，定序器电路142可以指令多路复用器126从向TED 136提供未经DFE校正的符号(例如第一符号146)切换到向TED 136提供经DFE校正的符号(例如第二符号148)。
在框1216处，通信系统100基于经DFE校正的符号产生定时误差。例如，TED 136可以基于第二符号148和/或第三符号150产生定时误差(例如定时误差信号)。响应于在框1216处基于经DFE校正的符号产生定时误差，通信系统100在框1220处基于定时误差调整采样操作的相位。例如，NCO 140可以基于来自TED 136的定时误差产生控制信号152。在一些此类实例中，相位内插器电路110可以调整ADC 108的相位，以控制ADC 108对RX输入112进行采样的定时。
响应于在框1220处基于定时误差调整采样操作的相位，通信系统100在框1222处确定是否继续监视有线接收器。例如，DSP 102可以确定在有线接收器处获得另一RX输入，以继续装置(例如有线发射器和有线接收器)之间的数据通信。如果在框1222处，通信系统100确定继续监视有线接收器，那么控制返回到框1202，否则图12的实例过程1200结束。
图13是表示实例过程1300的流程图，所述过程可被执行以执行基于星座的TED技术。图13的实例过程1300开始于框1302，在所述框处，通信系统100基于一或多个先前检测到的符号确定当前(N)切片器决策。例如，切片器电路128可以基于一或多个先前检测到的符号确定第三符号150为当前切片器决策。在一些此类实例中，切片器电路128可以确定当前切片器决策为+1。
在框1304处，通信系统100确定前一(N-1)切片器决策。例如，TED 136和/或TED200可以确定前一切片器决策为0。在一些此类实例中，先前切片器决策可以存储在DSP102、TED 136和/或TED 200的存储器中。在一些实例中，TED 136和/或TED 200可以向切片器电路128查询先前切片器决策。
在框1306处，通信系统100确定倒数第二个(N-2)切片器决策。例如，TED 136和/或TED 200可以确定前一切片器决策为-1。在一些此类实例中，先前切片器决策可以存储在DSP 102、TED 136和/或TED 200的存储器中。在一些实例中，TED 136和/或TED 200可以向切片器电路128查询先前切片器决策。
在框1308处，通信系统100基于切片器决策检测是否存在负斜率。例如，TED 136和/或TED 200可以基于+1、0、-1的N-2、N-1、N符号转变来检测负斜率。在一些此类实例中，TED 136和/或TED 200可以基于对+1、0、-1符号转变的检测来检测过零转变(例如过零符号转变)。
如果在框1308处，通信系统100基于切片器决策检测到负斜率，那么在框1310处，通信系统100产生定时误差作为对应于先前检测到的符号的先前定时误差的负值。例如，TED 136和/或TED 200可以基于先前检测到的符号(N-1)的定时误差的负值来输出当前符号(N)的定时误差，如上文结合图3所描述。响应于在框1310处产生定时误差，控制进行到框1320，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位，以改善检测RX输入112的符号的采样窗口。
如果在框1308处，通信系统100未基于切片器决策检测到负斜率，那么控制进行到框1312，以基于切片器决策检测是否存在正斜率。例如，TED 136和/或TED 200可以基于-1、0、+1的N-2、N-1、N符号转变来检测正斜率。在一些此类实例中，TED 136和/或TED 200可以基于-1、0、+1符号转变的检测来检测过零转变(例如过零符号转变)。
如果在框1312处，通信系统100基于切片器决策检测到正斜率，那么在框1314处，通信系统100产生定时误差作为对应于先前检测到的符号的先前定时误差的正值。例如，TED 136和/或TED 200可以基于先前检测到的符号(N-1)的定时误差的正值来输出当前符号(N)的定时误差，如上文结合图3所描述。响应于在框1314处产生定时误差，控制进行到框1320，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位，以改善检测RX输入112的符号的采样窗口。
如果在框1312处，通信系统100未基于切片器决策检测到正斜率，那么控制进行到框1316，以确定通信系统100是否未能基于切片器决策检测到正斜率或负斜率。例如，TED136和/或TED 200可能基于切片器决策既未检测到正斜率也未检测到负斜率。在一些此类实例中，TED 136和/或TED 200可能未检测到过零转变。在一些此类实例中，TED 136和/或TED 200可以输出先前确定的定时误差，以提高PLL 144的锁定能力。
如果在框1316处，通信系统100能够基于切片器决策检测到正斜率或负斜率，那么图13的过程1300结束。如果在框1316处，通信系统100不能基于切片器决策检测到正斜率或负斜率，那么在框1318处，通信系统100基于先前的定时误差产生定时误差。例如，TED 136和/或TED 200可以产生定时误差作为先前确定的定时误差(例如先前检测到的符号的定时误差)。在一些此类实例中，响应于来自TED 136和/或TED 200的定时误差，NCO 140可以输出NCO 140的累加器的存储值。响应于在框1318处产生定时误差，控制进行到框1320，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC108的相位，以改善检测RX输入112的符号的采样窗口。响应于基于定时误差调整相位，图13的过程1300结束。
图14是表示实例过程1400的流程图，所述过程可被执行以执行伪ML TED技术。图14的实例过程1400开始于框1402，在所述框处，通信系统100基于一或多个先前检测到的符号确定当前(N)切片器决策。例如，切片器电路128可以基于一或多个先前检测到的符号确定第三符号150为当前切片器决策。在一些此类实例中，切片器电路128可以确定当前切片器决策为-1。
在框1404处，通信系统100确定前一(N-1)切片器决策和倒数第二个(N-2)切片器决策。例如，TED 136和/或TED 200可以确定前一切片器决策为+1，且倒数第二个切片器决策为-1。在一些此类实例中，前一切片器决策和/或倒数第二个切片器决策可以存储在DSP102、TED 136和/或TED 200的存储器中。在一些实例中，TED 136和/或TED 200可以向切片器电路128查询前一切片器决策和/或倒数第二个切片器决策。
在框1406处，通信系统100基于切片器决策检测是否存在峰值符号点转变。例如，TED 136和/或TED 200可以基于-1、+1、-1的N-2、N-1、N符号转变来检测峰值符号点转变。
如果在框1406处，通信系统100基于切片器决策检测到峰值符号点转变，那么在框1408处，通信系统100基于与峰值符号点转变相关联的差分样本产生定时误差。例如，TED136和/或TED 200可以是差分器，以产生当前符号(N)的定时误差，如上文结合图4所描述。在一些此类实例中，差分器可以执行图4的第二伪代码404。响应于在框1408处产生定时误差，控制进行到框1418，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位，以改善检测RX输入112的符号的采样窗口。
如果在框1406处，通信系统100未基于切片器决策检测到峰值符号点转变，那么控制进行到框1410，以基于切片器决策检测是否存在谷值符号点转变。例如，TED 136和/或TED 200可以基于+1、-1、+1的N-2、N-1、N符号转变来检测谷值符号点转变。
如果在框1410处，通信系统100基于切片器决策检测到谷值符号点转变，那么在框1412处，通信系统100基于与谷值符号点转变相关联的差分样本产生定时误差。例如，TED136和/或TED 200可以是差分器，以产生当前符号(N)的定时误差，如上文结合图4所描述。在一些此类实例中，差分器可以执行图4的第二伪代码404。响应于在框1412处产生定时误差，控制进行到框1418，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位，以改善检测RX输入112的符号的采样窗口。
如果在框1410处，通信系统100未基于切片器决策检测到谷值符号点转变，那么控制进行到框1414处，以确定通信系统100是否未能基于切片器决策检测到峰值或谷值符号点转变。例如，TED 136和/或TED 200可能基于切片器决策既未检测到峰值符号点转变也未检测到谷值符号点转变。在一些此类实例中，TED 136和/或TED 200可以输出先前确定的定时误差，以提高PLL 144的锁定能力。
如果在框1414处，通信系统100能够基于切片器决策检测到峰值或谷值符号点转变，那么图14的过程1400结束。如果在框1414处，通信系统100不能基于切片器决策检测到峰值或谷值符号点转变，那么在框1416处，通信系统100基于先前的定时误差产生定时误差。例如，TED 136和/或TED 200可以产生定时误差作为先前确定的定时误差(例如先前检测到的符号的定时误差)。在一些此类实例中，响应于来自TED 136和/或TED 200的定时误差，NCO 140可以输出NCO 140的累加器的存储值。响应于在框1416处产生定时误差，控制进行到框1418，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL144可以调整ADC 108的相位，以改善检测RX输入112的符号的采样窗口。响应于基于定时误差调整相位，图14的过程1400结束。
图15是表示实例过程1500的流程图，所述过程可被执行以执行中间符号TED技术。图15的实例过程1500开始于框1502，在所述框处，通信系统100基于一或多个先前检测到的符号确定当前(N)切片器决策。例如，切片器电路128可以基于一或多个先前检测到的符号确定第三符号150为当前切片器决策。在一些此类实例中，切片器电路128可以确定当前切片器决策为-1。
在框1504处，通信系统100确定前一(N-1)切片器决策。例如，TED 136和/或TED200可以确定前一切片器决策为0。在一些此类实例中，先前切片器决策可以存储在DSP102、TED 136和/或TED 200的存储器中。在一些实例中，TED 136和/或TED 200可以向切片器电路128查询先前切片器决策。
在框1506处，通信系统100根据基于切片器决策的((N-1)＝-1)和(N＝+1)来检测是否存在中间符号。例如，TED 136和/或TED 200可以基于-1、+1的N-1、N符号转变来检测第一符号位置508。如果在框1506处，通信系统100基于((N-1)＝-1)和(N＝+1)检测到中间符号，那么在框1508处，通信系统100基于中间符号和系数之间的差产生定时误差。例如，TED136和/或TED 200可以基于图5的伪代码502产生定时误差。响应于在框1508处基于中间值和系数之间的差产生定时误差，控制进行到框1522以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位(例如增大或减小相位)以调整和/或以其它方式使采样窗口移位，在所述采样窗口中检测RX输入112的符号。
如果在框1506处，通信系统100未基于((N-1)＝-1)和(N＝+1)检测到中间符号，那么通信系统100在框1510处基于((N-1)＝+1)和(N＝-1)检测是否存在中间符号。例如，TED136和/或TED 200可以基于+1、-1的N-1、N符号转变来检测中间符号。如果在框1510处，通信系统100基于((N-1)＝+1)和(N＝-1)检测到中间符号，那么在框1512处，通信系统100基于中间值和系数之间的差产生定时误差。例如，TED 136和/或TED 200可以基于图5的伪代码502产生定时误差。在一些此类实例中，所述系数可以是0。响应于在框1512处基于中间符号和系数之间的差产生定时误差，控制进行到框1522以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位(例如增大或减小相位)以调整和/或以其它方式使采样窗口移位，在所述采样窗口中检测RX输入112的符号。
如果在框1510处，通信系统100未基于((N-1)＝+1)和(N＝-1)检测到中间符号，那么通信系统100在框1514处基于((N-1)＝0)和(N＝+1)检测是否存在中间符号。例如，TED136和/或TED 200可以基于0、+1的N-1、N符号转变来检测中间(intermediate或mid)符号。如果在框1514处，通信系统100基于((N-1)＝0)和(N＝+1)检测到中间符号，那么在框1516处，通信系统100基于中间符号和系数之间的差产生定时误差。例如，TED 136和/或TED 200可以基于图5的伪代码502产生定时误差。响应于在框1516处基于中间符号和系数之间的差产生定时误差，控制进行到框1522，以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位(例如增大或减小相位)以调整和/或以其它方式使采样窗口移位，在所述采样窗口中检测RX输入112的符号。
如果在框1514处，通信系统100基于((N-1)＝0)和(N＝+1)未检测到中间符号，则通信系统100在框1518处基于((N-1)＝+1)和(N＝0)检测是否存在中间符号。例如，TED 136和/或TED 200可以基于+1、0的N-1、N符号转变来检测中间符号。如果在框1518处，通信系统100基于((N-1)＝+1)和(N＝0)检测到中间符号，那么在框1520处，通信系统100基于中间符号和系数之间的差产生定时误差。例如，TED 136和/或TED 200可以基于图5的伪代码502产生定时误差。响应于在框1520处基于中间符号和系数之间的差产生定时误差，控制进行到框1522以基于定时误差调整相位。例如，相位内插器电路110和/或(更一般地)PLL 144可以调整ADC 108的相位(例如增大或减小相位)以调整和/或以其他方式使采样窗口移位，在所述采样窗口中检测RX输入112的符号。响应于在框1522处基于定时误差调整相位，图15的过程1500结束。
在此说明中，术语“和/或”(当以例如A、B和/或C的形式使用时)指A、B、C的任何组合或子集，例如：(a)单独的A；(b)单独的B；(c)单独的C；(d)A与B；(e)A与C；(f)B与C；以及(g)A与B与C。同样地，如本文中所使用，短语“A或B中的至少一个”(或者“A和B中的至少一个”)指的是包含以下任一项的实施方案：(a)至少一个A；(b)至少一个B；和(c)至少一个A和至少一个B。
本文中所描述的实例系统、方法、设备和制品包含符号和定时恢复技术，以独立于信道长度或信道中存在的ISI而实现改善的定时环路锁定性能。本文中所描述的实例系统、方法、设备和制品包含基于星座的TED技术，以基于过零转变来确定定时误差。本文中所描述的实例系统、方法、设备和制品包含伪ML TED技术，以基于峰值或谷值符号转变的检测来确定定时误差。本文中所描述的实例系统、方法、设备和制品包含中间符号TED技术，以基于对符号中点与预期中点进行比较的采样内插来确定定时误差。本文中所描述的实例系统、方法、设备和制品包含基于星座的TED技术和伪ML TED技术的组合，用于提高TED增益，因为这两种技术均使用互补符号转变。本文中所描述的实例系统、方法、设备和制品包含利用一或多个滤波器来执行伪ML TED技术的差分器。本文中所描述的实例系统、方法、设备和制品包含用一或多个滤波器执行伪ML TED技术的内插操作。本文中所描述的实例系统、方法、设备和制品包含符号和定时恢复技术，当未检测到指定的或预期的符号转变时，所述技术使TED传递先前的定时误差值。有利地，本文中所描述的符号和定时恢复技术可以由任何有线接收器、发射器、收发器等(例如以太网PHY装置)执行以实现降低的硬件成本和功耗。
本文中描述了用于符号和定时恢复的实例方法、设备、系统和制品以及相关方法。进一步的实例及其组合包含如下：
实例1包含一种设备，其包括：前馈均衡器(FFE)，其具有FFE输出；加法器电路，其具有第一加法器输入、第二加法器输入和第一加法器输出，所述第一加法器输入耦合到所述FFE输出；多路复用器(MUX)，其具有第一MUX输入、第二MUX输入和MUX输出，所述第一MUX输入耦合到所述第一加法器输出，所述第二MUX输入耦合到所述FFE输出；决策反馈均衡器(DFE)，其具有耦合到所述第二加法器输入的DFE输出；以及定时误差检测器(TED)，其具有耦合到所述MUX输出的第一TED输入。
实例2包含实例1的设备，其中所述加法器电路具有第二加法器输出，所述DFE具有DFE输入，所述TED具有第二TED输入，并且所述设备进一步包含具有切片器输入、第一切片器输出和第二切片器输出的切片器电路，所述切片器输入耦合到所述第二加法器输出，所述第一切片器输出耦合到所述DFE输入，所述第二切片器输出耦合到所述第二TED输入。
实例3包含实例1的设备，其中所述MUX是第一MUX，所述MUX输出是第一MUX输出，所述DFE具有第一DFE输出和第二DFE输出，并且所述TED包含：第二MUX，其具有第三MUX输入、第四MUX输入、第五MUX输入、第二MUX输出，所述第三MUX输入耦合到所述第一DFE输出，所述第四MUX输入耦合至所述第二DFE输出；以及锁存器，其具有锁存器输入和锁存器输出，所述锁存器输入耦合到所述第二MUX输出，所述锁存器输出耦合到所述第五MUX输入。
实例4包含实例3的设备，其中所述第一MUX具有第一MUX控制输入，第二MUX具有第二MUX控制输入，并且所述设备进一步包含定序器电路，所述定序器电路具有耦合到所述第一MUX控制输入的第一定序器输出和耦合到所述第二MUX控制输入的第二定序器输出。
实例5包含实例3的设备，其中所述第二MUX具有第三MUX输出，并且所述设备进一步包含锁相环路(PLL)，所述PLL具有耦合到所述第三MUX输出的PLL输入。
实例6包含实例1的设备，其中所述TED具有TED输出，并且所述设备进一步包含：环路滤波器，其具有环路滤波器输入和环路滤波器输出，所述环路滤波器输入耦合到所述TED输出；数控振荡器(NCO)，其具有NCO输入和NCO输出，所述NCO输入耦合到所述环路滤波器输出；以及相位检测器，其具有耦合到所述NCO输出的相位检测器输入。
实例7包含实例6的设备，其中所述相位检测器具有相位检测器输出，并且所述设备进一步包含：模/数转换器(ADC)，其具有第一ADC输入和第二ADC输入，所述第一ADC输入耦合到所述相位检测器输出；低通滤波器，其具有第一滤波器输入和第一滤波器输出，所述第一滤波器输出耦合到所述第二ADC输入；高通滤波器，其具有第二滤波器输入和第二滤波器输出，所述第二滤波器输出耦合到所述第一滤波器输入；以及耦合到所述第二滤波器输入的端子。
实例8包含实例1的设备，其中所述FFE具有FFE输入，所述TED具有TED输出，并且所述设备进一步包含：锁相环路(PLL)，其具有PLL输入和PLL输出，所述PLL输入耦合到所述TED输出；模/数转换器(ADC)，其具有ADC输入和ADC输出，所述ADC输入耦合到所述PLL输出；直流(DC)去除电路，其具有第一输入和第一输出，所述第一输入耦合到所述ADC输出；数字自动增益控制(AGC)电路，其具有第二输入和第二输出，所述第二输入耦合到所述第一输出；以及去均衡器电路，其具有第三输入和第三输出，所述第三输入耦合到所述第二输出，所述第三输出耦合到所述FFE输入。
实例9包含一种接收器，其可操作以接收包含多个符号的通信信号，所述接收器包括：存储器，其包含存储在所述存储器中的指令；处理器，其耦合到所述存储器，并且可操作以执行所述指令以至少：基于采样时钟的第一相位检测所述通信信号中的所述多个符号中的一或多个第一符号；基于所述一或多个第一符号确定所述通信信号中的所述多个符号中的第二符号；产生对应于定时相位偏移的电压，所述电压基于所述第二符号；响应于所述电压满足阈值，基于所述第二符号产生控制信号；和基于所述控制信号将所述第一相位调整为第二相位。
实例10包含实例9的接收器，其中所述处理器用以基于所述电压满足所述阈值而识别定时环路锁定。
实例11包含实例9的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：确定所述第三符号对应于正一值；确定所述第四符号对应于零值；确定所述第五符号对应于负一值；并基于所述确定而检测过零转变。
实例12包含实例11的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述过零转变的所述检测：确定所述第二符号为所述当前决策的正负号和与所述第四符号对应的第一定时相位偏移的乘积。
实例13包含实例9的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：确定所述第三符号对应于负一值；确定所述第四符号对应于零值；确定所述第五符号对应于正一值；并基于所述确定而检测过零转变。
实例14包含实例13的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述过零转变的所述检测：确定所述第二符号为所述当前决策的正负号和与所述第四符号对应的第一定时相位偏移的乘积。
实例15包含实例9的接收器，其中所述处理器用以：确定所述一或多个第一符号中的相应符号的值；并响应于确定基于所述值未检测到过零转变，确定所述第二符号为零值。
实例16包含实例9的接收器，其中所述定时相位偏移是在第二时间确定的第二定时相位偏移，并且所述处理器用以：确定所述一或多个第一符号中的相应符号的值；并且响应于确定基于所述值未检测到过零转变，确定所述第二符号为在所述第二时间之前的第一时间确定的第一定时相位偏移。
实例17包含实例9的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：确定所述第三符号对应于负一值；确定所述第四符号对应于正一值；确定所述第五符号对应于负一值；并基于所述确定而检测峰值符号点转变。
实例18包含实例17的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述峰值符号点转变的所述检测：确定第一差分器输出和第二差分器输出之间的差；并确定所述第二符号为所述差和与所述第四符号对应的第一定时相位偏移的乘积。
实例19包含实例9的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：确定所述第三符号对应于正一值；确定所述第四符号对应于负一值；确定所述第五符号对应于正一值；并基于所述确定而检测峰值符号点转变。
实例20包含实例19的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述峰值符号点转变的所述检测：确定第一差分器输出和第二差分器输出之间的差；并确定所述第二符号为负一值、差值和与所述第四符号对应的第一定时相位偏移的乘积。
实例21包含实例9的接收器，其中所述一或多个第一符号包含第三符号和第四符号，并且所述处理器用以：确定所述第三符号对应于第一值；确定所述第四符号对应于第二值；检测具有所述第一值和所述第二值之间的第三值的第五符号；并基于所述第三值和第四值之间的差值确定所述第二符号，所述第四值基于所述第一值和所述第二值之和的一半。
实例22包含至少一种非暂时性计算机可读存储媒体，其包括指令，所述指令当被执行时致使处理器至少：基于采样时钟的第一相位检测数字信号的一或多个第一符号；基于所述一或多个第一符号确定第二符号；产生对应于定时相位偏移的电压，所述电压基于所述第二符号；响应于所述电压满足阈值，基于所述第二符号产生控制信号；并且基于所述控制信号将所述第一相位调整为第二相位。
实例23包含实例22的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号和第四符号，所述定时相位偏移是第二定时相位偏移，且所述指令在被执行时致使所述处理器：基于所述一或多个第一符号检测所述数字信号的过零转变；并响应于所述过零转变的检测，确定所述第二符号为所述第三符号的正负号和与所述第四符号对应的第一定时偏移的乘积。
实例24包含实例22的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，所述定时相位偏移是第二定时相位偏移，且所述指令在被执行时致使所述处理器：基于所述一或多个第一符号检测所述数字信号的峰值或谷值符号点转变；响应于所述峰值符号点转变或所述谷值符号点转变的检测，确定与所述第三符号相关联的第一差分器输出和与所述第五符号相关联的第二差分器输出之间的差；并且确定所述第二符号为所述差和与所述第四符号对应的第一定时相位偏移的乘积。
实例25包含实例22的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，所述定时相位偏移是第二定时相位偏移，并且所述指令在被执行时致使所述处理器：确定所述第四符号是在所述第三符号和所述第五符号之间；以及基于与所述第四符号对应的第一值和第二值之间的差而确定所述第二符号，所述第二值基于与所述第三符号对应的第三值和与所述第五符号对应的第四值之和的一半。
术语“耦合”在整个说明书中使用。所述术语可涵盖实现与本说明一致的功能关系的连接、通信或信号路径。例如，如果装置A提供信号来控制装置B执行动作，那么在第一实例中，装置A耦合到装置B，或者在第二实例中，如果介入组件C基本上不更改装置A和装置B之间的功能关系使得装置B由装置A经由装置A提供的控制信号来控制，那么装置A通过介入组件C耦合到装置B。
“被配置成”执行任务或功能的装置可由制造商在制造时配置(例如，编程和/或硬连线)以执行功能，和/或可由用户在制造后配置(或重新配置)以执行功能和/或其它额外或替代功能。所述配置可以通过装置的固件和/或软件编程，通过装置的硬件组件和互连的构造和/或布局，或者其组合。
如本文中所使用，术语“端子”、“节点”、“互连”、“引脚”和“引线”可互换使用。除非有相反的具体说明，否则这些术语通常用于意指装置元件、电路元件、集成电路、装置或其它电子或半导体组件之间的互连或其终点。
本文中所描述的包含某些组件的电路或装置可替代地适于耦合到那些组件，以形成所描述电路或装置。例如，被描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器和/或电感器)和/或一或多个源(例如电压和/或电流源)的结构可以替代地仅包含单个物理装置内的半导体元件(例如，半导体裸片和/或集成电路(IC)封装)，并且可以适于在制造时或者在制造后，例如由终端用户和/或第三方耦合到至少一些所述无源元件和/或源，以形成所描述的结构。
本文中所描述的电路可重新配置，以包含被替换的组件，从而提供与组件替换前可用的功能性至少部分类似的功能性。除非另有说明，否则展示为电阻器的组件通常表示串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一或多个元件。例如，本文中作为单个组件展示和描述的电阻器或电容器可以分别替代为并联耦合在相同节点之间的多个电阻器或电容器。例如，本文中作为单个组件展示和描述的电阻器或电容器可以分别替代为多个电阻器或电容器，其与单个电阻器或电容器串联耦合在相同的两个节点之间。
除非另有说明，否则值前的“大约”、“近似”或“基本上”意指所述值的+/-10％。
在权利要求书的范围内，可对所描述的实施例进行修改，且其它实施例是可能的。

Claims (25)

1.一种设备，其包括：
前馈均衡器(FFE)，其具有FFE输出；
加法器电路，其具有第一加法器输入、第二加法器输入和第一加法器输出，所述第一加法器输入耦合到所述FFE输出；
多路复用器(MUX)，其具有第一MUX输入、第二MUX输入和MUX输出，所述第一MUX输入耦合到所述第一加法器输出，所述第二MUX输入耦合到所述FFE输出；
决策反馈均衡器(DFE)，其具有耦合到所述第二加法器输入的DFE输出；和
定时误差检测器(TED)，其具有耦合到所述MUX输出的第一TED输入。
2.根据权利要求1所述的设备，其中所述加法器电路具有第二加法器输出，所述DFE具有DFE输入，所述TED具有第二TED输入，并且所述设备进一步包含具有切片器输入、第一切片器输出和第二切片器输出的切片器电路，所述切片器输入耦合到所述第二加法器输出，所述第一切片器输出耦合到所述DFE输入，所述第二切片器输出耦合到所述第二TED输入。
3.根据权利要求1所述的设备，其中所述MUX是第一MUX，所述MUX输出是第一MUX输出，所述DFE具有第一DFE输出和第二DFE输出，并且所述TED包含：
第二MUX，其具有第三MUX输入、第四MUX输入、第五MUX输入、第二MUX输出，所述第三MUX输入耦合到所述第一DFE输出，所述第四MUX输入耦合到所述第二DFE输出；和
锁存器，其具有锁存器输入和锁存器输出，所述锁存器输入耦合到所述第二MUX输出，所述锁存器输出耦合到所述第五MUX输入。
4.根据权利要求3所述的设备，其中所述第一MUX具有第一MUX控制输入，所述第二MUX具有第二MUX控制输入，并且所述设备进一步包含定序器电路，所述定序器电路具有耦合到所述第一MUX控制输入的第一定序器输出和耦合到所述第二MUX控制输入的第二定序器输出。
5.根据权利要求3所述的设备，其中所述第二MUX具有第三MUX输出，并且所述设备进一步包含锁相环路(PLL)，所述PLL具有耦合到所述第三MUX输出的PLL输入。
6.根据权利要求1所述的设备，其中所述TED具有TED输出，并且所述设备进一步包含：
环路滤波器，其具有环路滤波器输入和环路滤波器输出，所述环路滤波器输入耦合到所述TED输出；
数控振荡器(NCO)，其具有NCO输入和NCO输出，所述NCO输入耦合到所述环路滤波器输出；和
相位检测器，其具有耦合到所述NCO输出的相位检测器输入。
7.根据权利要求6所述的设备，其中所述相位检测器具有相位检测器输出，并且所述设备进一步包含：
模/数转换器(ADC)，其具有第一ADC输入和第二ADC输入，所述第一ADC输入耦合到所述相位检测器输出；
低通滤波器，其具有第一滤波器输入和第一滤波器输出，所述第一滤波器输出耦合到所述第二ADC输入；
高通滤波器，其具有第二滤波器输入和第二滤波器输出，所述第二滤波器输出耦合到所述第一滤波器输入；和
耦合到所述第二滤波器输入的端子。
8.根据权利要求1所述的设备，其中所述FFE具有FFE输入，所述TED具有TED输出，并且所述设备进一步包含：
锁相环路(PLL)，其具有PLL输入和PLL输出，所述PLL输入耦合到所述TED输出；
模/数转换器(ADC)，其具有ADC输入和ADC输出，所述ADC输入耦合到所述PLL输出；
直流(DC)去除电路，其具有第一输入和第一输出，所述第一输入耦合到所述ADC输出；
数字自动增益控制(AGC)电路，其具有第二输入和第二输出，所述第二输入耦合到所述第一输出；和
去均衡器电路，其具有第三输入和第三输出，所述第三输入耦合到所述第二输出，所述第三输出耦合到所述FFE输入。
9.一种接收器，其可操作以接收包含多个符号的通信信号，所述接收器包括：
存储器，其包含存储在所述存储器中的指令；
处理器，其耦合到所述存储器，并且可操作以执行所述指令以至少：
基于采样时钟的第一相位检测所述通信信号中的所述多个符号中的一或多个第一符号；
基于所述一或多个第一符号确定所述通信信号中的所述多个符号中的第二符号；
产生对应于定时相位偏移的电压，所述电压基于所述第二符号；
响应于所述电压满足阈值，基于所述第二符号产生控制信号；和
基于所述控制信号将所述第一相位调整为第二相位。
10.根据权利要求9所述的接收器，其中所述处理器用以基于所述电压满足所述阈值而识别定时环路锁定。
11.根据权利要求9所述的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：
确定所述第三符号对应于正一值；
确定所述第四符号对应于零值；
确定所述第五符号对应于负一值；和
基于所述确定而检测过零转变。
12.根据权利要求11所述的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述过零转变的所述检测，确定所述第二符号为所述当前决策的正负号和与所述第四符号对应的第一定时相位偏移的乘积。
13.根据权利要求9所述的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：
确定所述第三符号对应于负一值；
确定所述第四符号对应于零值；
确定所述第五符号对应于正一值；和
基于所述确定而检测过零转变。
14.根据权利要求13所述的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述过零转变的所述检测，确定所述第二符号为所述当前决策的正负号和与所述第四符号对应的第一定时相位偏移的乘积。
15.根据权利要求9所述的接收器，其中所述处理器用以：
确定所述一或多个第一符号中的相应符号的值；和
响应于确定基于所述值未检测到过零转变，确定所述第二符号为零值。
16.根据权利要求9所述的接收器，其中所述定时相位偏移是在第二时间确定的第二定时相位偏移，并且所述处理器用以：
确定所述一或多个第一符号中的相应符号的值；和
响应于确定基于所述值未检测到过零转变，确定所述第二符号为在所述第二时间之前的第一时间确定的第一定时相位偏移。
17.根据权利要求9所述的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：
确定所述第三符号对应于负一值；
确定所述第四符号对应于正一值；
确定所述第五符号对应于负一值；和
基于所述确定而检测峰值符号点转变。
18.根据权利要求17所述的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述峰值符号点转变的所述检测：
确定第一差分器输出和第二差分器输出之间的差；和
确定所述第二符号为所述差和与所述第四符号对应的第一定时相位偏移的乘积。
19.根据权利要求9所述的接收器，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，并且所述处理器用以：
确定所述第三符号对应于正一值；
确定所述第四符号对应于负一值；
确定所述第五符号对应于正一值；和
基于所述确定而检测峰值符号点转变。
20.根据权利要求19所述的接收器，其中所述第三符号是切片器电路的当前决策，所述定时相位偏移是第二定时相位偏移，并且所述处理器用以响应于所述峰值符号点转变的所述检测：
确定第一差分器输出和第二差分器输出之间的差；和
确定所述第二符号为负一值、所述差和与所述第四符号对应的第一定时相位偏移的乘积。
21.根据权利要求9所述的接收器，其中所述一或多个第一符号包含第三符号和第四符号，并且所述处理器用以：
确定所述第三符号对应于第一值；
确定所述第四符号对应于第二值；
检测具有所述第一值和所述第二值之间的第三值的第五符号；和
基于所述第三值和第四值之间的差而确定所述第二符号，所述第四值基于所述第一值和所述第二值之和的一半。
22.至少一种非暂时性计算机可读存储媒体，其包括指令，所述指令在被执行时致使处理器至少：
基于采样时钟的第一相位检测数字信号的一或多个第一符号；
基于所述一或多个第一符号确定第二符号；
产生对应于定时相位偏移的电压，所述电压基于所述第二符号；
响应于所述电压满足阈值，基于所述第二符号产生控制信号；和
基于所述控制信号将所述第一相位调整为第二相位。
23.根据权利要求22所述的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号和第四符号，所述定时相位偏移是第二定时相位偏移，并且所述指令在被执行时致使所述处理器：
基于所述一或多个第一符号检测所述数字信号的过零转变；和
响应于所述过零转变的检测，确定所述第二符号为所述第三符号的正负号和与所述第四符号对应的第一定时偏移的乘积。
24.根据权利要求22所述的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，所述定时相位偏移是第二定时相位偏移，并且所述指令在被执行时致使所述处理器：
基于所述一或多个第一符号检测所述数字信号的峰值或谷值符号点转变；
响应于所述峰值符号点转变或所述谷值符号点转变的检测：
确定与所述第三符号相关联的第一差分器输出和与所述第五符号相关联的第二差分器输出之间的差；和
确定所述第二符号为所述差和与所述第四符号对应的第一定时相位偏移的乘积。
25.根据权利要求22所述的至少一种非暂时性计算机可读存储媒体，其中所述一或多个第一符号包含第三符号、第四符号和第五符号，所述定时相位偏移是第二定时相位偏移，并且所述指令在被执行时致使所述处理器：
确定所述第四符号是在所述第三符号和所述第五符号之间；和
基于与所述第四符号对应的第一值和第二值之间的差确定所述第二符号，所述第二值基于与所述第三符号对应的第三值和与所述第五符号对应的第四值之和的一半。
CN202180054154.7A 2020-09-02 2021-09-01 符号和定时恢复设备及相关方法 Pending CN116057889A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN202041037775 2020-09-02
IN202041037775 2020-09-02
US17/461,575 US11588667B2 (en) 2020-09-02 2021-08-30 Symbol and timing recovery apparatus and related methods
US17/461,575 2021-08-30
PCT/US2021/048597 WO2022051324A1 (en) 2020-09-02 2021-09-01 Symbol and timing recovery apparatus and related methods

Publications (1)

Publication Number Publication Date
CN116057889A true CN116057889A (zh) 2023-05-02

Family

ID=80357325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054154.7A Pending CN116057889A (zh) 2020-09-02 2021-09-01 符号和定时恢复设备及相关方法

Country Status (3)

Country Link
US (2) US11588667B2 (zh)
CN (1) CN116057889A (zh)
WO (1) WO2022051324A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394589B1 (en) * 2021-05-17 2022-07-19 Micron Technology, Inc. Techniques for communicating multi-level signals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757855A (en) 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US6240133B1 (en) 1998-02-05 2001-05-29 Texas Instruments Incorporated High stability fast tracking adaptive equalizer for use with time varying communication channels
US7245686B2 (en) 2001-12-17 2007-07-17 Mysticom Ltd. Fast skew detector
US7489749B2 (en) * 2004-02-24 2009-02-10 Ming-Kang Liu Optimum phase timing recovery in the presence of strong intersymbol interference
US7443914B2 (en) 2004-10-27 2008-10-28 Yehuda Azenkot DFE to FFE equalization coefficient conversion process for DOCSIS 2.0
US8284870B1 (en) * 2006-02-07 2012-10-09 Link—A—Media Devices Corporation Timing loop
GB2446513B (en) 2007-02-09 2011-09-28 Texas Instruments Ltd Clock and data recovery which selects between over-sampling and baud-rate recovery
KR100901984B1 (ko) * 2007-12-13 2009-06-08 한국전자통신연구원 위상 천이 보상 기법을 이용한 잔류 주파수 옵셋 보상 장치
US9215107B1 (en) * 2013-05-29 2015-12-15 Marvell International Ltd. Dual loop clock and data recovery
JP6191416B2 (ja) * 2013-11-28 2017-09-06 富士通株式会社 周波数オフセット推定回路および周波数オフセット推定方法
US10382047B1 (en) * 2018-06-01 2019-08-13 Ali Corporation Optimum phase searching system and method thereof in ethernet physical layer
US11469785B2 (en) * 2020-03-13 2022-10-11 Texas Instruments Incorporated Receiver circuit with interference detection
US11239991B2 (en) * 2020-04-28 2022-02-01 Marvell Asia Pte, Ltd. Systems and methods for timing recovery with bandwidth extension

Also Published As

Publication number Publication date
US20230208685A1 (en) 2023-06-29
WO2022051324A1 (en) 2022-03-10
US11588667B2 (en) 2023-02-21
US12028192B2 (en) 2024-07-02
US20220070031A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10887076B2 (en) Receiver with enhanced clock and data recovery
US10050814B2 (en) CTLE gear shifting to enable CDR frequency lock in wired communication
US8837626B2 (en) Conditional adaptation of linear filters in a system having nonlinearity
CN103053140B (zh) 自适应型接收系统及自适应型收发系统
CN114697167B (zh) 数据通信设备的控制器和方法
US7606301B2 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
CN110417536B (zh) 相位检测方法及相位检测电路
JP6849903B2 (ja) 受信回路及び半導体集積回路
CN110719242A (zh) 均衡器调整装置、均衡器调整方法、接收器及收发系统
US12028192B2 (en) Symbol and timing recovery apparatus and related methods
US7263122B2 (en) Receiver based decision feedback equalization circuitry and techniques
EP1225720B1 (en) Clock synchronizing circuit
US20130107934A1 (en) Receiver Calibration Using Offset-Data Error Rates
US11469928B2 (en) Offset correction in high-speed serial link receivers
US11838156B2 (en) Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US7349508B2 (en) Method for reconstructing data clocked at a symbol rate from a distorted analog signal
CN118158037A (zh) 串行通信接收端电路、串并转换方法及芯片
JP2002511705A (ja) ディジタルシンボルシーケンスによって変調された搬送波の復調方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination