KR100253414B1 - 챠지펌프의 클럭구동회로 - Google Patents

챠지펌프의 클럭구동회로 Download PDF

Info

Publication number
KR100253414B1
KR100253414B1 KR1019980012879A KR19980012879A KR100253414B1 KR 100253414 B1 KR100253414 B1 KR 100253414B1 KR 1019980012879 A KR1019980012879 A KR 1019980012879A KR 19980012879 A KR19980012879 A KR 19980012879A KR 100253414 B1 KR100253414 B1 KR 100253414B1
Authority
KR
South Korea
Prior art keywords
gate
drain
source
clock
resistor
Prior art date
Application number
KR1019980012879A
Other languages
English (en)
Other versions
KR19990079963A (ko
Inventor
라경만
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980012879A priority Critical patent/KR100253414B1/ko
Publication of KR19990079963A publication Critical patent/KR19990079963A/ko
Application granted granted Critical
Publication of KR100253414B1 publication Critical patent/KR100253414B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 챠지펌프의 클럭구동회로에 관한 것으로, 종래에는 드라이버가 스위칭할 때 소비되는 누설전류가 커짐으로 인해 오동작이 발생할 수 있는 문제점이 있었다. 따라서, 본 발명은 서로 다른 두 클럭신호를 각기 입력받아 충방전시간을 조절하여 그에 따른 구동신호를 출력하는 제1,제2 드라이버와; 상기 제1,제2 드라이버의 구동신호를 입력받아 그에 따라 챠지를 펌핑하는 펌핑부로 구성함으로써 고전압,고전류가 필요한 플래시메모리장치에서 전력변환을 할 때 부수적으로 발생하는 누설전류를 줄임으로써 전체 전력소비를 줄일 뿐만 아니라 이 피크 누설전류로 인해 발생할 수 있는 여러 가지 부작용을 방지할 수 있는 효과가 있다.

Description

챠지펌프의 클럭구동회로
본 발명은 챠지펌프의 클럭구동회로에 관한 것으로, 특히 챠지 펌핑시에 불필요하게 소비되는 전류를 줄일 수 있도록 한 챠지펌프의 클럭구동회로에 관한 것이다.
일반적으로 챠지펌프에서 변한해야 할 전력이 매우 큰 경우, 즉 로드에서 소비하는 전류가 매우 큰 경우 펌핑을 위한 커패시터의 크기가 커질 수밖에 없다.
이에따라, 커패시터를 구동하는 클럭의 드라이버도 커지게 되는데, 출력전압이 올라가는 상태에서는 커패시터로 충방전되는 전류가 매우커서 드라이버로 흐르는 누설전류는 상대적으로 작지만 일단 출력전압이 안정되면 드라이버의 누설전류는 상대적으로 매우크게 나타난다.
만약, 출력에서 소비하는 전류양이 수~수십mA 정도가 되면 커패시터의 크기는 수백pF~수nF 정도가 되고 이 커패시터를 구동하는 드라이버 트랜지스터의 채널폭은 수백 μm 정도가 된다.
도1은 종래 챠지펌프의 클럭구동회로에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 서로 겹치지 않는 두 클럭신호(CK1),(CK2)를 각기 입력받아 그에 따른 제1,제2 구동신호(VA1),(VA2)를 출력하는 드라이버(10),(11)와; 상기 드라이버(10),(11)로부터 제1,제2 구동신호(VA1),(VA2)를 입력받아 그에 따라 펌핑동작을 수행하는 펌핑부(12)로 구성된다.
상기 펌핑부(12)는 전원전압(VCC)단과 출력(OUT)단 사이에 게이트와 드레인이 공통접속된 제1,제2 제3 엔모스트랜지스터(N0),(N1),(N2)를 직렬로 접속하고, 상기 제1,제2 엔모스트랜지스터(N0),(N1)의 접속점에 제1 구동신호(VA1)가 인가된 제1 커패시터(C1)를 접속하며, 상기 제2,제3 엔모스트랜지스터(N1),(N2)의 접속점에 제2 구동신호(VA2)가 인가된 제2 커패시터(C2)를 접속하고, 상기 제3 엔모스트랜지스터(N2)의 소스에 접지전압(VSS)이 인가된 제3 커패시터(CL)를 접속하여 구성된다.
도2는 상기 드라이버(10)의 구성을 보인 회로도이고, 이에 도시된 바와 같이 소스에 전원전압(VSS)이 인가되고 게이트에 제1 클럭신호(CK1)가 인가된 피모스트랜지스터(P11)의 드레인을 소스가 접지(VSS)되고 게이트에 제1 클럭신호(CK1)가 인가된 엔모스트랜지스터(N11)의 드레인에 접속하여 그 접속점에서 신호(VA1)를 발생하도록 구성되고, 드라이버(11)도 상기 드라이버(10)와 동일하게 구성되며, 이와같이 구성된 종래 장치의 동작을 도3의 타이밍도를 참조하여 설명한다.
먼저, 드라이버(10),(11)는 서로 겹치지 않는 도3의 (a),(b)와 같은 클럭신호(CK1),(CK2)를 각기 입력받아 도3의 (c)와 같은 제1,제2 구동신호(VA1),(VA2)를 펌핑부(12)에 인가하고, 이에 따라 상기 펌핑부(12)는 상기 제1,제2 드라이버(10),(11)의 제1,제2 구동신호(VA1),(VA2)에 의해 챠지를 펌핑하는 동작을 수행한다.
이를 회로적으로 설명하면, 제1,제2 드라이버(10),(11)는 서로 겹치지 않는 두 클럭(CK1),(CK2)이 입력되면 그에 따른 제1,제2 구동신호(VA1),(VA2)를 펌핑부(12)에 인가한다.
이에 따라, 상기 펌핑부(12)의 커패시터(C1),(C2)는 상기 제1,제2 구동신호(VA1),(VA2)에 의해 구동되는데, 단방향 스위치인 제1,제2,제3 엔모스트랜지스터(N0),(N1),(N2)를 통해 전하의 전달이 이루어져 출력신호(OUT)의 레벨은 상승된다.
이때, 도2를 참고하여 제1 드라이버(10)의 동작을 설명한다.
먼저, 전류(Ic)는 제1 커패시터(C1)를 충전할 때 흐르는 전류(Charging Current)를 나타내고 전류(Id)는 방전할 때 흐르는 전류(Discharging Current)를 나타내며, 전류(Is)는 드라이버(10)가 스위칭할 때 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)가 동시에 온되어 흐르는 전류(Short Circuit Current)를 나타낸다.
여기서, 상기 전류(Is)는 매우 짧은 시간동안 흐르는 피크전류의 형태로 도3의 (e)와 같이 나타나는데 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)가 작은 경우에는 상기 전류(Is)를 무시할 수 있지만 상기 피모스트랜지스터(P11) 및 엔모스트랜지스터(N11)가 매우 크면 무시할 수 없을 정도의 큰값이 되고, 이때 발생하는 피크전류(Is)는 노이즈의 근원으로 작용하여 같은 칩내의 다른 회로블록의 동작에도 영향을 미친다.
즉, 클럭(CK1)이 변화하면 제1 커패시터(C1)의 한쪽 단자의 전압(VA1)이 그에 따라 변화하고, 또한 드라이버(10)의 피모스트랜지스터(P11) 및 엔모스트랜지스터(N11)의 턴온저항과 제1 커패시터(C1)에 의해 지연을 갖는데, 만약 클럭(CK1)이 제1 드라이버(10)의 로직 문턱전압과 같으면 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)는 둘다 턴온되고 이때 전류(Is)는 최대값이 흐르며, 또한 제1 커패시터(C1)에 흐르는 충방전전류(Ic),(Id)는 도3의 (d)와 같이 펌핑부(12)의 출력전압(OUT)이 상승되는 도중인 초기에는 매우 크게 흐르는 반면 출력이 안정된 후에는 거의 흐르지 않는다.
그리고, 제2 드라이버(11)의 동작도 상기 제1 드라이버(10)의 동작과 동일하게 수행한다.
그러나, 상기와 같이 동작하는 종래 장치는 드라이버가 스위칭할 때 소비되는 누설전류가 커짐으로 인해 오동작이 발생할 수 있는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 챠지 펌핑시에 불필요하게 소비되는 누설전류를 줄일 수 있도록 한 챠지펌프의 클럭구동회로를 제공함에 그 목적이 있다.
도1은 종래 챠지펌프의 클럭구동회로에 대한 구성을 보인 회로도.
도2는 도1에 있어서, 드라이버의 구성을 보인 회로도.
도3은 도1에 있어서의 타이밍도.
도4는 본 발명 챠지펌프의 클럭구동회로에 대한 구성을 보인 회로도.
도5는 도4에 있어서의 타이밍도.
*도면의 주요부분에 대한 부호의 설명*
12:펌핑부 20,21:드라이버
상기와 같은 목적은 서로 다른 두 클럭신호를 각기 입력받아 충방전시간을 조절하여 그에 따른 제1,제2 구동신호를 출력하는 제1,제2 드라이버와; 상기 제1,제2 드라이버의 제1,제2 구동신호를 입력받아 그에 따라 챠지를 펌핑하는 펌핑부로 구성함을 특징으로 한다.
이하, 본 발명에 의한 챠지펌프의 클럭구동회로에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도4는 본 발명 챠지펌프의 클럭구동회로에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 서로 다른 두 클럭신호(CK1),(CK2)를 각기 입력받아 충방전시간을 조절하여 그에 따른 제1,제2 구동신호(VA3),(VA4)를 출력하는 제1,제2 드라이버(20),(21)와; 상기 제1,제2 드라이버(20),(21)의 제1,제2 구동신호(VA3),(VA4)를 입력받아 그에 따라 챠지를 펌핑하는 펌핑부(12)로 구성한다.
상기 제1 드라이버(20)는 소스가 접지되고 게이트에 클럭신호(CK1)가 인가된 제1 엔모스트랜지스터(N20)의 드레인에 제1 저항(Rp)의 일측을 접속하고, 상기 제1 저항(Rp)의 타측에 소스에 전원전압(VDD)이 인가되고 클럭신호(CK1)가 게이트에 인가된 제1 피모스트랜지스터(P20)의 드레인을 접속하며, 그 접속점을 소스에 전원전압(VDD)이 인가된 제2 피모스트랜지스터(P21)의 게이트에 접속하고, 소스가 접지되고 게이트에 클럭신호(CK1)가 인가된 제2 엔모스트랜지스터(N22)의 드레인에 제2 저항(Rn)의 일측을 접속하고, 상기 제2 저항(Rn)의 타측에 소스에 전원전압(VDD)이 인가되고 클럭신호(CK1)가 게이트에 인가된 제3 피모스트랜지스터(P22)의 드레인을 접속하며, 상기 제2 저항(Rn)과 상기 제2 엔모스트랜지스터(N22)의 접속점을 소스가 접지된 제3 엔모스트랜지스터(N21)의 게이트에 접속하고, 상기 제2 피모스트랜지스터(P21)의 드레인과 상기 제3 엔모스트랜지스터(N21)의 드레인을 공통접속하여 그 접속점에서 신호(VA3)가 발생하도록 구성하며, 제2 드라이버(21)의 구성도 상기 제1 드라이버(20)의 구성과 동일하고, 또한 펌핑부(12)의 구성도 종래와 동일하며, 이와같이 구성한 본 발명의 동작을 설명한다.
먼저, 제1,제2 드라이버(20),(21)는 도5의 (a),(b)와 같은 클럭신호(CK1),(CK2)를 입력받아 인에이블되어 충방전시간을 조절하여 그에 따라 도5의 (a)와 같은 제1,제2 구동신호(VA3),(VA4)를 펌핑부(12)에 인가하고, 이에따라 상기 펌핑부(12)는 상기 제1,제2 구동신호(VA3),(VA4)에 의해 챠지를 펌핑하는 동작을 수행한다.
이를 회로적으로 설명하면 제1,제2 드라이버(20),(21)의 피모스트랜지스터(P20,P22)와 엔모스트랜지스터(N20,N22)는 피모스트랜지스터(P21,P23) 및 엔모스트랜지스터(N21,N23)의 온/오프시간이 달라지도록 하여 동시에 턴온되는 시간을 최소로 만들어 스위칭 동작시에 발생하는 누설전류(Is)를 최소화하는데, 여기서, 상기 제1 드라이버(20)의 동작을 예를 들어 설명한다.
즉, 제1 드라이버(20)의 피모스트랜지스터(P20)와 엔모스트랜지스터(N20) 사이에 접속된 제1 저항(Rp)에 의해 출력신호(VPD)의 충전시간은 빠르게 되고 반면에 방전하는 시간은 느려지게 되고, 또한 피모스트랜지스터(P22)와 엔모스트랜지스터(N22) 사이에 접속된 제2 저항(Rn)에 의해 출력신호(VND)의 충전시간은 느려지게 되고 반면에 방전하는 시간은 빠르게 된다.
만약, 도5의 (a)와 같은 클럭신호(CK1)가 로우에서 하이로 천이되면 제1 드라이버(20)의 출력신호(VPD),(VND)는 도5의 (c),(d)와 같이 하이에서 로우로 천이된다.
이때, 출력신호(VPD)는 천천히 로우가 되는 반면에 출력신호(VND)는 빠르게 로우가 되므로 피모스트랜지스터(P21)는 천천히 턴온되고, 엔모스트랜지스터(N21)는 도5의 (a)와 같은 클럭신호(CK1)가 천이되면 바로 오프된다.
이에 따라, 피모스트랜지스터(P21)가 충분히 온되기 이전에 엔모스트랜지스터(N21)는 이미 오프되었기 때문에 상기 피모스트랜지스터(P21)와 엔모스트랜지스터(N21)가 동시에 턴온되는 경우가 발생하지 않으므로 누설전류(Is)는 도5의 (g)와 같이 현저히 줄어드는데, 이때 피모스트랜지스터(P20) 및 엔모스트랜지스터(N20)는 동작전류가 흐르기 때문에 제1 드라이버(20) 전체의 누설전류(Is)가 완전히 제거되지는 않지만 종래기술보다는 현저히 줄어들고, 또한 제1 커패시터(C1)의 용량크기가 커져 상기 제1 드라이버(20)의 크기가 커지면 누설전류(Is)가 거의 흐르지 않는다.
만약, 도5의 (a)와 같은 클럭신호(CK1)가 하이에서 로우로 천이되면, 상기 제1 드라이버(20)의 피모스트랜지스터(P21)에 인가되는 신호(VPD)는 빠르게 충전되고 반면에 엔모스트랜지스터(N21)에 인가되는 신호(VND)는 천천히 충전되므로,상기 피모스트랜지스터(P21)는 빠르게 오프되고 엔모스트랜지스터(N21)는 천천히 온되기 때문에 상기 피모스트랜지스터(P21)와 엔모스트랜지스터(N21)가 동시에 온되는 경우를 방지한다.
제2 드라이버(21)의 경우에도 상기 제1 드라이버(20)와 동일하게 동작하며, 도5는 시간에 대한 드라이버(20),(21)의 출력전압(VA)과 전류(Is)를 나타낸 것으로, 초기에는 종래와 마찬가지로 커패시터(C)에 충방전되는 전류(Ic,Id)가 주류를 이루기 때문에 드라이버(20),(21)로 흐르는 전체전류(I)는 도5의 (f)와 같은 전류(Ic,Id)에 의해 결정하는데 출력(VA)이 안정되면 도5의 (g)와 같은 누설전류(Is)에 의해 전체전류(I)가 결정되는 데 도5의 (h)와 같이 상기 누설전류(Is)가 작아졌기 때문에 전체전류(I)도 매우 작아진다.
이상에서 상세히 설명한 바와같이 본 발명은 고전압,고전류가 필요한 플래시메모리장치에서 전력변환을 할 때 부수적으로 발생하는 누설전류를 줄임으로써 전체 전력소비를 줄일 뿐만 아니라 이 피크 누설전류로 인해 발생할 수 있는 여러 가지 부작용을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 서로 다른 두 클럭신호를 각기 입력받아 충방전시간을 조절하여 그에 따른 제1,제2 구동신호를 출력하는 제1,제2 드라이버와; 상기 제1,제2 드라이버의 제1,제2 구동신호를 입력받아 그에 따라 챠지를 펌핑하는 펌핑부로 구성한 것을 특징으로 하는 챠지펌프의 클럭구동회로.
  2. 제 1 항에 있어서, 드라이버는 소스가 접지되고 게이트에 클럭신호가 인가된 제1 엔모스트랜지스터의 드레인에 제1 저항의 일측을 접속하고, 상기 제1 저항의 타측을 소스에 전원전압이 인가되고 클럭신호가 게이트에 인가된 제2 피모스트랜지스터의 드레인에 접속하며, 그 접속점에서 발생한 제1 신호를 소스에 전원전압이 인가된 제2 피모스트랜지스터의 게이트에 인가하고, 게이트에 클럭신호가 인가되고 전원전압이 소스에 인가된 제3 피모스트랜지스터의 드레인에 제2 저항의 일측을 접속하고, 상기 제2 저항의 타측을 소스에 접지전압이 인가되고 클럭신호가 게이트에 인가된 제2 엔모스트랜지스터의 드레인에 접속하며, 그 접속점에서 발생한 제2 신호를 소스에 접지전압이 인가된 제3 엔모스트랜지스터의 게이트에 인가하고, 상기 제2 피모스트랜지스터의 드레인과 상기 제3 엔모스트랜지스터의 드레인을 공통접속하여 그 접속점에서 출력신호가 발생하도록 구성한 것을 특징으로 하는 챠지펌프의 클럭구동회로.
  3. 제 2 항에 있어서, 제1 저항은 제1 신호가 충전되는 시간을 빠르게 하고 방전되는 시간은 느리게 하는 것을 특징으로 하는 챠지펌프의 클럭구동회로.
  4. 제 2 항에 있어서, 제2 저항은 제2 신호가 충전되는 시간을 느리게 하고 방전되는 시간은 빠르게 하는 것을 특징으로 하는 챠지펌프의 클럭구동회로.
KR1019980012879A 1998-04-10 1998-04-10 챠지펌프의 클럭구동회로 KR100253414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012879A KR100253414B1 (ko) 1998-04-10 1998-04-10 챠지펌프의 클럭구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012879A KR100253414B1 (ko) 1998-04-10 1998-04-10 챠지펌프의 클럭구동회로

Publications (2)

Publication Number Publication Date
KR19990079963A KR19990079963A (ko) 1999-11-05
KR100253414B1 true KR100253414B1 (ko) 2000-05-01

Family

ID=19536108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012879A KR100253414B1 (ko) 1998-04-10 1998-04-10 챠지펌프의 클럭구동회로

Country Status (1)

Country Link
KR (1) KR100253414B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578377B (en) * 2000-05-10 2004-03-01 Sanyo Electric Co Charge-pump circuit and method for controlling the same
JP2003111386A (ja) * 2001-09-26 2003-04-11 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータの制御方法

Also Published As

Publication number Publication date
KR19990079963A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
EP0212584B1 (en) Output circuit device with stabilized potential
US4972101A (en) Noise reduction in CMOS driver using capacitor discharge to generate a control voltage
KR100224138B1 (ko) 출력 버퍼 회로
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US7427882B2 (en) Method and apparatus for switching on a voltage supply of a semiconductor circuit and corresponding semiconductor circuit
JPH11308088A (ja) 出力バッファ回路
US5656960A (en) Controlled slope output buffer
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US20040257111A1 (en) Level converting circuit efficiently increasing an amplitude of a small-amplitude signal
US6559676B1 (en) Output buffer circuit
US5489859A (en) CMOS output circuit with high speed high impedance mode
US4963774A (en) Intermediate potential setting circuit
US7816969B2 (en) Level shifter circuit
US20080174358A1 (en) Control circuit of P-type power transistor
KR0145851B1 (ko) 반도체 메모리 장치의 전압 변환회로
US6982577B2 (en) Power-on reset circuit
US20040189345A1 (en) Mixed-voltage I/O design with novel floating N-well and gate-tracking circuits
KR100253414B1 (ko) 챠지펌프의 클럭구동회로
EP0996226B1 (en) Voltage comparator
KR100295053B1 (ko) 부하적응형저잡음출력버퍼
US6489815B2 (en) Low-noise buffer circuit that suppresses current variation
KR100510531B1 (ko) 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로
KR100191880B1 (ko) 거닝 트랜시버 논리의 출력 회로
US5254890A (en) Ground bouncing reducing circuit and method
KR100410556B1 (ko) 노이즈를 줄이기 위한 반도체 소자의 입/출력 드라이버의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980410

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980410

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991210

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000124

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20101224

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee