KR100250806B1 - Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof - Google Patents

Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof Download PDF

Info

Publication number
KR100250806B1
KR100250806B1 KR1019970009096A KR19970009096A KR100250806B1 KR 100250806 B1 KR100250806 B1 KR 100250806B1 KR 1019970009096 A KR1019970009096 A KR 1019970009096A KR 19970009096 A KR19970009096 A KR 19970009096A KR 100250806 B1 KR100250806 B1 KR 100250806B1
Authority
KR
South Korea
Prior art keywords
oxide film
insulator
eeprom
flash memory
plasma
Prior art date
Application number
KR1019970009096A
Other languages
Korean (ko)
Other versions
KR19980073675A (en
Inventor
한철희
이내인
허성회
이진우
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019970009096A priority Critical patent/KR100250806B1/en
Publication of KR19980073675A publication Critical patent/KR19980073675A/en
Priority to US09/535,156 priority patent/US6461984B1/en
Application granted granted Critical
Publication of KR100250806B1 publication Critical patent/KR100250806B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

PURPOSE: An EEPROM(Electrically Erasable Programmable Read Only Memory) and a flash memory using N2O plasma oxide layer as an insulator and a method for manufacturing the same are provided to form a memory cell by using a triple structure of the N2O plasma oxide layer/a nitride layer/an oxide layer. CONSTITUTION: A source/drain region(2) is formed on a predetermined region of a silicon substrate(1). A thermal oxide layer or a gate oxide layer(3) is formed on the source/drain region(2). A floating gate(4), an insulator(5), and a control gate(6) are formed on the thermal oxide layer or the gate oxide layer(3). The insulator(5) is formed with a single layer. The single layer of the insulator(5) is formed with a plasma oxide layer. The single layer of the insulator(5) is formed with an N2O plasma oxide layer. The single layer of the insulator(5) is formed with a triple structure of the N2O plasma oxide layer/a nitride layer/an oxide layer.

Description

절연체로 N2O 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법EEPROM and Flash Memory Using N2O Plasma Oxide as Insulator and Manufacturing Method Thereof

본 발명은 절연체로 N2O 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법에 관한 것이다.The present invention relates to an EEPROM and flash memory using an N 2 O plasma oxide film as an insulator and a method of manufacturing the same.

고밀도의 플래시 메모리(flash memory) 및 EEPROM(Electrically Erasable Programmable Read Only Memory)은 메모리 셀(memory cell)의 게이트 산화막 또는 터널 산화막(tunnel oxide)을 통해 실리콘 기판으로부터 플로팅 게이트(floating gate)로 전자를 주입하고(injection) 빼주는(ejection) 동작에 의한 문턱전압(threshold voltage)의 차이를 이용한 비휘발성 소자이다.High density flash memory and electrically erasable programmable read only memory (EEPROM) inject electrons from the silicon substrate into the floating gate through the gate oxide or tunnel oxide of the memory cell. And a nonvolatile device using a difference in threshold voltage due to an injection and an ejection operation.

이러한 메모리 소자는 쓰기(read) 동작을 하는 동안에는 플로팅 게이트로 주입된 전자의 수가 일정하게 유지되어야 한다. 그러나 게이트 산화막 및 플로팅 게이트와 컨트롤 게이트 사이의 절연체(interpoly dielectric)의 막질(膜質)이 열화(劣化)되면 누설전류가 발생하여 전자의 수가 감소하고, 이는 문턱전압(threshold voltage)의 변화를 가져와 소자가 오동작을 하게 되는 원인이 된다. 따라서 메모리 셀의 성능을 향상시키기 위해서는 절연체의 신뢰성을 향상시켜야 한다.Such a memory device must maintain a constant number of electrons injected into the floating gate during a read operation. However, when the film quality of the gate oxide film and the interpoly dielectric between the floating gate and the control gate deteriorates, a leakage current occurs and the number of electrons decreases, which causes a change in the threshold voltage. May cause malfunction. Therefore, in order to improve the performance of the memory cell, it is necessary to improve the reliability of the insulator.

그러나 절연체로서 열산화막을 사용한 EEPROM 및 플래시 메모리는 도 1에 나타난 바와 같이 누설전류특성이 단결정 실리콘 위에 형성된 열산화막에 비해 아주 열악하여 계속 사용하는 것이 곤란하고, 절연체의 신뢰성을 향상시키기 위하여 도 2에 나타낸 바와 같이 산화막/질화막/산화막(oxide/nitride/oxide)의 3중 층(triple layer) 구조를 많이 사용하고 있다.However, as shown in FIG. 1, the EEPROM and the flash memory using the thermal oxide film as the insulator have a very poor leakage current characteristic compared to the thermal oxide film formed on the single crystal silicon, and thus it is difficult to continue using it. As shown, a triple layer structure of oxide film / nitride film / oxide is used.

그러나 이 구조는 공정이 복잡하고, 산화막 두께로 환산하였을 경우 약 13nm 이하의 박막으로 성층시키기 어려우며, 900℃ 정도의 고온 공정 및 질화막의 스트레스(stress)로 인한 게이트 산화막의 열화 등의 문제점이 있다.However, this structure has a complicated process, and when converted into oxide film thickness, it is difficult to form a thin film of about 13 nm or less, and there are problems such as deterioration of the gate oxide film due to a high temperature process of about 900 ° C. and stress of the nitride film.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 절연체로 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide an EEPROM and a flash memory using a plasma oxide film as an insulator.

본 발명의 다른 목적은 도핑된 다결정 실리콘의 플로팅 게이트 위에 형성된 산화막의 누설전류 특성이 단결정 실리콘 위에 형성된 열산화막과 유사하고, 스트레스(stress)가 적으며 저온 공정이 가능한 산화막 형성방법을 제시하여 산화막/질화막/산화막(oxide/nitride/oxide)의 3중 층 구조로 된 절연체를 단층(single layer)의 산화막으로 하는 메모리 셀의 제조방법을 제공하는 것이다.Another object of the present invention is to provide an oxide film formation method which is similar to a thermal oxide film formed on a floating gate of a doped polycrystalline silicon, similar to a thermal oxide film formed on a single crystal silicon, and has a low stress and low temperature process. The present invention provides a method for manufacturing a memory cell in which an insulator having a triple layer structure of a nitride film / oxide film is used as an oxide film of a single layer.

본 발명의 또 다른 목적은 산화막/질화막/산화막의 3중 충 구조로 된 절연체의 첫 번째 산화막을 안정되게 형성하는 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a manufacturing method for stably forming a first oxide film of an insulator having a triple filling structure of an oxide film / nitride film / oxide film.

이때, 상기 절연체로 사용되는 프라즈마 산화막은 N2O 플라즈마 산화막인 것이 가장 바람직한다.In this case, the plasma oxide film used as the insulator is most preferably an N 2 O plasma oxide film.

도 1은 종래의 EEPROM 및 플래시 메모리 셀의 단결정 실리콘 기판과 도핑된 다결정 실리콘 플로팅 게이트 위에 열산화된 산화막의 전류밀도-전계 특성도1 is a current density-field characteristic diagram of an oxide film thermally oxidized on a single crystal silicon substrate and a doped polycrystalline silicon floating gate of a conventional EEPROM and flash memory cell.

도 2는 종래의 EEPROM 및 플래시 메모리 셀을 비트 라인 방향으로 절단한 단면도2 is a cross-sectional view of a conventional EEPROM and flash memory cell cut in the bit line direction.

도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 절연체로 N2O 플라즈마 산화막을 갖는 EEPROM 및 플래시 메모리 셀의 제조공정도3A to 3C are manufacturing process diagrams of an EEPROM and a flash memory cell having an N 2 O plasma oxide film as an insulator according to an embodiment of the present invention.

도 4는 도핑된 다결정 실리콘 플로팅 게이트 위에 본 발명에 의한 ECR N2O 플라즈마로 형성된 산화막의 전류밀도-전계 특성도4 is a current density-field characteristic diagram of an oxide film formed of an ECR N 2 O plasma according to the present invention on a doped polycrystalline silicon floating gate.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : 단결정 실리콘 기판 2 : 소스/드레인 영역1: monocrystalline silicon substrate 2: source / drain region

3 : 게이트 산화막 또는 터널 산화막 4 : 플로팅 게이트3: gate oxide film or tunnel oxide film 4: floating gate

5 : 절연체 6 : 컨트롤 게이트5: insulator 6: control gate

EEPROM 및 플래시 메모리 셀의 구조는 도 2에 나타나 있는 비트 라인 방향으로 절단한 단면도에서와 같이 실리콘 기판(1)과; 상기 실리콘 기판(1)의 양쪽에 형성되는 소스/드레인(source/drain) 영역(2)과; 상기 소스/드레인 영역(2) 위에 형성되는 게이트 산화막 또는 터널 산화막(3)과; 상기 게이트 산화막 또는 터널 산화막(3) 위에 형성되는 플로팅 게이트(floating gate : 4), 절연체(interpoly dielectric : 5) 및 컨트롤 게이트(control gate : 6)로 이루어진다.The structure of the EEPROM and the flash memory cell includes the silicon substrate 1 as shown in the cross section taken in the bit line direction shown in Fig. 2; Source / drain regions (2) formed on both sides of the silicon substrate (1); A gate oxide film or tunnel oxide film 3 formed on the source / drain region 2; A floating gate 4, an interpoly dielectric 5, and a control gate 6 formed on the gate oxide or tunnel oxide 3 are formed.

이하, 상기와 같은 구조의 EEPROM 및 플래시 메모리의 제조방법에 대하여 첨부도면을 참조하여 절연체 제작을 중심으로 설명한다.Hereinafter, a method of manufacturing an EEPROM and a flash memory having the above structure will be described with reference to the accompanying drawings, focusing on insulator fabrication.

＜실시예 1＞<Example 1>

본 발명에 의한 플라즈마 산화막(poly oxide)을 절연체로 갖는 EEPROM 및 플래시 메모리 셀은 다음과 같이 제작하였다(도 3a 내지 도 3c 참조).EEPROM and flash memory cells having a plasma oxide (poly oxide) as an insulator according to the present invention was fabricated as follows (see Figs. 3a to 3c).

먼저, 도 3a와 같이 실리콘 기판(1)상에 메모리 셀을 형성하기 위하여 게이트 산화막 또는 터널 산화막(3)을 형성한 다음 플로팅 게이트(4)로 도핑된 다결정 실리콘(poly-Si)을 형성하였다(공정 1).First, as shown in FIG. 3A, a gate oxide film or a tunnel oxide film 3 is formed to form a memory cell on the silicon substrate 1, and then poly-Si doped with the floating gate 4 is formed ( Process 1).

이어서, 상기 결과물 위에 도 3b와 같이 절연체(5)를 형성한 다음, 컨트롤 게이트(6)로 도핑된 다결정 실리콘을 형성하였다(공정 2).Subsequently, an insulator 5 was formed on the resultant as shown in FIG. 3B, and then polycrystalline silicon doped with the control gate 6 was formed (step 2).

상기 절연체(5)는 산화막/질화막/산화막의 3중 층 구조로 형성하였다. 이를 상세하게 설명하면, 먼저 ICP(Inductively Coupled Plasma), ECR (Electron Cyclotron Resonance) 및 Helicon 등의 고밀도 플라즈마 발생장치를 이용하여 산소 분위기 또는 NO 가스 및 N2O가스와 같은 질소원자를 포함한 가스 분위기에서 N2O 플라즈마 산화막을 형성한 다음, 질화막을 LPCVD(Low Pressure CVD)를 사용하여 SiH4/NH3분위기에서 형성하고, 마지막 층의 산화막을 산소 분위기 또는 NO 가스 분위기 및 N2O 가스 분위기에서 열산화에 의해 형성함으로써 N2O 플라즈마 산화막/질화막/산화막의 3중 층의 절연체를 형성하였다.The insulator 5 was formed in a triple layer structure of oxide film / nitride film / oxide film. In detail, first, using a high-density plasma generator such as Inductively Coupled Plasma (ICP), Electron Cyclotron Resonance (ECR), and Helicon, an oxygen atmosphere or a gas atmosphere containing nitrogen atoms such as NO gas and N 2 O gas is used. After the N 2 O plasma oxide film was formed, the nitride film was formed in a SiH 4 / NH 3 atmosphere using LPCVD (Low Pressure CVD), and the oxide layer of the last layer was heated in an oxygen atmosphere or an NO gas atmosphere and an N 2 O gas atmosphere. By forming by oxidation, an insulator of triple layers of N 2 O plasma oxide film / nitride film / oxide film was formed.

계속하여 사진 및 식각 방법을 이용하여 컨트롤 게이트(6), 절연체(5) 및 플로팅 게이트(4)를 순차적으로 식각하여 게이트를 형성하였다(공정 3).Subsequently, the control gate 6, the insulator 5, and the floating gate 4 were sequentially etched using a photograph and an etching method to form a gate (step 3).

이어서, 이온주입 방법을 사용하여 소스/드레인 영역(2)을 형성하여 도 3c와 같은 구조의 메모리 셀을 제조하였다(공정4).Subsequently, the source / drain regions 2 were formed using an ion implantation method to fabricate a memory cell having a structure as shown in FIG. 3C (step 4).

＜실시예 2＞<Example 2>

EEPROM 및 플래시 메모리 셀의 절연체로 산화막(polyoxide)을 ECR(Electron Cyclotron Resonance) 플라즈마 등을 사용하여 N2O(산화이질소) 분위기에서 플라즈마 산화법에 의해 형성하면, 누설전류 특성이 단결정 실리콘 위에 형성된 열산화막과 유사하여 산화막/질화막/산화막(oxide/nitride/oxide)의 3중 층 구조를 단층(single layer)의 산화막으로 제조할 수 있다.When an oxide film (polyoxide) is formed by plasma oxidation in an N 2 O (dinitrogen oxide) atmosphere using an ECR (Electron Cyclotron Resonance) plasma or the like as an insulator of an EEPROM and a flash memory cell, a leakage current characteristic is a thermal oxide film formed on single crystal silicon. Similarly, a triple layer structure of an oxide film / nitride film / oxide can be manufactured as a single layer oxide film.

본 실시예서의 절연체는 실시예 1에서 설명한 3중 층 구조의 절연체의 첫 번째 산화막과 같이 플라즈마 산화법에 의해 ICP, ECR 및 Helicon 등의 고밀도 플라즈마 발생장치를 이용하여 산소 분위기 또는 NO 가스 및 N2O가스와 같은 질소원자를 포함한 가스 분위기에서 단층의 N2O 플라즈마 산화막으로 형성하였다.The insulator of this embodiment is formed by using a high-density plasma generator such as ICP, ECR, and Helicon by the plasma oxidation method, as in the first oxide film of the insulator of the triple layer structure described in Example 1, using an oxygen atmosphere or NO gas and N 2 O. It was formed as a single layer N 2 O plasma oxide film in a gas atmosphere containing nitrogen atoms such as gas.

또한 본 실시예의 단층의 산화막을 절연체로 갖는 EEPROM 및 플래시 메모리 셀을 절연체 형성 공정을 제외한 나머지 공정은 실시예 1과 동일한 공정을 거쳐 제작하였다.In addition, EEPROM and a flash memory cell having a single layer of an oxide film as an insulator of this embodiment except for the insulator forming step were fabricated through the same process as in Example 1.

본 실시예에 의해 제조되는 EEPROM 및 플래시 메모리 셀의 절연체를 이루는 산화막은 ECR 플라즈마 등을 사용하여 N2O 분위기에서 플라즈마 산화법에 의해 형성되므로 산화막과 도핑된 플로팅 게이트의 계면 거칠기가 작아서 누설전류 특성이 단결정 실리콘 위에 형성된 열산화막과 유사할 정도로 우수하다(도 4 참조).Since the oxide film forming the insulator of the EEPROM and the flash memory cell manufactured by the present embodiment is formed by plasma oxidation in an N 2 O atmosphere using an ECR plasma or the like, the interfacial roughness of the oxide film and the doped floating gate is small and thus leakage current characteristics are reduced. It is excellent enough to be similar to the thermal oxide film formed on the single crystal silicon (see Fig. 4).

상술한 바와 같이 본 발명은 EEPROM 및 플래시 메모리 셀의 산화막/질화막/산화막의 3중 층 구조를 갖는 절연체의 첫 번째 산화막을 저온 공정이 가능한 플라즈마 산화법을 이용하여 안정되게 형성함으로써 절연체의 신뢰성을 향상시킬 수 있다.As described above, the present invention can improve the reliability of the insulator by stably forming the first oxide film of the insulator having the triple layer structure of the oxide film / nitride film / oxide film of the EEPROM and the flash memory cell using a plasma oxidation method capable of low temperature process. Can be.

또한 산화막/질화막/산화막의 3중 층 구조를 갖는 절연체를 단층의 N20 플라즈마 산화막으로 형성할 수도 있어 EEPROM 및 플래시 메모리 셀의 제조공정을 단순화시킬 수 있다.In addition, an insulator having a triple layer structure of an oxide film, a nitride film, and an oxide film may be formed of a single layer N 2 0 plasma oxide film, thereby simplifying the manufacturing process of the EEPROM and the flash memory cell.

본 발명은 특허청구 범위에 기재되어 있는 바와 같이 절연체로 N2O 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법의 일 실시예에 관해서만 설명하였으나, 이에 한정하지 아니하며 당업자라면 여러 가지로 그 응용과 변형이 가능할 것이다.The present invention has been described with reference to only one embodiment of an EEPROM and flash memory using a N 2 O plasma oxide film as an insulator and a method of manufacturing the same, as described in the claims, but is not limited to this and various applications thereof And variations will be possible.

Claims (11)

실리콘 기판(1)상에서 소정의 영역을 사이에 두고 양쪽에 각각 소스/드레인 영역(2)이 형성되어 있고, 상기 소스/드레인 영역(2)위에 열산화막 또는 게이트 산화막(3)이 형성되며, 상기 열산화막 또는 게이트 산화막(3) 위에 형성되는 플로팅 게이트(4)와 절연체(5) 및 컨트롤 게이트(6)를 포함하여 이루어지는 EEPROM 및 플래시 메모리에 있어서, 상기 절연체(5)가 단층의 산화막으로 형성되는 것을 특징으로 하는 EEPROM 및 플래시 메모리.Source / drain regions 2 are formed on both sides of the silicon substrate 1 with predetermined regions interposed therebetween, and thermal oxide or gate oxide layers 3 are formed on the source / drain regions 2. In the EEPROM and flash memory including the floating gate 4 and the insulator 5 and the control gate 6 formed on the thermal oxide film or the gate oxide film 3, the insulator 5 is formed of a single layer oxide film. EEPROM and flash memory characterized in that. 제 1항에 있어서, 상기 절연체(5)를 이루는 단층의 산화막이 플라즈마 산화막인 것을 특징으로 하는 EEPROM 및 플래시 메모리.The EEPROM and flash memory according to claim 1, wherein the single layer oxide film forming the insulator (5) is a plasma oxide film. 제 2항에 있어서, 상기 절연체(5)를 N2O 플라즈마 산화막으로 단층의 산화막을 형성하는 것을 특징으로 하는 EEPROM 및 플래시 메모리.3. The EEPROM and flash memory according to claim 2, wherein the insulator (5) is formed of an N 2 O plasma oxide film. 제 1항에 있어서, 상기 절연체(5)가 N20 플라즈마 산화막/질화막/산화막의 3중 층 구조를 이루는 것을 특징으로 하는 EEPROM 및 플래시 메모리.The EEPROM and flash memory according to claim 1, wherein said insulator (5) forms a triple layer structure of N 2 O plasma oxide film / nitride film / oxide film. 실리콘 기판(1) 상에 메모리 셀을 형성하기 위하여 열산화막 또는 게이트 산화막(3)을 형성한 다음 플로팅 게이트(4)로 도핑된 다결정 실리콘을 형성하는 제 1공정과; 상기 제 1공정의 결과물 위에 산화막/질화막/산화막의 3중 층 또는 단층의 산화막 구조를 갖는 절연체(5)를 형성한 다음 컨트롤 게이트(6)로 도핑된 다결정 실리콘을 형성하는 제 2공정과; 사진 및 식각 방법을 이용하여 컨트롤 게이트(6), 절연체(5) 및 플로팅 게이트(4)를 순차적으로 식각하여 게이트를 형성하는 제 3공정; 및 이온주입 방법을 사용하여 소스/드레인영역(2)을 형성하는 제 4공정을 포함하여 이루어지는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.A first step of forming a thermal oxide film or a gate oxide film 3 to form a memory cell on the silicon substrate 1 and then forming polycrystalline silicon doped with the floating gate 4; A second step of forming an insulator (5) having a three-layer or single-layer oxide structure of an oxide film / nitride film / oxide film on the resultant of the first step, and then forming polycrystalline silicon doped with a control gate (6); A third step of forming a gate by sequentially etching the control gate 6, the insulator 5, and the floating gate 4 using a photo and an etching method; And a fourth step of forming a source / drain region (2) using an ion implantation method. 제 5항에 있어서, 상기 제 2공정에서 절연체(5)를 산화막/질화막/산화막의 3중 층 구조로 형성하는 경우, 그 첫 번째 산화막을 플라즈마 산화법에 의해 형성하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.6. The EEPROM and flash memory according to claim 5, wherein when the insulator (5) is formed in a triple layer structure of an oxide film / nitride film / oxide film in the second step, the first oxide film is formed by a plasma oxidation method. Manufacturing method. 제 5항에 있어서, 상기 제 2공정에서 절연체(5)를 산화막/질화막/산화막의 3중 층 구조로 형성하는 경우, 질화막을 LPCVD를 사용하여 SiH4/NH3분위기에서 형성하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.The method of claim 5, wherein in the second step, when the insulator 5 is formed in a triple layer structure of an oxide film / nitride film / oxide film, the nitride film is formed in a SiH 4 / NH 3 atmosphere by using LPCVD. Method of manufacturing EEPROM and flash memory. 제 5항에 있어서, 상기 제 2공정에서 절연체(5)를 산화막/질화막/산화막의 3중 층 구조로 형성하는 경우, 마지막 층의 산화막을 산소 분위기 또는 NO 가스 분위기 및 N2O 가스 분위기에서 열산화에 의해서 형성하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.6. The method of claim 5, wherein in the second step, when the insulator 5 is formed in a triple layer structure of an oxide film / nitride film / oxide film, the oxide film of the last layer is heated in an oxygen atmosphere, a NO gas atmosphere, and an N 2 O gas atmosphere. A method of manufacturing an EEPROM and a flash memory, characterized in that it is formed by oxidation. 제 5항에 있어서, 상기 제 2공정에서 절연체(5)를 단층의 산화막 구조로 형성하는 경우, 플라즈마 산화법에 의해 단층의 산화막을 형성하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.6. The method for manufacturing an EEPROM and a flash memory according to claim 5, wherein when the insulator (5) is formed in a single layer oxide film structure in the second step, a single layer oxide film is formed by a plasma oxidation method. 제 6항 또는 제 9항에 있어서, 상기 산화막을 형성하기 위한 플라즈마 산화를 ICP, ECR, 또는 Helicon 등의 고밀도 플라즈마 발생장치를 이용하여 수행하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.10. The method for manufacturing an EEPROM and a flash memory according to claim 6 or 9, wherein plasma oxidation for forming the oxide film is performed by using a high density plasma generator such as ICP, ECR, or Helicon. 제 10항에 있어서, 상기 고밀도 플라즈마 발생장치를 이용한 플라즈마 산화를 산소 분위기 또는 NO 가스 및 N2O가스와 같은 질소원자를 포함한 가스 분위기에서 수행하는 것을 특징으로 하는 EEPROM 및 플래시 메모리 의 제조방법.The method of claim 10, wherein the plasma oxidation using the high density plasma generator is performed in an oxygen atmosphere or a gas atmosphere containing nitrogen atoms such as NO gas and N 2 O gas.
KR1019970009096A 1997-03-18 1997-03-18 Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof KR100250806B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970009096A KR100250806B1 (en) 1997-03-18 1997-03-18 Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof
US09/535,156 US6461984B1 (en) 1997-03-18 2000-03-24 Semiconductor device using N2O plasma oxide and a method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970009096A KR100250806B1 (en) 1997-03-18 1997-03-18 Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19980073675A KR19980073675A (en) 1998-11-05
KR100250806B1 true KR100250806B1 (en) 2000-04-01

Family

ID=19499980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009096A KR100250806B1 (en) 1997-03-18 1997-03-18 Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100250806B1 (en)

Also Published As

Publication number Publication date
KR19980073675A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
US5557122A (en) Semiconductor electrode having improved grain structure and oxide growth properties
US6489649B2 (en) Semiconductor device having nonvolatile memory and method of manufacturing thereof
US20080073691A1 (en) Semiconductor device and method of manufacturing same
US6046086A (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6103576A (en) Dielectric layer of a memory cell having a stacked oxide sidewall and method of fabricating same
KR20050118487A (en) Method of manufacturing flash memory device
EP0195902B1 (en) Dual electron injection structure and process with self-limiting oxidation barrier
US6461984B1 (en) Semiconductor device using N2O plasma oxide and a method of fabricating the same
US7157332B2 (en) Method for manufacturing flash memory cell
KR20030001222A (en) Semiconductor device and method for fabricating the same
US7829936B2 (en) Split charge storage node inner spacer process
KR100250806B1 (en) Eeprom using n2o plasma oxide film, flash memory and manufacturing method thereof
KR20040018954A (en) Semiconductor device and manufacturing method of semiconductor device
KR20050069130A (en) Method for fabricating of non-volatile memory device
KR20050064233A (en) Non-volatile memory device of sonos structure and method for fabrication of the same
KR100665396B1 (en) Method of manufacturing a flash memory device
US6448138B1 (en) Nonvolatile floating-gate memory devices, and process of fabrication
KR100216978B1 (en) Eeprom and flash memory using a polysilicon thin film and manufacturing method thereof
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
KR100620062B1 (en) Fabricating method of non volatile memory device
KR100481869B1 (en) Method of forming sonos memory cells
JP2003188288A (en) Non-volatile semiconductor memory device and manufacturing method thereof
KR20020079380A (en) Non-volatile semiconductor memory device and method for producing the same
US6858496B1 (en) Oxidizing pretreatment of ONO layer for flash memory
KR100274352B1 (en) Method of manufacturing a flash memory cell

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051213

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee