KR100250748B1 - Method for fabricating a stacked capacitor of semiconductor device - Google Patents

Method for fabricating a stacked capacitor of semiconductor device Download PDF

Info

Publication number
KR100250748B1
KR100250748B1 KR1019930009761A KR930009761A KR100250748B1 KR 100250748 B1 KR100250748 B1 KR 100250748B1 KR 1019930009761 A KR1019930009761 A KR 1019930009761A KR 930009761 A KR930009761 A KR 930009761A KR 100250748 B1 KR100250748 B1 KR 100250748B1
Authority
KR
South Korea
Prior art keywords
oxide film
charge storage
photoresist
transition metal
layer
Prior art date
Application number
KR1019930009761A
Other languages
Korean (ko)
Other versions
KR950002043A (en
Inventor
박상훈
현연웅
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930009761A priority Critical patent/KR100250748B1/en
Publication of KR950002043A publication Critical patent/KR950002043A/en
Application granted granted Critical
Publication of KR100250748B1 publication Critical patent/KR100250748B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

PURPOSE: A method for forming a stack capacitor of a semiconductor device is provided to improve the reliability of a semiconductor device by using a transition metal layer as an etching stop layer. CONSTITUTION: A field oxide layer(2), a gate oxide layer, a gate electrode, an insulating layer, a dopant ion implantation region(6), and a spacer oxide layer are formed sequentially on a silicon substrate(1). A transition metal layer and an oxide layer are deposited on an upper portion of the whole structure. A silicide(23) is formed on an upper portion of the gate electrode and an upper portion of the ion implantation region(6). The first photoresist is applied on an upper portion of the oxide layer. An exposed portion of the oxide layer is removed by a photo-etching method. The first photoresist and the exposed transition metal layer are removed. The first charge storage electrode(25) is formed by depositing a doped polysilicon. A CVD oxide layer is deposited on the upper portion of the whole structure. The first charge storage electrode(25) is exposed by etching partially the CVD oxide layer. The polysilicon(27) for the second charge storage is deposited thereon. The second photoresist is formed on a groove portion. The second charge storage electrode is formed by etching the exposed polysilicon(27). The second photoresist is removed. A dielectric layer(29) is formed on the first charge storage electrode(25) and the second charge storage electrode, the silicide(23), and the transition metal layer. A plate electrode(30) is formed thereon.

Description

반도체 소자의 스택 캐패시터 형성방법Stack capacitor formation method of semiconductor device

제1a도 내지 제1d도는 종래의 기술에 의한 반도체 소자의 스택 캐패시터를 형성하는 단계를 나타낸 단면도.1A to 1D are cross-sectional views illustrating a step of forming a stack capacitor of a semiconductor device according to the prior art.

제2a도 내지 제2f도는 본 발명에 의한 반도체 소자의 스택 캐패시터를 형성하는 단계를 나타낸 단면도.2A to 2F are cross-sectional views showing steps of forming a stack capacitor of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘 기판 2 : 필드 산화막1: silicon substrate 2: field oxide film

3 : 게이트 산화막 4 : 게이트 전극3: gate oxide film 4: gate electrode

5 : 절연막 6 : 불순물 이온주입영역5 insulating film 6 impurity ion implantation region

7 : 스페이서 산화막 8 : 질화막7: spacer oxide film 8: nitride film

9, 25 : 제1전하저장전극 10, 26 : CVD산화막9, 25: first charge storage electrode 10, 26: CVD oxide film

11, 27 : 폴리실리콘 11a, 27a : 제2전하저장전극11, 27: polysilicon 11a, 27a: second charge storage electrode

12 : 포토레지스트 13, 29 : 유전체막12 photoresist 13, 29 dielectric film

14, 30 : 플레이트 전극 21 : 전이금속막14, 30: plate electrode 21: transition metal film

22 : 산화막 23 : 실리사이드22 oxide film 23 silicide

24 : 제1포토레지스트 28 : 제2포토레지스트24: first photoresist 28: second photoresist

31 : 전이금속 산화막31: transition metal oxide film

본 발명은 반도체 소자의 스택 캐패시터 형성방법에 관한 것으로, 특히 실리콘 기판상에 형성된 트랜지스터의 상부에 캐패시터를 형성하기 전에 전이금속막을 형성하여 식각 정지층으로 사용하므로써, 식각 공정중 불순물 발생을 억제하여 반도체 소자의 특성을 향상시킬 수 있는 반도체 소자의 스택 캐패시터를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a stack capacitor of a semiconductor device, and in particular, by forming a transition metal film as an etch stop layer before forming a capacitor on a transistor formed on a silicon substrate, thereby suppressing impurities during etching. A method of forming a stack capacitor of a semiconductor device capable of improving the characteristics of the device.

종래에는 캐패시터를 형성하기 전에 질화막을 식각 정지층으로 하여 캐패시터를 형성하였다. 이를 첨부된 제1a도 내지 제1d도를 참조하여 설명하면 다음과 같다.Conventionally, before forming a capacitor, a capacitor was formed using the nitride film as an etch stop layer. This will be described with reference to FIGS. 1A through 1D.

제1a도 내지 제1d도는 종래기술에 의한 반도체 소자의 스택 캐패시터를 형성하는 단계를 나타낸 단면도로서, 제1a도는 실리콘 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 게이트 전극(4), 절연막(5), 불순물 이온주입영역(6) 및 스페이서 산화막(7)을 순차적으로 형성하여 트랜지스터를 구성한 상태를 도시한 것이다.1A to 1D are cross-sectional views illustrating a step of forming a stack capacitor of a semiconductor device according to the prior art, and FIG. 1A shows a field oxide film 2, a gate oxide film 3, and a gate electrode (on a silicon substrate 1). 4), the insulating film 5, the impurity ion implantation region 6, and the spacer oxide film 7 are sequentially formed to show a state in which the transistor is configured.

제1b도는 상기 제1a도의 전체구조 상부에 질화막(8)을 증착한 다음 사진 식각법으로 소정부위의 질화막(8)을 제거한 상태를 도시한 것이다.FIG. 1B illustrates a state in which the nitride film 8 is deposited on the entire structure of FIG. 1A and then the nitride film 8 of a predetermined portion is removed by photolithography.

제1c도는 상기 제1b도의 전체구조 상부에 도핑된 폴리실리콘을 증착하여 사진 식각법으로 소정부위가 제거된 제1전하저장전극(9)을 형성한 다음 CVD산화막(10)을 증착하고나서 소정부위의 CVD산화막(10)을 제거하고, 전체구조 상부에 제2전하저장전극용 폴리실리콘(11)을 증착한 다음, 소정부위에 포토레지스트(12)를 형성한 상태를 도시한 것이다.FIG. 1C illustrates a first charge storage electrode 9 in which a predetermined portion is removed by photolithography by depositing doped polysilicon on the entire structure of FIG. 1B, and then deposits a CVD oxide film 10. The CVD oxide film 10 is removed, the polysilicon 11 for the second charge storage electrode is deposited on the entire structure, and the photoresist 12 is formed on a predetermined portion.

제1d도는 상기 포토레지스터(12)를 이용하여 상기 노출된 폴리실리콘(11)을 식각하여 제2전하저장전극(11a)을 형성한 다음, 노출된 CVD산화막(10) 및 포토레지스트(12)를 제거한 후, 유전체막(13)과 플레이트전극(14)을 각각 형성하여 캐패시터를 구성한 상태를 도시한 것이다.In FIG. 1D, the exposed polysilicon 11 is etched using the photoresist 12 to form a second charge storage electrode 11a, and then the exposed CVD oxide film 10 and the photoresist 12 are formed. After removal, the dielectric film 13 and the plate electrode 14 are respectively formed to form a capacitor.

여기서 상기 CVD산화막(10)을 제거할 때 상기 질화막(8)을 식각 정지층으로 이용하므로써, 남아있는 질화막(8)에 의한 스트레스 발생 및 질화막(8) 증착시의 이물질 오염 또는 균열 현상등의 부작용이 수반되어 반도체 소자의 특성 및 신뢰성에 악영향을 미치게 된다.Here, by using the nitride film 8 as an etch stop layer when removing the CVD oxide film 10, side effects such as stress generation by the remaining nitride film 8 and foreign matter contamination or cracking during deposition of the nitride film 8 are caused. This will adversely affect the characteristics and reliability of the semiconductor device.

따라서, 본 발명은 식각 정지층으로 질화막 대신에 전이금속막을 사용하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 스택 캐패시터를 형성하는 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a stack capacitor of a semiconductor device capable of improving the characteristics and reliability of the semiconductor device by using a transition metal film instead of a nitride film as an etch stop layer.

이러한 목적을 달성하기 위한 본 발명은 실리콘 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 게이트 전극(4), 절연막(5), 불순물 이온주입영역(6) 및 스페이서 산화막(7)을 순차적으로 형성하여 트랜지스터를 구성하고, 그 전체구조 상부에 전이금속막(21) 및 산화막(22)을 증착하는 단계와, 상기 구조의 상태하에서 약 400~900℃의 온도로 열처리 공정을 실시하여 게이트 전극(4)의 상부 및 이온주입영역(6)의 상부에 실리사이드(23)가 형성되도록 한 후, 상기 산화막(22)상부에 제1포토레지스트(24)를 도포하여 패턴화 한 후, 사진 식각법으로 상기 산화막(22)의 노출된 부위를 제거하는 단계와, 상기 제1포토레지스트(24)와 상기 일부 노출된 전이금속막(21)을 황산과 과산화수소의 혼합 용액으로 동시에 제거한 후, 도핑된 폴리실리콘을 증착하여 비등방성 식각법으로 소정부위가 제거된 제1 전하저장전극(25)을 형성하는 단계와, 상기 전체구조 상부에 평탄화된 CVD산화막(26)을 증착한 다음, 사진 식각법으로 상기 CVD산화막(26)을 소정 부분 식각하여 상기 제1전하저장전극(25)이 드러나도록하고, 그 상부에 제2전하저장전극용 폴리실리콘(27)을 증착하고 나서 제2포토레지스트(28)를 요홈부위에 형성하는 단계와, 상기 제2포토레지스트(28)를 이용하여 노출된 폴리실리콘(27)을 비등방성 식각법으로 하부의 CVD산화막(26)이 드러날 때까지 식각하여 제2전하저장전극(27a)을 형성한 후, 제2포토레지스트(28)를 제거하고, 상기 노출된 CVD산화막(26)과 그 하부의 산화막(22)을 습식식각으로 식각하여, 노출된 제1 및 2전하저장전극(25 및 27a), 실리사이드(23) 및 전이금속막(21)의 상부에 유전체막(29)을 형성하고, 그 상부에 플레이트 전극(30)을 형성하는 단계로 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a field oxide film 2, a gate oxide film 3, a gate electrode 4, an insulating film 5, an impurity ion implantation region 6, and a spacer oxide film on a silicon substrate 1. 7) forming a transistor by sequentially forming a transistor, and depositing a transition metal film 21 and an oxide film 22 on the entire structure, and performing a heat treatment at a temperature of about 400 to 900 ° C. under the state of the structure. After the silicide 23 is formed on the gate electrode 4 and the ion implantation region 6, the first photoresist 24 is coated on the oxide film 22 to be patterned. Removing the exposed portion of the oxide film 22 by photolithography, simultaneously removing the first photoresist 24 and the partially exposed transition metal film 21 with a mixed solution of sulfuric acid and hydrogen peroxide. By depositing doped polysilicon Forming a first charge storage electrode 25 from which a predetermined portion is removed, depositing a planarized CVD oxide film 26 on the entire structure, and then etching the CVD oxide film 26 by a photolithography method. To expose the first charge storage electrode 25, and to deposit polysilicon 27 for the second charge storage electrode thereon, to form a second photoresist 28 on the recess; After the polysilicon 27 exposed using the second photoresist 28 is etched by anisotropic etching until the lower CVD oxide layer 26 is exposed, the second charge storage electrode 27a is formed. 2, the photoresist 28 is removed, and the exposed CVD oxide layer 26 and the oxide layer 22 beneath it are wet-etched to expose the exposed first and second charge storage electrodes 25 and 27a and silicide ( 23 and dielectric film 29 formed on top of transition metal film 21, plate electrode 30 thereon. Characterized in that it comprises a step of forming.

이하, 본 발명을 첨부된 도면에 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2a도 내지 제2f도는 본 발명에 의한 반도체 소자의 스택 캐패시터를 형성하는 단계를 나타낸 단면도로서, 제2a도는 실리콘 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 게이트 전극(4), 절연막(5), 불순물 이온주입영역(6) 및 스페이서 산화막(7)을 순차적으로 형성하여 트랜지스터를 구성한 상태를 도시한 것이다.2A to 2F are cross-sectional views illustrating a step of forming a stack capacitor of a semiconductor device according to the present invention. FIG. 2A is a field oxide film 2, a gate oxide film 3, and a gate electrode (on a silicon substrate 1). 4), the insulating film 5, the impurity ion implantation region 6, and the spacer oxide film 7 are sequentially formed to show a state in which the transistor is configured.

제2b도는 상기 제2a도의 전체구조 상부에 전이금속막(21)을 증착한 다음, 그 상부에 산화막(22)을 증착한 상태를 도시한 것이다.FIG. 2B illustrates a state in which the transition metal film 21 is deposited on the entire structure of FIG. 2A and then the oxide film 22 is deposited on the top of the structure.

제2c도는 상기 제2b도의 상태하에서 약 400~900℃의 온도로 열처리 공정을 실시하여 게이트 전극(4)의 상부 및 이온주입영역(6)의 상부에 실리사이드(23)가 형성되도록 한 후, 상기 산화막(2)상부에 제1포토레지스트(24)를 도포하여 패턴화 한 후, 사진 식각법으로 상기 산화막(22)의 노출된 부위를 제거한 상태를 도시한 것이다.FIG. 2C shows the silicide 23 formed on the upper portion of the gate electrode 4 and the ion implantation region 6 by performing a heat treatment at a temperature of about 400 to 900 ° C. under the state of FIG. 2B. After the first photoresist 24 is applied and patterned on the oxide film 2, the exposed portion of the oxide film 22 is removed by photolithography.

이때, 상기 제1 포토레지스트(24)는 각 게이트 전극(4)의 내측벽에 형성된 스페이서 산화막(7)의 상부로부터 패턴화 되도록하여 상기 산화막(22)의 절단면이 스페이서 산화막(7)의 상부에 위치하도록 한다.At this time, the first photoresist 24 is patterned from the top of the spacer oxide film 7 formed on the inner wall of each gate electrode 4 so that the cut surface of the oxide film 22 is formed on the top of the spacer oxide film 7. Position it.

제2d도는 상기 제2c도의 상태하에서 노출된 전이금속막(21)과 제1포토레지스트(24)를 황산과 과산화수소의 혼합 용액으로 동시에 제거한 후, 도핑된 폴리실리콘을 증착하여 비등방성 식각법으로 소정부위가 제거된 제1전하저장전극(25)을 형성한 상태를 도시한 것이다.FIG. 2d shows the transition metal film 21 and the first photoresist 24 exposed under the condition of FIG. 2c at the same time with a mixed solution of sulfuric acid and hydrogen peroxide, followed by deposition of doped polysilicon and anisotropic etching. The first charge storage electrode 25 in which the portion is removed is formed.

이때, 상기 소정부위가 제거된 제1전하저장전극(25)의 절단면이 각 게이트전극(4)의 외측벽에 형성된 스페이서 산화막(7)의 상부에 위치하도록 한다.In this case, the cut surface of the first charge storage electrode 25 from which the predetermined portion is removed is positioned above the spacer oxide film 7 formed on the outer wall of each gate electrode 4.

제2e도는 상기 제2d도의 전체구조 상부에 평탄화된 CVD산화막(26)을 증착한 다음, 사진 식각법으로 상기 CVD산화막(26)을 소정부분 식각하여 상기 제1전하저장전극(25)이 드러나도록하고, 그 상부에 제2전하저장전극용 폴리실리콘(27)을 증착하고 나서 제2포토레지스트(28)를 요홈부위에 형성한 상태를 도시한 것이다.In FIG. 2E, the planarized CVD oxide layer 26 is deposited on the entire structure of FIG. 2D, and then the portion of the CVD oxide layer 26 is etched by photolithography to expose the first charge storage electrode 25. The state in which the second photoresist 28 is formed on the recess after depositing the polysilicon 27 for the second charge storage electrode thereon is shown.

제2f도는 상기 제2e도의 상태하에서 노출된 폴리실리콘(27)을 비등방성 식각법으로 하부의 CVD산화막(26)이 드러날 때까지 식각하여 제2전하저장전극(27a)을 형성한 후, 제2포토레지스트(28)를 제거하고, 상기 노출된 CVD산화막(26)과 그 하부의 산화막(22)을 습식식각으로 식각하여, 노출된 제1 및 2전하저장전극(25 및 27a), 실리사이드(23) 및 전이금속막(21)의 상부에 유전체막(29)을 형성하고, 그 상부에 플레이트 전극(30)을 형성하여 캐패시터를 구성한 상태를 도시한 것이다.In FIG. 2F, the polysilicon 27 exposed in the state of FIG. 2E is etched by anisotropic etching until the lower CVD oxide layer 26 is exposed to form the second charge storage electrode 27a. The photoresist 28 is removed, and the exposed CVD oxide layer 26 and the underlying oxide layer 22 are etched by wet etching to expose the exposed first and second charge storage electrodes 25 and 27a and silicide 23. ) And the dielectric film 29 is formed on the transition metal film 21 and the plate electrode 30 is formed on the capacitor metal.

이때, 상기 산화막(22)을 습식식각할 때 실리사이드(23) 및 전이금속막(21)은 식각 정지층으로 이용되며, 상기 유전체막(29) 형성시 하부의 전이금속막(21)은 산화되어 전이금속 산화막(31)으로 변한다.In this case, when the oxide layer 22 is wet etched, the silicide 23 and the transition metal layer 21 are used as an etch stop layer, and when the dielectric layer 29 is formed, the lower transition metal layer 21 is oxidized. The transition metal oxide film 31 is changed.

상술한 바와같이 본 발명은 식각 정지층으로 전이금속막을 사용하므로써, 식각 공정중 불순물 발생을 억제하여 반도체 소자의 특성 및 신뢰도를 향상시킬 수 있다.As described above, the present invention can improve the characteristics and reliability of the semiconductor device by suppressing the generation of impurities during the etching process by using the transition metal film as the etch stop layer.

Claims (4)

반도체 소자의 스택 캐패시터 형성방법에 있어서, 실리콘 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 게이트 전극(4), 절연막(5), 불순물 이온주입영역(6) 및 스페이서 산화막(7)을 순차적으로 형성하여 트랜지스터를 구성하고, 그 전체구조 상부에 전이금속막(21) 및 산화막(22)을 증착하는 단계와, 상기 구조의 상태하에서 약 400~900℃의 온도로 열처리 공정을 실시하여 게이트 전극(4)의 상부 및 이온주입영역(6)의 상부에 실리사이드(23)가 형성되도록 한 후, 상기 산화막(22)상부에 제1포토레지스트(24)를 도포하여 패턴화 한 후, 사진 식각법으로 상기 산화막(22)의 노출된 부위를 제거하는 단계와, 상기 제1포토레지스트(24)와 상기 일부 노출된 전이금속막(21)을 황산과 과산화수소의 혼합 용액으로 동시에 제거한 후, 도핑된 폴리실리콘을 증착하여 비등방성 식각법으로 소정부위가 제거된 제1 전하저장전극(25)을 형성하는 단계와, 상기 전체구조 상부에 평탄화된 CVD산화막(26)을 증착한 다음, 사진 식각법으로 상기 CVD산화막(26)을 소정 부분 식각하여 상기 제1전하저장전극(25)이 드러나도록 하고, 그 상부에 제2전하저장전극용 폴리실리콘(27)을 증착하고 나서 제2포토레지스트(28)를 요홈부위에 형성하는 단계와, 상기 제2포토레지스트(28)를 이용하여 노출된 폴리실리콘(27)을 비등방성 식각법으로 하부의 CVD산화막(26)이 드러날 때까지 식각하여 제2전하저장전극(27a)을 형성한 후, 제2포토레지스트(28)를 제거하고, 상기 노출된 CVD산화막(26)과 그 하부의 산화막(22)을 습식식각으로 식각하여, 노출된 제1 및 제2전하저장전극(25 및 27a), 실리사이드(23) 및 전이금속막(21)의 상부에 유전체막(29)을 형성하고, 그 상부에 플레이트 전극(30)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 스택 캐패시터 형성방법.In the stack capacitor formation method of a semiconductor element, the field oxide film 2, the gate oxide film 3, the gate electrode 4, the insulating film 5, the impurity ion implantation region 6, and the spacer oxide film on the silicon substrate 1 (7) are sequentially formed to form a transistor, and the transition metal film 21 and the oxide film 22 are deposited on the entire structure, and the heat treatment step is performed at a temperature of about 400 to 900 ° C. under the state of the structure. After the silicide 23 is formed on the gate electrode 4 and the ion implantation region 6, the first photoresist 24 is coated on the oxide film 22 to form a pattern. Thereafter, the exposed portions of the oxide layer 22 are removed by photolithography, and the first photoresist 24 and the partially exposed transition metal layer 21 are simultaneously removed with a mixed solution of sulfuric acid and hydrogen peroxide. After that, the doped polysilicon is deposited and anisotropic Forming a first charge storage electrode 25 from which a predetermined portion is removed in each method; depositing a planarized CVD oxide film 26 on the entire structure, and then depositing the CVD oxide film 26 by photolithography. Partially etching to expose the first charge storage electrode 25, depositing a second polysilicon 27 for charge storage electrode thereon, and then forming a second photoresist 28 on the recess; After etching the polysilicon 27 exposed using the second photoresist 28 until the lower CVD oxide layer 26 is exposed by anisotropic etching, the second charge storage electrode 27a is formed. The second photoresist 28 is removed, and the exposed CVD oxide layer 26 and the lower oxide layer 22 are etched by wet etching to expose the exposed first and second charge storage electrodes 25 and 27a. The dielectric film 29 is formed on the silicide 23 and the transition metal film 21, Stack capacitor forming method of a semiconductor device, characterized in that it comprises the step of forming a bit electrode (30). 제1항에 있어서, 상기 패턴화된 제1포토레지스트(24)를 이용하여 소정부분이 식각된 상기 산화막(22)의 절단면은 상기 각 게이트 전극(4)의 내측벽에 형성된 스페이서 산화막(7)의 상부에 위치하도록 형성하는 것을 특징으로 하는 반도체 소자의 스택 캐패시터 형성방법.The spacer oxide film 7 according to claim 1, wherein a cut surface of the oxide film 22 in which a predetermined portion is etched by using the patterned first photoresist 24 is formed on an inner side wall of each gate electrode 4. Stack capacitor forming method of a semiconductor device, characterized in that formed to be located above. 제1항에 있어서, 비등방성 시각법에 의해 소정부위가 제거된 상기 제1전하저장전극(25)의 절단면은 상기 각 게이트 전극(4)의 외측벽에 형성된 스페이서 산화막(7)의 상부에 위치하도록 형성하는 것을 특징으로 하는 반도체 소자의 스택 캐패시터 형성방법.The cutting surface of the first charge storage electrode 25 from which a predetermined portion is removed by anisotropic visualization is positioned above the spacer oxide film 7 formed on the outer wall of each gate electrode 4. Forming a stack capacitor of the semiconductor device, characterized in that formed. 제1항에 있어서, 상기 산화막(22)을 습식식각할 때 실리사이드(23) 및 전이금속막(21)은 식각 정지층으로 이용되며, 상기 유전체막(29) 형성시 합의 전이금속막(21)은 산화되어 전이금속 산화막(31)으로 변화되는 것을 특징으로 하는 반도체 소자의 스택 캐패시터 형성방법.The method of claim 1, wherein the silicide 23 and the transition metal layer 21 are used as an etch stop layer when the oxide layer 22 is wet etched, and the transition metal layer 21 of the sum is formed when the dielectric layer 29 is formed. And is oxidized to change into a transition metal oxide film (31).
KR1019930009761A 1993-06-01 1993-06-01 Method for fabricating a stacked capacitor of semiconductor device KR100250748B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930009761A KR100250748B1 (en) 1993-06-01 1993-06-01 Method for fabricating a stacked capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009761A KR100250748B1 (en) 1993-06-01 1993-06-01 Method for fabricating a stacked capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR950002043A KR950002043A (en) 1995-01-04
KR100250748B1 true KR100250748B1 (en) 2000-04-01

Family

ID=19356566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009761A KR100250748B1 (en) 1993-06-01 1993-06-01 Method for fabricating a stacked capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100250748B1 (en)

Also Published As

Publication number Publication date
KR950002043A (en) 1995-01-04

Similar Documents

Publication Publication Date Title
KR940010564B1 (en) Mosfet and manufacturing method thereof
US4610078A (en) Method of making high density dielectric isolated gate MOS transistor
KR20000021503A (en) Method for manufacturing flash memory device
US4148133A (en) Polysilicon mask for etching thick insulator
KR100250748B1 (en) Method for fabricating a stacked capacitor of semiconductor device
US6248636B1 (en) Method for forming contact holes of semiconductor memory device
KR100223736B1 (en) Method of manufacturing semiconductor device
KR100273315B1 (en) Method for manufacturing dual gate oxide film
KR100291823B1 (en) Method for fabricating semiconductor device
US6303491B1 (en) Method for fabricating self-aligned contact hole
KR0147775B1 (en) Gate electrode forming method of transistor
KR100396685B1 (en) Interconnection of semiconductor device and manufacturing method thereof
KR100246625B1 (en) Manufacturing process of semiconductor device having capacitor and self-aligned double gate electrode
KR100338090B1 (en) Method for manufacturing semiconductor device
KR100272182B1 (en) Gate polysilicon etching method for forming dual gate electrode of semiconductor device
KR100198637B1 (en) Fabricating method of semiconductor device
KR960016230B1 (en) Contact hole forming method
KR920004328B1 (en) Method of fabricating a self-alinged contact
KR20010003046A (en) method for forming self-align contact hole in semiconductor device
KR100533964B1 (en) Method for fabricating semiconductor devcie having tungsten poly metal gate-electrode
KR0147490B1 (en) Stack type capacitor manufacturing method
KR0122520B1 (en) Fabrication method of semiconductor device
KR930008539B1 (en) Manufacturing method and structure for capacitor
KR930008584B1 (en) Method of fabricating semiconductor memory cell
KR950013791B1 (en) Making method of gate electrode on the buried contact

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee