KR100247954B1 - 디지털vcr의채널프로세싱장치 - Google Patents

디지털vcr의채널프로세싱장치 Download PDF

Info

Publication number
KR100247954B1
KR100247954B1 KR1019970014196A KR19970014196A KR100247954B1 KR 100247954 B1 KR100247954 B1 KR 100247954B1 KR 1019970014196 A KR1019970014196 A KR 1019970014196A KR 19970014196 A KR19970014196 A KR 19970014196A KR 100247954 B1 KR100247954 B1 KR 100247954B1
Authority
KR
South Korea
Prior art keywords
signal
digital
error
analog
equalizer
Prior art date
Application number
KR1019970014196A
Other languages
English (en)
Other versions
KR19980077180A (ko
Inventor
민병민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970014196A priority Critical patent/KR100247954B1/ko
Publication of KR19980077180A publication Critical patent/KR19980077180A/ko
Application granted granted Critical
Publication of KR100247954B1 publication Critical patent/KR100247954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs

Abstract

본 발명은 기록/재생 장치에 관한 것으로서, 특히 신호 처리를 디지털 신호에 의하여 실행하는 디지털 VCR의 채널 프로세싱 장치에 관한 것이다.
본 발명에 의한 디지털 VCR의 채널 프로세싱 장치는 헤드에 의하여 픽업된 신호를 입력하여, 디지털 신호로 변환시키기 위한 아날로그/디지털 변환부, 상기 아날로그/디지털 변환부에서 변환된 디지털 신호의 왜곡된 파형을 정형시키기 위한 디지털 등화부, 상기 디지털 등화부의 등화 출력 신호를 복조하기 위한 복조부 및 상기 복조부의 복조된 신호의 에러를 정정하기 위한 에러 정정부를 포함함을 특징으로 한다.
본 발명에 의하면 디지털 VCR의 채널 처리를 등화기에 있어서 디지털로 구현함으로써, 시스템의 에러 발생율이 낮아지는 효과가 있을 뿐만 아니라, CMOS나 BI-CMOS 공정으로 쉽게 집적 회로로 구현할 수 있어 부품 면적 및 코스트를 줄일 수 있는 효과가 있다.

Description

디지털 VCR의 채널 프로세싱 장치{Channel processing apparatus of a digital VCR}
본 발명은 기록/재생 장치에 관한 것으로서, 특히 신호 처리를 디지털 신호에 의하여 실행하는 디지털 VCR의 채널 프로세싱 장치에 관한 것이다.
종래의 디지털 VCR의 신호 처리 장치는 도 1에 도시된 바와 같이 헤드에 의하여 기록되거나, 재생되는 신호 처리는 아날로그로 신호 처리를 하였다. 즉, 기록/재생 증폭기에서 출력되는 신호는 아날로그 등화기에 의하여 열화된 주파수 특성을 개선한 후에 아날로그 위상 동기 루프(PLL)를 거치고 나서 A/D 변환기에 의하여 아날로그 신호를 디지털 신호로 변환시켰다.
따라서 이와 같은 종래의 기술은 등화기에서 처리하는 신호가 아날로그 신호이기 때문에 노이즈 및 왜란의 영향에 의하여 신호가 쉽게 변화되어 매 시스템마다 조정을 실행해야 하는 문제점뿐만 아니라 노이즈의 영향을 쉽게 받아서 에러 발생률이 높아지는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 디지털 신호로 변환한 후에 신호의 등화 처리를 실행하여, 신호의 에러 발생률을 낮추는 디지털 VCR의 채널 프로세싱 장치를 제공하는데 있다.
도 1은 종래의 기술에 의한 디지털 VCR의 채널 프로세싱 장치의 구성도이다.
도 2는 본 발명에 의한 디지털 VCR의 채널 프로세싱 장치의 구성도이다.
도 3의 (a), (b)는 도 2에 도시된 디지털 등화부의 구성도이다.
도 4는 도 2에 도시된 에러 정정부의 구성도이다.
도 5는 도 4에 적용되는 R/S 코딩의 방법을 도시한 것이다.
도 6은 도 2에 도시된 변조부의 일 실시예인 24/25 변조 방법을 도시한 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 디지털 VCR의 채널 프로세싱 장치는 디지털 VCR의 채널 프로세싱 장치에 있어서, 헤드에 의하여 픽업된 신호를 소정의 이득으로 증폭하여 출력시키기 위한 재생 앰프, 상기 재생 앰프의 출력신호를 입력하여, 재생 프로세싱에 필요한 레벨로 증폭시키기 위한 이득 조정부, 상기 이득 조정부의 출력신호를 입력하여, 피킹 회로 및 필터로 구성되어 기록 과정에서 감쇄가 강한 주파수 대역의 신호를 피킹시켜 강조하여 출력시키기 위한 프리-등화부, 상기 프리-등화부의 출력신호를 입력하여, 하기 발진 클럭신호에 따라서 디지털 신호로 변환시키기 위한 아날로그/디지털 변환부, 상기 아날로그/디지털 변환부에서 변환된 디지털 신호를 입력하여, 소정의 필터링 함수에 의하여 등화된 출력신호를 발생시키고, 피드백 디지털 필터에 의하여 피드백되는 디지털 신호와 주지의 블록 클럭신호의 제로 크로싱 값을 비교하여 에러신호를 발생시키는 디지털 등화부, 상기 에러신호를 입력하여, 상기 에러신호에 상응하는 값으로 발진 클럭신호의 주파수를 변경시키는 타이밍 제어부, 상기 등화된 출력신호를 입력하여, 소정의 복조를 실행하는 복조부 및 상기 복조부의 복조된 신호를 부가된 패리티를 이용하여 에러를 정정하기 위한 에러 정정부를 포함함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
도 2에 도시된 바와 같이 본 발명에 의한 디지털 VCR의 채널 프로세싱 장치는 픽업된 신호를 일정한 이득으로 증폭시키거나 신호를 기록하는 기록/재생-앰프부(200), 입력 신호를 가변 가능한 일정한 이득 값으로 증폭시키는 이득 조정부(210), 주파수 특성을 보상하거나 저역통과 필터링을 하는 프리-등화부(220), 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부(230), 심볼간 간섭(ISI:Intersymbol Interference) 제거와 재생 신호의 파형 정형을 실행하는 디지털 등화부(240), 샘플링 시간의 오차를 제어하는 타이밍 제어부(250), 이득 값을 제어하는 이득 제어부(260), 전송 데이터의 비트 에러 발생율을 줄이는 비터비 검출부(270), 변조된 신호를 복조하는 복조부(280), 전송된 데이터의 에러를 정정하는 에러 정정부(290), 영상 출력 신호를 발생시키기 위한 영상 신호 처리부(300), 기록하고자 하는 신호를 변조하는 변조부(310)를 구비한다.
그리고, 타이밍 제어부(250)는 샘플링 타이밍의 에러 값을 검출하는 타이밍 에러 검출부(250A), 디지털 신호를 아날로그 신호로 변환시키는 디지털/아날로그 변환부(250B), 전압에 의하여 발진 주파수를 제어하는 전압 제어 발진부(250C)로 구성된다.
기록/재생-앰프부(200)는 VCR 헤드에 의하여 테이프에서 픽업된 신호를 신호 처리하는데 있어서, 용이한 레벨로 증폭한다. 이는 VCR 헤드에 의하여 픽업된 신호의 크기가 매우 작기 때문에 노이즈의 영향을 쉽게 받을 수 있고, 신호 대비 노이즈의 크기가 상대적으로 크기 때문에 헤드에서 픽업된 신호로 바로 신호 처리하면 성능이 매우 저하되는 문제점을 초래할 수 있게 된다. 따라서 우선 노이즈가 포함된 신호를 일정한 이득 값으로 증폭시킨다.
이득 조정부(210)는 기록/재생-앰프부(200)에 의하여 증폭된 신호를 재생 프로세스를 실행하는 구성 요소의 소자에 적합한 레벨로 증폭시켜 출력하는 역할을 한다.
프리-등화부(220)는 모든 주파수 대역에서 동일한 이득 값으로 증폭된 이득 조정부(210)의 출력 신호를 입력하여, 신호 처리 과정에서 발생하는 열화된 주파수 특성을 개선하기 위하여 신호의 기록 과정에서 감쇄가 심한 고주파 영역을 피킹 회로에 의하여 강조하여 기록/재생 특성을 동일하게 하거나 앤티-얼라이징(anti-aliasing)을 위한 저역 통과 필터링을 한다.
아날로그/디지털 변환부(230)는 프리-등화부(220)에 의하여 등화된 아날로그 재생 신호를 디지털 신호로 변환시킨다. 이 때 디지털 신호로 변환시키기 위해서는 아날로그 신호를 일정한 주기로 샘플링 하여야 하는데 샘플링 하는 시점의 파형의 형태에 따라서 데이터 처리 과정에서 에러율이 높아지지도 한다. 따라서 데이터의 에러율을 최소가 되도록 하기 위해서는 샘플링 타이밍을 제어하여야 한다.
디지털 등화부(240)는 신호 처리 과정의 자기 채널 상에서 발생되는 심볼간 간섭 제거와 재생 신호의 왜곡된 파형을 원래의 파형으로 정형하여 출력한다. 물론 크게 보면 파형 정형의 기능도 심볼간 간섭 제거 기능이지만, 파형 정형 기능은 시간에 따른 변화가 거의 없는 보상 부분이고 심볼간 간섭 제거 기능은 보다 동적인 특성을 강조한 것이다. 회로 구성은 디지털 필터들로 구성할 수 있으며, 고정 타입과 적응형 타입의 어느 한쪽으로 가능하다. 이에 대한 일 실시 예로서의 구성도는 도 3의 (a), (b)에 도시되어 있다. 도 3의 (a), (b)에 도시된 바와 같이 디지털 등화부(240)는 에러 출력 신호(ek)와 디지털 등화된 출력 신호(xk)를 발생시킨다.
즉, 디지털 등화부(240)에서는 아날로그/디지털 변환부(230)로부터 출력되는 변환된 디지털 신호를 입력하여, 디지털 필터의 소정의 필터링 함수(일 예로, 트랜스 베셀 필터링 함수)에 의하여 왜곡된 파형을 정형화시켜서 등화된 출력신호(xk)를 발생시키고, 피드백 디지털 필터에 의하여 피드백되는 디지털 신호와 주지의 블록 클럭신호의 제로 크로싱 값을 비교하여 그 차에 해당되는 에러 출력 신호(ek)를 발생시킨다.
심볼간 간섭은 샘플링 타이밍의 오차 등에 의하여 발생되는데, 이러한 타이밍 오차는 디지털 등화부(240)에서 검출되는 에러 출력 신호(ek)에 의하여 샘플링에 사용되는 발진 클럭신호의 주파수 오차를 바르게 정정함으로써 개선되게 된다.
타이밍 에러 검출부(250A)는 디지털 등화부(240)의 에러 출력 신호(ek)를 입력하여, 아날로그/디지털 변환부(230)의 설정된 샘플링 타이밍과의 오차 값을 검출하여 출력한다.
그러면 디지털/아날로그 변환부(250B)는 타이밍 에러 검출부(250A)의 오차 값을 아날로그 신호로 변환하여 출력한다.
따라서 전압 제어 발진부(250C)는 디지털/아날로그 변환부(250B)의 아날로그 신호의 전압 크기에 상응하는 값으로 발진 주파수를 변경시키는 제어를 실행한 후에 출력한다.
전압 제어 발진부(250C)의 발진 신호는 아날로그/디지털 변환부(230)에 인가되어 입력되는 아날로그 신호를 샘플링하는 시점을 결정하여 에러가 가장 작게 발생하는 파형의 위치에서 샘플링을 실행시킨다.
이득 제어부(260)는 위의 샘플링 타이밍 제어와 함께, 아날로그 신호의 레벨을 일정하게 제어하기 위하여 디지털 등화부(240)의 에러 출력 신호(ek)를 입력하여, 이에 상응하는 값으로 이득 값을 결정한 후에 이득 조정부(210)로 피드백시킨다.
비터비 검출부(Viterbi detector:270)는 디지털 등화부(240)의 등화된 디지털 출력 신호(xk)를 입력하여, 신호의 연관성을 이용하여 디지털 VCR의 PR4 채널에서의 오류를 정정하는 역할을 한다.
복조부(280)는 일 실시 예로 기록 시에 24/25 변조된 신호를 복조하여 출력한다. 그리고 이와 더불어 규격에 따라서 기록된 신호의 동기 신호를 검출하여 출력한다.
에러 정정부(290)는 복조된 신호를 입력하여, 부가된 패리티를 이용하여 에러를 정정하는 역할을 실행한다. 이에 대한 일 실시 예로 도 4에 도시된 바와 같이 한 프레임 이상을 저장할 수 있는 메모리(41), R/S 코딩을 실행하는 인너 코더/디코더(inner coder/decoder:42), 아우터 코더/디코더(outer coder/decoder:43), 메모리와 코더/디코더들을 제어하는 메모리 콘트롤러(44) 및 외부와의 인터페이스를 실행하는 시스템 I/F(45)로 구성할 수 있다.
영상 신호 처리부(300)는 에러 정정된 데이터를 입력하여 데이터 압축/신장 및 아날로그 신호로의 변환 등의 신호 처리 과정을 실행시켜 오디오/비디오 출력 신호를 발생시킨다.
위와 같은 동작들을 실행하여 테이프에 기록된 신호를 재생시킬 수 있게 되었다. 이와 같은 재생 프로세스 동작과는 별도로 기록 프로세스의 동작은 다음과 같다.
영상 신호 처리부(300)에서 처리된 신호는 에러 정정부(290)에 인가된다.
그러면 에러 정정부(290)는 리드-솔로몬 코딩(Reed-Solomon coding)을 실행한다. 이는 도 5에 도시된 바와 같이 데이터의 블록 크기를 m×n이라 하면, 인너 코딩을(a)방향으로 R/S 코딩을 행하고 아우터 코딩을 (b)방향으로 R/S 코딩을 행하여 각각 인너 패리티 k비트, 아우터 패리티 r비트를 부가한다. 즉, 용장 비트(redundant bit)가 부가된 데이터의 형태로 출력한다.
변조부(310)는 에러 정정부(310)의 용장 비트가 부가된 데이터를 입력하여, 입력 데이터 비트 스트림 내에 도 6의 (b)에 도시된 바와 같이 주파수 특성을 도 6의 (a)와 같이 해당 트랙에 맞추어 생성될 수 있도록 24비트마다 1비트씩 삽입하는 방법으로 변조를 실행한다.
변조된 신호는 기록/재생-앰프부(200)에 의하여 증폭된 후에 헤드에 의하여 테이프에 기록된다.
이상의 동작에 의하여 디지털 VCR의 재생 및 기록 프로세스를 실행할 수 있으며, 특히 재생 프로세스에서는 디지털 필터를 이용하여 등화기를 구성함으로써, 종래의 기술에 의한 아날로그 등화기를 삭제할 수 있으며, 자기 기록 채널의 성능을 향상시킬 수 있게 되었다.
상술한 바와 같이 본 발명에 의하면 디지털 VCR의 채널 처리를 디지털로 구현함으로써, 시스템의 에러 발생율이 낮아지는 효과가 있을 뿐만 아니라, CMOS나 BI-CMOS 공정으로 쉽게 집적 회로로 구현할 수 있어 부품 면적 및 코스트를 줄일 수 있는 효과가 있다.

Claims (1)

  1. 디지털 VCR의 채널 프로세싱 장치에 있어서,
    헤드에 의하여 픽업된 신호를 소정의 이득으로 증폭하여 출력시키기 위한 재생 앰프;
    상기 재생 앰프의 출력신호를 입력하여, 재생 프로세싱에 필요한 레벨로 증폭시키기 위한 이득 조정부;
    상기 이득 조정부의 출력신호를 입력하여, 피킹 회로 및 필터로 구성되어 기록 과정에서 감쇄가 강한 주파수 대역의 신호를 피킹시켜 강조하여 출력시키기 위한 프리-등화부;
    상기 프리-등화부의 출력신호를 입력하여, 하기 발진 클럭신호에 따라서 디지털 신호로 변환시키기 위한 아날로그/디지털 변환부;
    상기 아날로그/디지털 변환부에서 변환된 디지털 신호를 입력하여, 소정의 필터링 함수에 의하여 등화된 출력신호를 발생시키고, 피드백 디지털 필터에 의하여 피드백되는 디지털 신호와 주지의 블록 클럭신호의 제로 크로싱 값을 비교하여 에러신호를 발생시키는 디지털 등화부;
    상기 에러신호를 입력하여, 상기 에러신호에 상응하는 값으로 발진 클럭신호의 주파수를 변경시키는 타이밍 제어부;
    상기 등화된 출력신호를 입력하여, 소정의 복조를 실행하는 복조부; 및
    상기 복조부의 복조된 신호를 부가된 패리티를 이용하여 에러를 정정하기 위한 에러 정정부를 포함함을 특징으로 하는 디지털 VCR의 채널 프로세싱 장치.
KR1019970014196A 1997-04-17 1997-04-17 디지털vcr의채널프로세싱장치 KR100247954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014196A KR100247954B1 (ko) 1997-04-17 1997-04-17 디지털vcr의채널프로세싱장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014196A KR100247954B1 (ko) 1997-04-17 1997-04-17 디지털vcr의채널프로세싱장치

Publications (2)

Publication Number Publication Date
KR19980077180A KR19980077180A (ko) 1998-11-16
KR100247954B1 true KR100247954B1 (ko) 2000-03-15

Family

ID=19503054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014196A KR100247954B1 (ko) 1997-04-17 1997-04-17 디지털vcr의채널프로세싱장치

Country Status (1)

Country Link
KR (1) KR100247954B1 (ko)

Also Published As

Publication number Publication date
KR19980077180A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US5459679A (en) Real-time DC offset control and associated method
US5483552A (en) Adaptive equalizing apparatus for controlling the input signal level of quantized feedback
JP4203071B2 (ja) 信号処理装置
JP2915387B2 (ja) 自動しきい値制御を用いたピーク検出器とその方法
GB2061674A (en) Method and apparatus for magnetic recording and reproduction of digital signal
US5089917A (en) Digital signal recovery apparatus with minimized high frequency noise
KR0152023B1 (ko) 재생신호 등화방법 및 그 장치
JP4251137B2 (ja) 信号処理装置及び方法、並びにデジタルデータ再生装置
KR100247954B1 (ko) 디지털vcr의채널프로세싱장치
JP2501988B2 (ja) デジタル磁気記録再生用等化器
EP0445780B1 (en) Image signal recording and reproducing system
KR100192236B1 (ko) 디지탈 자기기록 재생장치
JPH07296524A (ja) デイジタルデータ再生装置
JPH11191792A (ja) 信号処理方法および信号処理装置
JPH05102793A (ja) 磁気再生装置
KR0185908B1 (ko) 재생신호 보정방법 및 그 장치
JPH08273302A (ja) ディジタル記録再生装置
US6222694B1 (en) Reproduction apparatus having reduced decoding error rate
JP2956858B2 (ja) 磁気再生装置
JP3542385B2 (ja) 信号処理装置
KR0144817B1 (ko) 디지탈 재생신호 검출장치 및 그 방법
KR0148184B1 (ko) 비대칭 개선을 위한 기록재생시스템의 재생신호 등화방법 및 그 장치
JPH10289530A (ja) 再生装置
JPS63113981A (ja) デジタル信号検出回路
JPH06169232A (ja) 自動等化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee