KR100247427B1

KR100247427B1 - 에이티엠 교환기의 씨엠디에이 피비에이 보드를 테스트 하기위한 지그 구성 방법

Info

Publication number: KR100247427B1
Application number: KR1019970035866A
Authority: KR
Inventors: 전용진
Original assignee: 강병호; 대우통신주식회사
Priority date: 1997-07-29
Filing date: 1997-07-29
Publication date: 2000-03-15
Also published as: KR19990012467A

Abstract

본 발명은 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 방법에 관한 것으로, CMDA PBA 보드의 텍시 링크 테스트를 하기 위해 크로스 보드의 리턴 모드를 세팅한후, 세팅된 액 신호가 전송되었는가를 판단하여 크로스 보드내의 메모리부로 가상 경로 아이디에 대한 초기화 신호 명령을 전송 및 저장하고, 크로스 보드로 셀을 전송하며, 이러한 셀이 정상적으로 수신되면, 셀을 전송받아 가상 경로 스위칭과 더불어 테스트 보드로부터 리턴 모드 해제에 대한 요구가 있는가를 판단하여 리턴 모드 해제에 대한 요구가 있으면, 테스트 보드의 메모리부로 전송하고, 테스트 보드의 메모리부에 가상 경로 아이디에 대한 초기화 신호 명령을 저장하며, 저장된 셀을 재 전송받은후 셀을 검사하여서 지정한 루프만큼 셀이 송/수신되어, CDMA 리턴 모드에 대하여 해제 요구를 함에 따라 CDMA 리턴 모드에 대한 해제에 따라 테스트 결과를 리포터하므로 테스트 프로그램 데이터를 CMDA PBA 보드로 전송시켜 단독적으로 테스트하여 CMDA 리셋 테스트와, DPRAM 테스트와, 셀프 DPRAM 테스트와, 크로스 DPRAM 테스트와, IMI 링크 루프 백 테스트와, 텍시 링크 전송 테스트와, 이중화 테스트를 할 수 있다는 효과가 있다.

Description

에이티엠 교환기의 씨엠디에이 피비에이 보드를 테스트 하기 위한 지그 구성 방법

본 발명은 비동기 전송 모드(Asnchronous Transfer Mode : 이하, ATM이라 약칭함) 교환기에 관한 것으로, 특히 씨엠디에이(Cell Multiplex & Demultiplex Assembly : 이하, CMDA라 약칭함) 피비에이(Printed circuit Board Assembly : 이하, PBA라 약칭함) 보드에 있어서, CMDA PBA 보드를 자체적으로 테스트 할 수 있도록 한 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그(Jig) 구성 방법에 관한 것이다.

일반적으로, ATM 교환 시스템은 광대역 정보 통신망을 지원하는 통신 방식이고, 음성이나 화상 등의 멀티미디어를 통합하여 통신 할 수 있으며, 종래의 실시간으로 정보를 보내는 회선 교환 방식과 회선의 효율화를 지향하는 패킷 교환 방식의 장점을 갖춘 시스템으로, 고속으로 동일한 인터페이스로 정보를 전송한다.

또한, ATM 전송은 데이터 전송 방식의 하나이므로, 각문자 또는 각 블록의 선두의 발생 시점은 임의이나, 일단 전송이 개시되면 전송 문자 또는 블록 내의 비트를 나타내는 각 신호의 발생 시점은 고정한 시간 프레임의 유의(有意) 순간과 같은 관계를 갖는 방식이다.

그리고, ATM 데이터 전송은 전송할 각 캐릭터가 비트(또는 펄스)에 의해 프레임화되는 데이터 전송 방식으로, 스타트 비트가 수신 단말의 타이밍 기구를 트리거하면, 이후 보내오는 비트(복수)를 일정한 시간 간격으로 계수하여 스톱 비트를 수신하면 수신단의 타이밍 기구는 정지하고, 다음에 보내오는 캐릭터를 대기하므로 조보식(Start-Stop System)이라 불리며, 텔레프린터와 같은 비교적 저속의 디바이스를 포함하는 전송계에서 사용된다.

종래의 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 방법에서 CMDA 텍시 링크의 불량 여부를 판정하기 위해서는 프로세서 보드와 텍시 링크를 통해 루프(Loop)를 설정하여 내부 프로세서 통신(Inter Processor Communication) 셀 단위의 통신을 함으로서 테스트를 하였다.

그러나, CMDA PBA 보드 자체적으로 텍시 링크의 테스트가 불가능하였다는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 ATM 교환기의 CMDA PBA 보드에서 자체적으로 자신의 기능 시험을 가능하게하며, 테스트 인터페이스를 단순하게 구성할 수 있도록 한 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그(Jig) 구성 방법을 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명은 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그(Jig) 구성 방법에 관한 것으로, 테스트 보드에서 입출력 정합 기능에 따라 테스트 보드의 메모리부에 저장된 정보를 변경하거나 각 버퍼 상태를 감시한후, 테스트 프로그램 데이터와 셀 데이터를 전송받는 중앙 처리 장치와; 중앙 처리 장치로부터 테스트 프로그램 데이터와 셀 데이터를 전송받는 중앙 처리 장치용 송신 버퍼와; 중앙 처리 장치용 송신 버퍼로부터 테스트 프로그램 데이터와 셀 데이터를 전송받는 LTRI와; LTRI로부터 테스트 프로그램 데이터와 셀 데이터를 전송받고, 저장한후, 4개의 채널로 전송하는 송신 버퍼와; 송신 버퍼에 저장된 테스트 프로그램 데이터와 셀 데이터를 크로스 보드로 전송하는 텍시 전송과; 테스트 보드로부터 전송된 테스트 프로그램 데이터를 수신하는 텍시 수신과; 텍시 수신에서 테스트 프로그램 데이터를 수신하고, 선입 선출 방식으로 저장하는 수신 버퍼를 구비하고 있으며, ATM 교환기에서 CMDA PBA 보드의 텍시 링크 테스트를 하기 위해 먼저 상대편 크로스 보드의 리턴 모드를 세팅하는 단계와; 크로스 보드는 리턴 모드가 세팅되었다는 액 신호를 테스트 보드로 전송하고, 리턴 모드가 세팅되었다는 액 신호가 전송되었는가를 판단하는 단계와; 판단 단계에서 액 신호가 전송되면, 테스트 보드는 크로스 보드내의 메모리부로 가상 경로 아이디에 대한 초기화 신호 명령을 전송하는 단계와; 메모리부로 가상 경로 아이디에 대한 초기화 신호 명령을 저장하는 단계와; 가상 경로 아이디에 대한 초기화 신호 명령이 저장된후, 크로스 보드로 셀을 전송하는 단계와; 셀이 정상적으로 수신 되었는가를 판단하는 단계와; 크로스 보드는 셀이 정상적으로 수신되면, 셀을 전송받아 가상 경로 스위칭을 하는 단계와; 테스트 보드로부터 리턴 모드 해제에 대한 요구가 있는가를 판단하는 단계와; 리턴 모드 해제에 대한 요구가 있으면, 테스트 보드의 메모리부로 전송하여 라이트하는 단계와; 테스트 보드의 메모리부에 가상 경로 아이디에 대한 초기화 신호 명령을 저장하는 단계와; 셀을 재 전송받은 테스트 보드는 셀을 검사하는 단계와; 검사 단계에서 셀이 지정한 루프만큼 송/수신되었는가를 판단하는 단계와; 판단 단계에서 지정한 루프만큼 셀이 송/수신되면, CDMA 리턴 모드에 대하여 해제 요구를 하는 단계와; CDMA 리턴 모드에 대한 해제에 따라 테스트 결과를 리포터하는 단계를 포함한다.

도 1은 본 발명에 의한 에이티엠(ATM) 교환기의 씨엠디에이(CMDA) PBA 보드를 테스트 하기 위한 지그에 대한 블록 구성도,

도 2는 도 1에 도시된 씨엠디에이(CMDA) PBA 보드에 대한 상세 블록 구성도,

도 3은 도 2에 도시된 씨엠디에이(CMDA) PBA 보드에서 텍시(TAXI) 링크 테스트 구조에 대한 상세 블록 구성도,

도 4는 에이티엠(ATM) 교환기의 씨엠디에이(CMDA) PBA 보드를 테스트 하기 위한 지그 구성 방법에 대한 본 발명의 텍시(TAXI) 링크 테스트 셀(CELL)에 대한 상세 흐름도,

도 5는 에이티엠(ATM) 교환기의 씨엠디에이(CMDA) PBA 보드를 테스트 하기 위한 지그 구성 방법에 대한 본 발명의 텍시(TAXI) 테스트 프로그램의 상세 흐름도,

<도면의 주요부분에 대한 부호의 설명>

10 : 텍시 링크 정합부 20,50 : 수신 버퍼

30,40 : 송신 버퍼 60 : 아이엠아이 링크 정합부

70 : 중앙 처리 장치 80 : 제1 메모리부

90 : 제2 메모리부

이하, 첨부된 도면을 참조하여 설명되는 본 발명의 실시예로부터 본발명의 목적 및 특징이 보다 명확하게 이해될 수 있도록 보다 상세히 설명하기로 한다.

도 1은 본 발명에 의한 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그에 대한 블록 구성도로서, 파워팩 장치(Power Pack Unit)(1)(4)와, CMDA PBA 보드(2)(3)로 구성된다.

CMDA PBA 보드의 테스트 지그는 종래에 개발되어 있는 하드웨어를 이용하며, 텍시 링크 시험과 텍시 프로토콜을 맞추기 위하여 테스트 하지 않는 보조 보드의 텍시 링크 정합칩을 수정한후, 주기적으로 감시 신호를 발생한다.

이러한 CMDA 테스트 지그의 하드웨어는 기존의 씨엠디에이치(Cell Mux/Demux Hardware : 이하, CMDH라 약칭함) 블록을 그대로 이용하였다.

특히, 텍시 링크를 시험하기 위하여 동축 케이블(Coaxial Cable)을 사용하고, CMDH 블록의 이중화를 위한 CMDA PBA 보드 2매중 1매는 테스트용 보드이고, 다른 하나는 크로스 보드(Cross Board)로 사용하며, 크로스용 보드는 고정시키는 반면에 테스트용 보드는 교체해가며 테스트를 해야 한다.

파워팩 장치(1)는 테스트 보드인 CMDA PBA 보드(2)를 동작시키기위한 전원 장치이다.

CMDA PBA 보드(2)는 단말기와 연결되어 단말기로부터 키 입력을 받아 테스트 하는 블록이고, 파워팩 장치로(1)부터 전원을 인가받아 테스트 보드로서 셀에 대한 다중화 및 역다중화 기능을 한다.

CMDA PBA 보드(3)는 단말기와 연결되어 단말기로부터 키 입력을 받아 테스트 하는 블록이고, 파워팩 장치로(4)부터 전원을 인가받아 테스트 보드로서 셀에 대한 다중화 및 역다중화 기능을 한다.

파워팩 장치(4)는 테스트 보드인 CMDA PBA 보드(3)를 동작시키기위한 전원 장치이다.

이러한 ATM 교환기의 CMDA PBA 보드를 테스트하기 위한 프로그램 설계는 IMI 링크 테스트와, 텍시 링크 테스트와, 이중화 테스트와, 메모리 테스트로 구분된 테스트중 메모리 테스트는 가상 경로 아이디(Virtual Path Identification : 이하, VPI라 약칭함)용 DPRAM 테스트와 이중화용 DPRAM으로 분류되고, 이중화 테스트는 소프트웨어인 엑티브와 스텐바이로 분류된다.

그러므로, CMDA PBA 보드의 테스트 프로그램의 종류는 다음과 같다.

1. CMDA 리셋 테스트

2. DPRAM 테스트

3. 셀프(Self) DPRAM 테스트

4. 크로스(Cross) DPRAM 테스트

5. IMI 링크 루프 백 테스트

6. 텍시 링크 전송 테스트

7. 이중화(Duplication) 테스트

8. 상기 모두 테스트하는 올(All) 테스트

상기와 같이 구성된 본 발명에 의한 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 구성도중 CMDA PBA 보드를 도 2에 도시된 CMDA PBA 보드에 대한 상세 블록 구성도를 참조하여 상세하게 설명한다.

도 2는 도 1에 도시된 CMDA PBA 보드에 대한 상세 블록 구성도로서, 택시 링크 정합부(10)와, 송신 버퍼(30)(40)와, 수신 버퍼(20)(50)와, 아이엠아이(Internal Module Interface : 이하, IMI라 약칭함) 링크 정합부(60)와, 중앙 처리 장치(70)와, 제1,제2 메모리부(80)(90)로 구성된다.

CMDA PBA 보드는 비동기 전송 모드에서 사용하는 스위치 블록으로서, 도시되지 않은 ATM 스위치 블록으로부터 전송되는 다중화된 셀을 각 상위/하위 프로세서 블록으로 역 다중화하여 전송 및 라우팅하고, 상위/하위 프로세서 블록으로부터 전송되는 셀을 다중화하여 ATM 스위치 블록으로 전송하는 게이트 웨이를 수행한다.

CDMA PBA 보드중 텍시 링크 정합부(10)는 상위/하위 프로세서측과 크로스 이중화로 구성되어 있다.

또한, 텍시 링크 정합부(10)는 도시되진 않은 상위/하위 프로세서와 4개의 채널을 갖고 인터페이스 되는데, 인터페이스 속도는 100Mbps로 송/수신되고, 텍시 링크 정합부(10)는 송/수신 버퍼(20)(30)와 4쌍의 포트로 아이엠아이 링크 정합부(60)와 연결되어 있으며, 텍시 링크 정합부(10)는 송/수신 버퍼(40)(50)와 1쌍의 포트로 중앙 처리 장치(70)와 연결되어 있다.

그리고, 텍시 링크 정합부(10)는 각 상위/하위 프로세서와 연결된 각 포트에 대해 1개의 PLD 소자로 되어 있으며, 송/수신 데이터와 커맨드를 제어한다.

여기서, 송/수신 버퍼(20)(30)(40)(50)는 송/수신시 필요한 선입선출(First In First Out)용 메모리로서, 텍시 링크 정합부(10)와 IMI 링크 정합부(60)를 연결시켜 서로의 셀에 대한 데이터를 송/수신하고, 또한 중앙 처리 장치(70)와 IMI 링크 정합부(60)를 연결시켜 데이터의 처리 흐름을 송/수신하는 메모리이다.

IMI 링크 정합부(60)는 도시되지 않은 ATM 스위치와 인터페이스 하는데, 인터페이스 속도는 150Mbps로 송/수신하고, 이러한 IMI 링크 정합부(60)는 송/수신용으로 PLD 소자 각 1개를 사용하므로, 도시되지 않은 로터리 인터페이스(LoTteRy Interface : 이하, LTRI라 약칭함) 칩(Chip)과 정합할 수 있다.

IMI 링크 정합부(60)와 중앙 처리 장치(70)를 인터페이스 하는 제1 메모리(80)는 VPI 테이블로 된 다이나믹 펄스 램(Dynamic Pulse Random Access Memory : 이하, DP RAM이라 약칭함)으로 구성되어 있으며, 셀(Cell)의 VPI로 메모리에 저장되어 있는 비트 맵 테이블을 참조하여 송/수신하는 메모리이다.

중앙 처리 장치(70)와 연결되어 있는 제2 메모리(90)는 이중화용 DP RAM으로 구성되어 있으며, 이중화로 구성되어 있는 PBA 보드의 상태를 액티브(Active) 보드와 스탠바이(Standby) 보드간에 통보하기 위하여 통신하는 메모리이다.

중앙 처리 장치(70)는 칩 고유 번호 MC68030이고 처리 속도는 33Mhz를 이용하며, 25Mhz의 시스템 클럭을 사용한다.

또한, 중앙 처리 장치(70)는 입출력 정합 기능을 통해 제1,2 메모리부(80)(90) 의 저장된 정보를 변경하거나 텍시 및 IMI 링크 정합부(60)의 상태를 감시한후, 중앙 처리 장치(70)용 버퍼를 이용한 외부 프로세서와 내부 프로세서 통신(Inter Processor Communication : 이하, IPC라 약칭함)을 제공한다.

상기와 같이 구성된 본 발명에 의한 ATM 교환기의 CMDA PBA 보드에 대한 블록 구성도를 도 3에 도시된 보다 상세한 CMDA PBA 보드내의 텍시 링크 테스트 구조에 대한 상세 블록 구성도를 참조하여 설명한다.

도 3은 도 2에 도시된 CMDA PBA 보드에서 텍시 링크 테스트 구조에 대한 상세 블록 구성도로서, 테스트 보드(Test Board)(300)와, 크로스 보드(Cross Board)(301)로 구성되는데, 테스트 보드내에는 중앙 처리 장치(70)와, 중앙 처리 장치용 송신 버퍼(40)와, LTRI(100)와, 송신 버퍼(30)와, 텍시 전송(10-1 ∼ 10-4)과, 텍시 수신(10-5 ∼ 10-8)과, 수신 버퍼(20)와, 중앙 처리 장치용 수신 버퍼(50)와, 제1 메모리부(80)를 구비하고, 크로스 버퍼(301)내에는 중앙 처리 장치(71)와, 중앙 처리 장치용 송신 버퍼(41)와, LTRI(101)와, 송신 버퍼(31)와, 텍시 전송(10-13 ∼ 10-16)과, 텍시 수신(10-9 ∼ 10-12)과, 수신 버퍼(21)와, 중앙 처리 장치용 수신 버퍼(51)와, 제1 메모리부(81)를 구비한다.

CMDA PBA 보드의 텍시 링크를 테스트 하기 위해 테스트 보드(300)와 테스트 보조 보드인 크로스 보드(301)로 분류된다.

먼저, 테스트 보드(300)내의 중앙 처리 장치(70)는 입출력 정합 기능을 통해 제1 메모리부(80)의 저장된 정보를 변경하거나 각 버퍼의 상태를 감시한후, 중앙 처리 장치용 송신 버퍼(40)로 테스트 프로그램 데이터와 셀 데이터를 전송한다.

중앙 처리 장치용 송신 버퍼(40)은 테스트 프로그램 데이터와 셀 데이터를 전송받고, LTRI(100)로 전송한다.

LTRI(100)는 제1 메모리(80)와 IMI 링크 정합부(60)가 서로 연결되어 있으므로, 제1 메모리(80)를 통해 전송하기 위해 셀 데이터를 전송하고, 또는 IMI 링크 정합부(60)로부터 전송되는 셀 데이터를 수신하여 중앙 처리 장치(70)로 전송한다.

또한, LTRI(100)는 테스트 프로그램 데이터를 전송받고, 송신 버퍼(30)로 전송하여 선입 선출 방식으로 저장시킨다.

송신 버퍼(30)는 테스트 프로그램 데이터를 저장한후, 4개의 채널을 갖는 인터페이스 채널에 의해 테스트 보조 보드인 크로스 보드(301)로 텍시 전송(10-1 ∼ 10-4)을 하게 된다.

여기서, 텍시 전송 경로는 동축 케이블(Coaxial Cable)을 사용하여 전송하는데, 동축 케이블은 주파수가 높은 경우에 사용하는 전송용 케이블, 파이프 모양의 외부 도체 중심에 내부 도체를 배치하고, 그 사이에 절연물을 넣은 구조로 되어 있으며, 특징으로는 높은 주파수까지 감쇠가 적으므로 광대역 전송에 적합하다.

또한, 외부 도체가 있으므로, 누설이 적고, 종류로는 특성 임피던스가 50Ω과 75Ω으로 구분되며, 절연물은 일반적으로 폴리에틸렌을 충전하고 있으나, 굵은 것에서는 원판 모양의 스페이서를 사용하고 있는 케이블이다.

크로스 보드(301)는 테스트 보드(300)로부터 전송된 테스트 프로그램 데이터를 텍시 수신(10-9 ∼ 10-12)에서 수신하게 된다.

텍시 수신(10-9 ∼ 10-12)은 테스트 프로그램 데이터를 수신하고, 수신 버퍼(21)로 전송하여 저장시킨다.

수신 버퍼(21)는 내부적으로 저장된 테스트 프로그램 데이터를 LTRI(101)로 전송한다.

LTRI(101)는 테스트 프로그램 데이터를 전송받고, 중앙 처리 장치용 수신 버퍼(51)로 전송하여 선입 선출 방식으로 저장시킨다.

또한, LTRI(101)는 제1 메모리(81)와 IMI 링크 정합부(60)가 서로 연결되어 있으므로, 제1 메모리(81)를 통해 전송하기 위해 셀 데이터를 전송하고, 또는 IMI 링크 정합부(60)로부터 전송되는 셀 데이터를 수신하여 중앙 처리 장치용 수신 버퍼(51)를 통해 중앙 처리 장치(71)로 전송한다.

중앙 처리 장치용 수신 버퍼(51)는 셀 데이터와 테스트 프로그램 데이터를 전송받고, 중앙 처리 장치(71)로 전송한다.

중앙 처리 장치(71)는 셀 데이터와 테스트 프로그램 데이터를 전송받고, 내부적으로 텍시 송/수신상을 테스트한후, 리포트 한다.

이번에는 테스트 보조 보드(301)에서 테스트 보드(300)로의 텍시 경로상의 문제점이 있는가를 판단하기 위하여 테스트 프로그램 데이터와 셀 데이터를 전송한다.

먼저, 테스트 보조 보드(301)내의 중앙 처리 장치(71)는 입출력 정합 기능을 통해 제1 메모리부(81)의 저장된 정보를 변경하거나 각 버퍼의 상태를 감시한후, 중앙 처리 장치용 송신 버퍼(41)로 테스트 프로그램 데이터와 셀 데이터를 전송한다.

중앙 처리 장치용 송신 버퍼(41)은 테스트 프로그램 데이터와 셀 데이터를 전송받고, LTRI(101)로 전송한다.

LTRI(101)는 제1 메모리(81)와 IMI 링크 정합부(60)가 서로 연결되어 있으므로, 제1 메모리(81)를 통해 전송하기 위해 셀 데이터를 전송하고, 또는 IMI 링크 정합부(60)로부터 전송되는 셀 데이터를 수신하여 중앙 처리 장치(71)로 전송한다.

또한, LTRI(101)는 테스트 프로그램 데이터를 전송받고, 송신 버퍼(31)로 전송하여 선입 선출 방식으로 저장시킨다.

송신 버퍼(31)는 테스트 프로그램 데이터를 저장한후, 4개의 채널을 갖는 인터페이스 채널에 의해 테스트 보드(300)로 동축 케이블을 통해 텍시 전송(10-13 ∼ 10-16)을 하게 된다.

테스트 보드(300)는 크로스 보드(301)로부터 전송된 테스트 프로그램 데이터를 텍시 수신(10-5 ∼ 10-8)에서 수신하게 된다.

텍시 수신(10-5 ∼ 10-8)은 테스트 프로그램 데이터를 수신하고, 수신 버퍼(20)로 전송하여 저장시킨다.

수신 버퍼(20)는 내부적으로 저장된 테스트 프로그램 데이터를 LTRI(100)로 전송한다.

LTRI(100)는 테스트 프로그램 데이터를 전송받고, 중앙 처리 장치용 수신 버퍼(50)로 전송하여 선입 선출 방식으로 저장시킨다.

또한, LTRI(100)는 제1 메모리(80)와 IMI 링크 정합부(60)가 서로 연결되어 있으므로, 제1 메모리(80)를 통해 전송하기 위해 셀 데이터를 전송하고, 또는 IMI 링크 정합부(60)로부터 전송되는 셀 데이터를 수신하여 중앙 처리 장치용 수신 버퍼(50)를 통해 중앙 처리 장치(70)로 전송한다.

중앙 처리 장치용 수신 버퍼(50)는 셀 데이터와 테스트 프로그램 데이터를 전송받고, 중앙 처리 장치(70)로 전송한다.

중앙 처리 장치(70)는 셀 데이터와 테스트 프로그램 데이터를 전송받고, 내부적으로 텍시 송/수신상을 테스트한후, 리포트 한다.

추가적으로, CMDA PBA 보드가 텍시 링크 테스트를 하기 위한 ATM 교환기망은 패킷 교환 중심의 통신망이다.

여기서, 패킷 교환 중심의 통신망은 일종의 축적 후, 전달하는 방식(Store-and-Forward Switching)으로 송신측에서 보낸 데이터를 교환기내부에서 축적한다음 네트워크상으로 고속 전송하여 수신측에 도달하게 하는 방식이다.

패킷 교환 통신망에서의 가장 중요한 요소는 경로설정(Routing), 트래픽 제어(Traffic Control), 에러 제어(Error Control)이다.

경로 설정은 송신측과 수신측이 직접 연결되지 않으므로 각 패킷을 네트워크를 통해서 노드에서 노드로 보내는 기능이다.

트래픽 제어는 네트워크에 전송되어지는 트래픽의 양을 효율적이며, 안정하게 하기 위해서 통제하는 기능이다.

에러 제어는 네트워크에서 유실되는 패킷에 대해 제어하는 기능이다.

따라서, CMDA PBA 보드에서 패킷 통신망을 이용하여 데이터 전송하는데, 데이터를 전송할 때, 종단간 연결을 하기 위하여 먼저 가상 채널을 할당하여야 한다.

이러한 가상 채널은 링크간 논리 채널 번호(Logical Channel Number : 이하, LCN이라 약칭함)로 식별되고, 또한 노드에서 입력 논리 채널 번호로 변환된다.

노드에서 입력 논리 채널 번호는 다시 출력 논리 채널 번호로 변환되고, 상기 노드에서 논리 채널 번호의 변환을 위해 변환 테이블을 갖는다.

ATM 교환망에서 CMDA PBA 보드의 텍시 링크 테스트를 하기 위해 논리 채널 번호의 변환 테이블의 크기를 줄이고, 망 제어를 단순하게 하기 위하여 VPI와 가상 채널 아이디(Virtual Path Identification : 이하, VCI라 약칭함) 두 단계의 채널 식별 번호를 갖도록 한다.

상기와 같이 구성된 CMDA PBA 보드에서 텍시 링크 테스트 구조에 대한 상세 블록 구성도에 대하여 설명하였고, 도 4는 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 장치에 대한 본 발명의 텍시 링크 테스트 셀(CELL)에 대한 흐름도에 대하여 상세하게 설명한다.

먼저, 테스트 보드(300)내의 중앙 처리 장치(70)의 입출력 정합 기능을 통해 제1 메모리부(80)의 저장된 정보를 변경하거나 각 버퍼의 상태를 감시한후, 중앙 처리 장치용 송신 버퍼(40)로 테스트 프로그램 데이터와 셀 데이터를 전송한다.

중앙 처리 장치용 송신 버퍼(40)는 테스트 프로그램 데이터와 셀 데이터를 전송받고, LTRI(100)로 전송한다.

또한, LTRI(100)는 테스트 프로그램 데이터와 셀 데이터를 전송받고, 송신 버퍼(30)로 전송하여 저장시킨다.

송신 버퍼(30)는 테스트 프로그램 데이터와 셀 데이터를 저장한후, 4개의 채널을 갖는 인터페이스 채널에 의해 크로스 보드(301)로 텍시 전송(10-1 ∼ 10-4)을 하게 된다.

크로스 보드(301)는 테스트 보드(300)로부터 전송된 테스트 프로그램 데이터와 셀 데이터를 텍시 수신(10-9 ∼ 10-12)에서 수신하게 된다.

텍시 수신(10-9 ∼ 10-12)은 테스트 프로그램 데이터와 셀 데이터를 수신하고, 수신 버퍼(21)로 전송하여 저장시킨다.

수신 버퍼(21)는 테스트 프로그램 데이터와 셀 데이터를 LTRI(101)로 전송한다.

LTRI(101)는 테스트 프로그램 데이터와 셀 데이터를 전송받고, 중앙 처리 장치용 수신 버퍼(51)로 전송하여 저장시킨다.

중앙 처리 장치용 수신 버퍼(51)는 셀 데이터와 테스트 프로그램 데이터와 셀 데이터를 전송받고, 중앙 처리 장치(71)로 전송한다.

중앙 처리 장치(71)는 셀 데이터와 테스트 프로그램 데이터를 전송받고, 내부적으로 텍시 송/수신상의 경로상에 대한 테스트 결과를 리포트 한다.

상기와 같이 구성된 CMDA PBA 보드를 테스트 하기 위한 지그 구성 방법에 대한 텍시 테스트 프로그램의 상세 흐름도에 대하여 설명하였고, 도 5는 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 방법에 대한 본 발명의 텍시 테스트 프로그램의 흐름도에 대하여 상세하게 설명한다.

ATM 교환기에서 CMDA PBA 보드의 텍시 링크 테스트를 하기 위해 먼저 상대편 크로스 보드(301) 리턴(Return) 모드를 세팅하여야 하므로,(401) 테스트 보드(300)에서 크로스 보드(301)의 제1 메모리부(81)로 리턴 셋(Set) 신호를 라이트 한다.

리턴 셋 신호가 라이트되면, 크로스 보드는 제1 메모리(81)의 영역을 채크하고 있다가 테스트 보드(300)으로부터 전소된 리턴 셋 신호를 감지하고 바로 리턴 모드로 들어간다.

이때, 크로스 보드(301)는 리턴 모드가 셋 되었다는 액(ACK)신호를 테스트 보드(300)로 전송한다.

테스트 보드(300)는 리턴 모드가 셋 되었다는 ACK 신호가 전송되었는가를 판단(402)한다.

상기 판단(402)단계에서 ACK 신호가 전송되면, 테스트 보드(300)는 크로스 보드(301)내의 제1 메모리부(81)로 VPI 초기화 신호 명령을 전송(403)하여 라이트한다.

제1 메모리부(81)에 VPI 초기화 신호가 저장되고, 이어서 셀이 전송된후,(404) 중앙 처리 장치(71)는 셀이 정상적으로 수신 되었는가를 판단(405)한후, 정상적으로 수신되면, IMI 링크 정합부(60)의 택시 링크 정합부(10)로 셀을 유도하고, 크로스 보드(301)는 그 셀을 받아서 가상 경로 스위칭(Virtual Path Switching : 이하, VPS라 약칭함)을 한다.

상기 VPS에 대하여 다시 말하면, 테스트 보드(300)에서 보내온 셀의 VPI 헤더를 교체하는 것이다.(406)

테스트 보드(300)로부터 리턴 모드 해제에 대한 요구가 있는가를 판단하여(408)해제에 대한 요구가 있으면, 대기상태(409)에서 다시 테스트 보드(300)로부터 리턴 모드 세팅 연락이 왔는가를 판단하게 되는데,(410) 상기 리턴 모드 세팅 연락이 오면, VPI 초기화(411) 신호 명령을 제1 메모리부(80)로 전송하여 라이트 한다.

제1 메모리부(80)에 VPI 초기화 신호가 저장되고, 이어서, 셀이 재 전송되는데,(407) 재 전송되어 테스트 보드(300)는 수신 셀을 검사한다.(412)

수신 셀 검사는 지정한 루프만큼 셀을 송/수신하였는가를 판단하는데,(413) 지정한 루프만큼 셀이 송/수신되면, 보조 CDMA 리턴 모드에 대하여 해제 요구를 한다.(414)

CDMA 리턴 모드의 해제에 따라 테스트 결과를 리포터한다.(415)

이상, 상기와 같이 설명한 본 발명은 CMDA PBA 보드의 텍시 링크의 불량 여부를 판정하기 위해서는 상/하위 프로세서와 텍시 링크를 통해 루프를 설정한후, 내부 호의 셀 단위의 통신을 사용하면, 텍시 링크 테스트가 불가능하므로, 테스트 프로그램 데이터를 CMDA PBA 보드로 전송시켜 단독적으로 테스트 할 수 있으므로, CMDA 리셋 테스트와, DPRAM 테스트와, 셀프(Self) DPRAM 테스트와, 크로스(Cross) DPRAM 테스트와, IMI 링크 루프 백 테스트와, 텍시 링크 전송 테스트와, 이중화(Duplication) 테스트를 할 수 있다는 효과가 있다.

Claims

에이티엠(ATM) 교환기의 씨엠디에이(CMDA) 피비에이(PBA) 보드의 텍시 링크를 테스트 하기 위한 테스트 보드 및 테스트 보조 보드인 크로스 보드와, 테스트 프로그램 데이터와, 셀 데이터와 아이엠아이(IMI) 링크 정합부를 구비하며, 상기 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그(JIG) 구성 장치에 있어서,

상기 테스트 보드에서 입출력 정합 기능에 따라 상기 테스트 보드의 메모리부에 저장된 정보를 변경하거나 각 버퍼 상태를 감시한후, 상기 테스트 프로그램 데이터와 셀 데이터를 전송받는 중앙 처리 장치;

상기 중앙 처리 장치로부터 상기 테스트 프로그램 데이터와 셀 데이터를 전송받는 중앙 처리 장치용 송신 버퍼;

상기 중앙 처리 장치용 송신 버퍼로부터 상기 테스트 프로그램 데이터와 셀 데이터를 전송받는 LTRI;

상기 LTRI로부터 상기 테스트 프로그램 데이터와 셀 데이터를 전송받고, 저장한후, 4개의 채널로 전송하는 송신 버퍼;

상기 송신 버퍼에 저장된 상기 테스트 프로그램 데이터와 셀 데이터를 상기 크로스 보드로 전송하는 텍시 전송;

상기 테스트 보드로부터 전송된 상기 테스트 프로그램 데이터를 수신하는 텍시 수신;

상기 텍시 수신에서 상기 테스트 프로그램 데이터를 수신하고, 선입 선출 방식으로 저장하는 수신 버퍼를 구비하는 것을 특징으로 하는 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 장치.
ATM 교환기의 CMDA PBA 보드의 텍시 링크를 테스트 하기 위한 테스트 보드 및 크로스 보드를 구비하며, 상기 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 방법에 있어서,

상기 ATM 교환기에서 상기 CMDA PBA 보드의 텍시 링크 테스트를 하기 위해 먼저 상대편 크로스 보드의 리턴 모드를 세팅하는 단계;

상기 크로스 보드는 리턴 모드가 세팅되었다는 액(ACK) 신호를 테스트 보드로 전송하고, 상기 리턴 모드가 세팅되었다는 상기 액(ACK) 신호가 전송되었는가를 판단하는 단계;

상기 판단 단계에서 액(ACK) 신호가 전송되면, 상기 테스트 보드는 상기 크로스 보드내의 상기 메모리부로 가상 경로 아이디에 대한 초기화 신호 명령을 전송하는 단계;

상기 메모리부로 상기 가상 경로 아이디에 대한 초기화 신호 명령을 저장하는 단계;

상기 가상 경로 아이디에 대한 초기화 신호 명령이 저장된후, 상기 크로스 보드로 셀(Cell)을 전송하는 단계;

상기 셀이 정상적으로 수신 되었는가를 판단하는 단계;

상기 크로스 보드는 상기 셀이 정상적으로 수신되면, 상기 셀을 전송받아 가상 경로 스위칭을 하는 단계;

상기 테스트 보드로부터 상기 리턴 모드 해제에 대한 요구가 있는가를 판단하는 단계;

상기 리턴 모드 해제에 대한 요구가 있으면, 상기 테스트 보드의 메모리부로 전송하여 라이트하는 단계;

상기 테스트 보드의 상기 메모리부에 상기 가상 경로 아이디에 대한 초기화 신호 명령을 저장하는 단계;

상기 셀을 재 전송받은 상기 테스트 보드는 상기 셀을 검사하는 단계;

상기 검사 단계에서 상기 셀이 지정한 루프만큼 송/수신되었는가를 판단하는 단계;

상기 판단 단계에서 지정한 루프만큼 상기 셀이 송/수신되면, 상기 CDMA 리턴 모드에 대하여 해제 요구를 하는 단계;

상기 CDMA 리턴 모드에 대한 해제에 따라 테스트 결과를 리포터하는 단계를 단계를 포함하는 것을 특징으로 하는 ATM 교환기의 CMDA PBA 보드를 테스트 하기 위한 지그 구성 방법.